CN114629344B - 一种适用于定频Buck扩频模式的三角调制波产生电路 - Google Patents

Abstract

本发明属于电源管理技术领域，具体涉及一种适用于定频Buck扩频模式的三角调制波产生电路。本发明的电路包括偏置电路，自偏置的充电和放电结构和调制放大器/比较器，三角调制波的频率仅由偏置电路以及负载电容C₁决定；自偏置的充电和放电结构为计时电容提供恒定且可控的充/放电电流，同时极大程度上减小了无源器件面积(电阻与电容)；调制放大器/比较器既允许电路工作在三角调制波产生状态，从而输入到VCO实现扩频功能，同时也允许电路输出恒定的电压，实现定频控制。

Description

一种适用于定频Buck扩频模式的三角调制波产生电路

技术领域

本发明属于电源管理技术领域，具体涉及一种适用于定频Buck扩频模式的三角调制波产生电路。

背景技术

开关电源Buck变换器由于其高效率，带载能力强等特点，广泛的应用于汽车电子领域，作为二次电源直接对电子产品进行供电。随着应用场景的不断变化，宽压大电流Buck的需求日益增加。除了为了实现宽压应用以及输出大负载电流的技术难点之外，由于dV/dt以及dI/dt导致的EMI(电磁干扰)问题也越来越受到人们的关注。EMI问题会引发电子产品提前生效以及影响人体的健康，现今各个国家都有相应的电磁兼容(EMC)标准来规定EMI可容忍的最高水平。

图1展示了基于定频控制的同步整流Buck变化器的典型结构，时钟信号Clk为功率管的开关动作提供统一的基准，一般而言压控振荡器(VCO)由于其可以为用户提供可选的工作频率而受到广泛的应用。对于定频控制的Buck变换器，在其工作的频率点f_REF处会产生较大的EMI噪声，除了控制dV/dt和dI/dt(如使用软开关技术或者优化栅驱动)，从源头上减小噪声能量外；扩频技术(Spread Spectrum)，尽管无法减少噪声能量，但是可以重新分配噪声能量在频谱上的分布，如图1所示，其可以将频率f_REF处的噪声能量分配到的附近的频带范围(±Δf_AM)，从而降低了在f_REF处的能量峰值。频率抖动根据调制方式的不同可以分为周期信号调制和随机信号调制。周期信号调制中的三角波调制由于其实现难度低，对噪声的调制效果好等特点，受到了广泛应用。

值得一提的是，调制波自身的频率f_M越低，其对峰值噪声的分散效果越好，但是过低的f_M将会在人的听觉频率范围内引入额外的噪声，此外f_M的频率必须大于频谱分析仪的带宽(RBW)，f_M的大小一般为10kHz左右。对了片上系统而言，较低的时间常数(～10kHz)需要消耗较大的无源面积，此外调制波频率的精度与电路的复杂度也需要进行折中考虑。

发明内容

针对上述所述传统三角波调制电路存在的问题，本发明提出了一种面积有效的、较高精度的三角调制波简易产生电路。

本发明的技术方案为：

一种适用于定频Buck扩频模式的三角调制波产生电路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、电阻、电容、第一反相器、第二反相器和迟滞比较器；

第一PMOS管的源极接电源，其栅极和漏极互连，其漏极接第一NMOS管的漏极，第一NMOS管的源极接地；

第二PMOS管的源极通过电阻后接电源，其栅极接第一PMOS管的漏极，第一PMOS管的漏极接第一NMOS管的栅极、第二NMOS管的栅极和漏极，第二NMOS管的源极接地；

第三PMOS管的源极接电源，其栅极接使能信号，其漏极接第四PMOS管的漏极和第三NMOS管的漏极；第三NMOS管的栅极接第二PMOS管的漏极，第三NMOS管的源极接地；第四PMOS管的源极接第五PMOS管的漏极，其栅极和漏极互连；所述使能信号是控制三角调制波产生电路是否产生三角调制波的控制信号；

第五PMOS管的源极接电源，其栅极接第六PMOS管的漏极，第六PMOS管的源极接电源，其栅极和漏极互连；

第七PMOS管的源极接第六PMOS管的漏极，第七PMOS管的栅极接第四PMOS管的漏极；第四NMOS管的漏极和栅极接第七PMOS管的漏极，第四NMOS管的源极接第七NMOS管的漏极，第七NMOS管的栅极接电源，其源极接地；

第八PMOS管的源极接第六PMOS管的漏极，第八PMOS管的栅极接第四PMOS管的漏极；第五NMOS管的栅极和漏极接第八PMOS管的漏极，第五NMOS管的源极接第八NMOS管的漏极，第八NMOS管的栅极接电源，其源极接地；

第九PMOS管的源极接第六PMOS管的漏极，第九PMOS管的栅极接第四PMOS管的漏极；第六NMOS管的漏极接第九PMOS管的漏极，第六NMOS管的栅极接第八PMOS管的漏极，第六NMOS管的源极接第九NMOS管的漏极，第九NMOS管的栅极接迟滞比较器输出的控制信号，其源极接地；第九PMOS管漏极和第六NMOS管漏极的连接点通过电容后接地，第九PMOS管漏极、第六NMOS管漏极和电容的连接点为输出端；

第十PMOS管的源极接电源，其栅极接第一PMOS管漏极；第十一PMOS管的源极接第十PMOS管的漏极，其栅极接第一基准电压，其漏极接第十NMOS管的漏极；第十NMOS管的栅极接第二反相器的输出端，第二反相器的输入端接迟滞比较器输出的控制信号；第十二PMOS管的源极接第十PMOS管的漏极，第十二PMOS管的栅极接第二基准电压，其漏极接第十一NMOS管的漏极，第十一NMOS管的栅极接迟滞比较器输出的控制信号；

第十三NMOS管的漏极和栅极接第十NMOS管的源极和第十一NMOS管的源极，第十三NMOS管的源极接地；

第十三PMOS管的源极接第十PMOS管的漏极，第十三PMOS管的栅极接输出端，其漏极接第十二NMOS管的源极和第十四NMOS管的漏极，第十二NMOS管的栅极接第一反相器的输出端，第十四NMOS管的栅极接第十三NMOS管的漏极，第十四NMOS管的源极接地；

第十五PMOS管的源极接电源，其栅极接第一PMOS管的漏极；第十四PMOS管的源极接第十五PMOS管的漏极，第十四PMOS管的栅极和漏极接地；第十五NMOS管的漏极接第十五PMOS管的漏极，第十五NMOS管的栅极接第十三PMOS管的漏极，第十五NMOS管的源极接地；第十六NMOS管的漏极接第十五PMOS管的漏极，第十六NMOS管的栅极接第一反相器的输出端，其源极接地；

第十六PMOS管的源极接电源，其栅极接第一PMOS管的漏极；第十七NMOS管的漏极接第十六PMOS管的漏极，第十七NMOS管的栅极接第十五PMOS管的漏极，第十七NMOS管的源极接地；

第十八NMOS管的漏极接第十六PMOS管的漏极，第十八NMOS管的栅极接第一反相器的输出端，其源极接地；

第一反相器的输入端接使能信号；

迟滞比较器的输入端接第十六PMOS管的漏极、第十七NMOS管的漏极和第十八NMOS管的的漏极。

本发明的有益效果为：三角调制波的频率仅由偏置电路以及负载电容C₁决定；自偏置的充电和放电结构为计时电容提供恒定且可控的充/放电电流，同时极大程度上减小了无源器件面积(电阻与电容)；调制放大器/比较器既允许电路工作在三角调制波产生状态，从而输入到VCO实现扩频功能，同时也允许电路输出恒定的电压，实现定频控制。

附图说明

图1为定频Buck的简要示意图以及扩频功能带来的增益示意；

图2为本发明提出的一种适用于定频Buck扩频模式的三角调制波产生电路的电路原理图，其中(a)为偏置电路和自偏置的充电和放电结构部分，(b)为调制放大器/比较器部分；

图3为本发明提出的一种适用于定频Buck扩频模式的三角调制波产生电路的的工作过程示意图，其中，(a)为EN_T off(＝0)的情况，(b)为EN_T off(＝1)的情况；

图4为本发明提出的一种适用于定频Buck扩频模式的三角调制波产生电路的仿真波形图。

具体实施方式

下面结合图示对本发明的具体实施方式与原理详细阐述。

图2为本发明的三角调制波产生电路的电路原理图，包括偏置电路(Biasing)，自偏置的充电和放电结构(Self-biaed and dis/charging scheme)，调制放大器/比较器(Clamp amplifier/modulation comparator)。V_CC为供电电源电压，V_SS为芯片地，EN_T为全局使能信号，决定是否产生三角调制波，V_REFH为预设的输入高基准电压，其输入VCO可产生预设的上限频率f_H，V_REFL为预设的输入低基准电压，其输入VCO可产生预设的下限频率f_L，(V_REFH与V_REFL均可由带隙基准电路产生)，V_in,VCO为三角调制波产生电路的输出电压，作为VCO的输入控制其输出时钟的频率。

对于图2(a)，第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1构成偏置电路，产生偏置电流I_B，I_B可以表示为：

其中，μ_p表示空穴迁移率，C_ox表示单位面积栅氧化电容，(W/L)_MP1表示第一PMOS管MP1的宽长比，k_B表示第二PMOS管MP2与第一PMOS管MP1的宽长比之比。

第三PMOS管MP3是使能管，当使能信号EN_T为0时，关闭后面自偏置的充电和放电结构。当使能信号EN_T为1时，第五PMOS管MP5流过的电流为I_B/k₁，k₁表示第三NMOS管MN3与第二NMOS管MN2的宽长比之比。第六PMOS管MP6流过的电流I_B,MP6为I_B/(k₁k₂)，k₂表示第五PMOS管MP5与第六PMOS管MP6的宽长比之比。第四PMOS管MP4用于消除第六PMOS管MP6与第五PMOS管MP5沟调效应的影响，提高I_B,MP6的精度。第七、第八、第九PMOS管MP7、MP8、MP9为一组电流镜，第七PMOS管MP7的作用是为了减小流过第八、第九PMOS管MP8、MP9的电流，从而减小为了实现低频调制波频率所需的第一电容C1电容的大小，第四NMOS管MN4用于用于减小第七PMOS管MP7的沟调效应，第七NMOS管MN7与第八NMOS管MN8均为虚拟使能管，用于匹配第九NMOS管MN9开启时的导通电阻，从而提高第五NMOS管MN5与第六NMOS管MN6形成的电流镜的精度，表现为常开。当V_Control为低时，第六NMOS管MN6关断，第九PMOS管MP9的电流I_B,MP9表现为对第一电容C1进行充电(I_charge)；当V_Control为高时，第六NMOS管MN6的电流I_B,MN6与第九PMOS管MP9的电流I_B,MP9之差对一电容C1进行放电(I_discharge)，第八、第九PMOS管MP8、MP9的比例设置为2：1，而第五、第六NMOS管MN5、MN6的比例设置为1：1，因此充电电流和放电电流相同，均表示为:

由上式可以看出，充电和放电电流只和I_B有关，表现出较高的精确度；此外由于k₁、k₂、k₃的调制，充电和放电电流较小于I_B，使得较小的计时电容C1也可以满足实现较低频率调制波的需求，节省了无源器件面积。

对于图2(b)，第十、第十一、第十二、第十三PMOS管MP10、MP11、MP12、MP13与第十、第十一、第十二、第十三、第十四NMOS管MN10、MN11、MN12、MN13、MN14一起成了OTA(调制放大器/比较器的第一级)，其中第十PMOS管MP10为偏置管，为OTA提供偏置电流；第十一、十二、十三PMOS管MP11、MP12、MP13为OTA的输入对管；第十、十一、十二NMOS管MN10、MN11、MN12为使能管，用于控制输入对管的连接方式；第十三NMOS管MN13与第十四NMOS管MN14构成了有源负载。第十五NMOS管MN15、第十六NMOS管MN16、第十四PMOS管MP15、第十五PMOS管MP15构成了比较器的第二级，其中第十五PMOS管MP15为偏置管，提供偏置电流；第十六NMOS管MN16为使能管，决定第二级是否正常工作；第十四PMOS管MP14为钳位晶体管，钳位第二级输出电压最高为MP14管的源栅电压。第十七NMOS管MN17、第十六PMOS管MP16、第十八NMOS管MN18构成了比较器的第三级，其中第十六PMOS管MP16为偏置管，提供偏置电流；第十八NMOS管MN18为使能管，决定第三级是否正常工作。第三级的输出信号通过第一迟滞比较器sch1输出控制信号V_Control，第一迟滞比较器sch1的引入主要是为了增强电路的抗噪能力。EN_T信号通过第一反相器in1输出EN₁信号，用于控制使能晶体管(第十六NMOS管MN16与第十八NMOS管MN18)，EN₁与V_Control信号加上第二反相器in2共同决定第一级OTA的工作情况。

如图3(a)所示，当EN_T off(＝0)时，EN_T信号通过第三PMOS管MP3关断自偏置放电/充电结构，同时EN₁信号通过第十八NMOS管MN18将V_Control信号置为恒高，此时对于OTA而言，第十一NMOS管MN11允许V_REFL信号通过第十二PMOS管MP12介入控制，而第十NMOS管MN10关断第十一PMOS管MP11的控制通路，EN₁信号控制第十二NMOS管MN12将V_in,VCO与OTA的输出连接在一起，因此此时OTA构成了单位增益结构，V_in,VCO被钳位和V_REFL相同，实现恒定输出。

如3(b)所示，当EN_T on(＝1)时，考虑初始化的过程，即V_in,VCO从较低的电压开始上升，此时EN_T将第十二NMOS管MN12关断，OTA退化为比较器，由于此时V_in,VCO很低，因此此时OTA的输出为高；与此同时，由于EN₁为低，此时比较器的第二级与第三级可以正常工作，因此V_Control被置为低电位，如图2(a)，此时EN_T为高电位，自偏置电路正常建立，由于V_Control信号为低，第九PMOS管MP9的电流I_B,MP9对V_in,VCO不断充电，使得V_in,VCO不断上升，注意此时对于OTA而言由于V_Control为低，因此V_REFH参与控制。当V_in,VCO上升至V_REFH后，V_Control由低翻高，此时V_REFL参与控制，由于此时V_in,VCO高于V_REFL，V_Control继续保持为高电位，此时第九NMOS管MN9打开，对第一电容C1的总电流表现为放电电流I_discharge，V_in,VCO开始从V_REFH下降，直到下降至V_REFL，V_Control由高翻低，此时V_REFH代替V_REFL参与控制，V_Control信号保持为低电位，使得第九NMOS管MN9关闭，对第一电容C1的总电流重新表现为充电电流，V_in,VCO从V_REFL开始上升，从而实现周期性三角波产生，三角调制波的频率f_M可以表示为：

图4展示了电路的仿真波形，当EN_T off时，V_in,VCO被钳位至与V_REFL相等；而当EN_T on时，V_in,VCO开始输出周期性的三角波，可以看出电路具有良好的双模态切换功能。

Claims (1)

1.一种适用于定频Buck扩频模式的三角调制波产生电路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、电阻、电容、第一反相器、第二反相器和迟滞比较器；

第一PMOS管的源极接电源，其栅极和漏极互连，其漏极接第一NMOS管的漏极，第一NMOS管的源极接地；

第二PMOS管的源极通过电阻后接电源，其栅极接第一PMOS管的漏极，第一PMOS管的漏极接第一NMOS管的栅极、第二NMOS管的栅极和漏极，第二NMOS管的源极接地；

第三PMOS管的源极接电源，其栅极接使能信号，其漏极接第四PMOS管的漏极和第三NMOS管的漏极；第三NMOS管的栅极接第二PMOS管的漏极，第三NMOS管的源极接地；第四PMOS管的源极接第五PMOS管的漏极，其栅极和漏极互连；所述使能信号是控制三角调制波产生电路是否产生三角调制波的控制信号；

第五PMOS管的源极接电源，其栅极接第六PMOS管的漏极，第六PMOS管的源极接电源，其栅极和漏极互连；

第七PMOS管的源极接第六PMOS管的漏极，第七PMOS管的栅极接第四PMOS管的漏极；第四NMOS管的漏极和栅极接第七PMOS管的漏极，第四NMOS管的源极接第七NMOS管的漏极，第七NMOS管的栅极接电源，其源极接地；

第八PMOS管的源极接第六PMOS管的漏极，第八PMOS管的栅极接第四PMOS管的漏极；第五NMOS管的栅极和漏极接第八PMOS管的漏极，第五NMOS管的源极接第八NMOS管的漏极，第八NMOS管的栅极接电源，其源极接地；

第九PMOS管的源极接第六PMOS管的漏极，第九PMOS管的栅极接第四PMOS管的漏极；第六NMOS管的漏极接第九PMOS管的漏极，第六NMOS管的栅极接第八PMOS管的漏极，第六NMOS管的源极接第九NMOS管的漏极，第九NMOS管的栅极接迟滞比较器输出的控制信号，其源极接地；第九PMOS管漏极和第六NMOS管漏极的连接点通过电容后接地，第九PMOS管漏极、第六NMOS管漏极和电容的连接点为输出端；

第十PMOS管的源极接电源，其栅极接第一PMOS管漏极；第十一PMOS管的源极接第十PMOS管的漏极，其栅极接第一基准电压，其漏极接第十NMOS管的漏极；第十NMOS管的栅极接第二反相器的输出端，第二反相器的输入端接迟滞比较器输出的控制信号；第十二PMOS管的源极接第十PMOS管的漏极，第十二PMOS管的栅极接第二基准电压，其漏极接第十一NMOS管的漏极，第十一NMOS管的栅极接迟滞比较器输出的控制信号；

第十三NMOS管的漏极和栅极接第十NMOS管的源极和第十一NMOS管的源极，第十三NMOS管的源极接地；

第十三PMOS管的源极接第十PMOS管的漏极，第十三PMOS管的栅极接输出端，其漏极接第十二NMOS管的源极和第十四NMOS管的漏极，第十二NMOS管的栅极接第一反相器的输出端，第十四NMOS管的栅极接第十三NMOS管的漏极，第十四NMOS管的源极接地；

第十五PMOS管的源极接电源，其栅极接第一PMOS管的漏极；第十四PMOS管的源极接第十五PMOS管的漏极，第十四PMOS管的栅极和漏极接地；第十五NMOS管的漏极接第十五PMOS管的漏极，第十五NMOS管的栅极接第十三PMOS管的漏极，第十五NMOS管的源极接地；第十六NMOS管的漏极接第十五PMOS管的漏极，第十六NMOS管的栅极接第一反相器的输出端，其源极接地；

第十六PMOS管的源极接电源，其栅极接第一PMOS管的漏极；第十七NMOS管的漏极接第十六PMOS管的漏极，第十七NMOS管的栅极接第十五PMOS管的漏极，第十七NMOS管的源极接地；

第十八NMOS管的漏极接第十六PMOS管的漏极，第十八NMOS管的栅极接第一反相器的输出端，其源极接地；

第一反相器的输入端接使能信号；

迟滞比较器的输入端接第十六PMOS管的漏极、第十七NMOS管的漏极和第十八NMOS管的的漏极。

Images