CN110244813B - 功率器件的栅驱动电流充电电路和栅驱动控制电路 - Google Patents

Abstract

本发明提出一种功率器件的栅驱动电流充电电路和功率器件的栅驱动控制电路，栅驱动控制电路分离充放电路径，利用可调电流源为功率器件提供充电电流，控制方式更灵活可靠，能够适应功率器件集成封装的应用，尤其适用于耗尽型GaN功率管；栅驱动电流充电电路为带最大电流钳位的片上可调电流源，通过调节基准电压的电压值、片外电阻的电阻值和选通的电流镜单元个数调节产生的充电电流，保证对功率器件充电电流更灵活准确的控制；利用电流控制环路实现最大电流钳位，设置滤波结构消除噪声影响，提高系统可靠性；同时在功率器件栅极电压达到栅驱动控制电路的逻辑相对高电平时时停止产生充电电流，不会产生额外功耗；不用串联电阻，因此不会引入栅极寄生电感。

Description

功率器件的栅驱动电流充电电路和栅驱动控制电路

技术领域

本发明属于电子电路技术领域，具体涉及到一种为功率器件栅驱动电流提供充电电流的充电电路，以及一种利用可调电流源实现充电的功率器件栅驱动控制电路。

背景技术

近年来Si基GaN功率器件逐渐成为电源管理领域的研究热点，有望取代Si MOS功率管成为未来高性能的电源系统解决方案。所以，高效率高可靠性的GaN功率器件半桥栅驱动电路设计非常关键。

图1所示为传统GaN半桥驱动电路图，图中只具体画出了低侧电路的驱动级电路，高侧电路驱动级和低侧电路相同。由于功率器件开启和关断时驱动回路的电容电感不同，因此功率器件开启和关断时所需的栅极驱动能力不同。基于此常采用分离GaN开启和关断路径的驱动方式，如图1所示，通过在GaN栅极充电通路(Sourcing path)和放电通路(Sinking path)串联不同阻值的电阻来改变对GaN功率管栅极的充放电电流强度。以充电通路为例，串联的Rg电阻通过设置不同阻值来改变充电电流强度，放电通路同理，也可以通过改变串联电阻Rg(图中未画出)的阻值来改变放电电流强度，以此改变GaN开启和关断的速率，从而调节SW点的dv/dt，可以优化系统的电磁噪声干扰(EMI)。

传统方案改变栅极驱动强度主要通过在PCB板上改变串联电阻Rg来实现，这样会带来以下问题。首先，PCB板上的电阻元件阻值是离散的，所以可能很难得到最理想的栅极驱动电流，这样对dv/dt调节的精度也很小。其次，这种方案只适合外挂GaN功率管的应用，对于目前Si基驱动电路和GaN功率管集成封装的应用并不适用。另外在栅极增加串联电阻还会引入栅极寄生电感，在高频应用下容易增加栅极电压过冲的风险。当输入电压上升到400V以上的高压应用时，通过改变串联电阻Rg调节栅极驱动电流的方式可靠性低，而且非常不灵活。

发明内容

针对上述用改变串联电阻的阻值来调节栅极驱动电流强度的方式中存在的调节精度低、不适合集成封装应用、引入栅极寄生电感、高压应用下可靠性低和灵活性低的问题，本发明提出一种功率器件的栅驱动电流充电电路和一种功率器件的栅驱动控制电路，栅驱动控制电路利用可调电流源代替串联电阻为功率器件提供充电电流，通过调节可调电流源的电流大小改变SW点的dv/dt斜率，实现调节系统的EMI(电磁干扰)，具有精度高、灵活度高的特点，且在功率器件栅极电压达到栅驱动控制电路的逻辑相对高电平时时停止产生充电电流，不会产生额外功耗；本发明提出的功率器件的栅驱动电流充电电路实际是一个具有最大电流钳位的可调电流源，通过调节可调电流源产生的电流值来改变功率器件栅极充电强度，设置最大电流钳位能够提高系统可靠性。

本发明的技术方案为：

功率器件的栅驱动电流充电电路，包括片外电阻、偏置模块、电流控制环路、电压控制环路、可控电流产生模块和电流镜阵列，

所述偏置模块用于产生第一偏置电压和第二偏置电压；

所述电流控制环路包括第二NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第九NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电容、第三电容、第一电阻、第二电阻和第三电阻，

第二NMOS管的栅极连接第五NMOS管的栅极和所述第一偏置电压，其源极连接第四NMOS管的漏极，其漏极连接第二PMOS管的栅极和漏极以及第三PMOS管的栅极；

第六NMOS管的栅极连接第四NMOS管的栅极以及所述第二偏置电压，其源极连接第四NMOS管的源极并连接所述栅驱动电流充电电路的逻辑相对低电平，其漏极连接第五NMOS管的源极；

第三PMOS管的漏极连接第五NMOS管和第九NMOS管的漏极以及第七NMOS管的栅极并通过第一电容后连接所述栅驱动电流充电电路的逻辑相对低电平，其源极通过第一电阻后连接第七NMOS管的漏极和所述栅驱动电流充电电路的逻辑相对高电平；

第九NMOS管的栅极连接使能信号的反相信号，其源极连接所述栅驱动电流充电电路的逻辑相对低电平；

第四PMOS管的栅极连接第七NMOS管的源极并依次通过第二电阻和第三电容的串联结构后连接所述栅驱动电流充电电路的逻辑相对高电平，其源极连接第二PMOS管的源极并通过第三电阻后连接所述栅驱动电流充电电路的逻辑相对高电平；

所述电压控制环路包括运算放大器、第六电阻、第一N型LDMOS管和第一P型LDMOS管，

运算放大器的负输入端连接基准电压，其正输入端连接所述片外电阻的一端并通过第六电阻后连接第一N型LDMOS管的漏极，其输出端连接所述电流控制环路中第四PMOS管的栅极；

所述片外电阻的另一端连接所述栅驱动电流充电电路的逻辑相对低电平；

第一P型LDMOS管的源极连接所述电流控制环路中第四PMOS管的漏极，其漏极连接第一N型LDMOS管的栅极和源极；

所述可控电流产生模块包括第四电容、第五电容、第六电容、第七电容、第四电阻、第五电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二P型LDMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，

第二P型LDMOS管的栅极连接第八PMOS管的漏极和所述电压控制环路中第一P型LDMOS管的栅极并通过第四电容后连接所述栅驱动电流充电电路的逻辑相对高电平，其源极连接第五PMOS管的漏极，其漏极连接第六PMOS管的源极；

第四电阻的一端连接第七PMOS管的漏极和所述电压控制环路中第四PMOS管的栅极，其另一端连接第五PMOS管的栅极并通过第五电容后连接所述栅驱动电流充电电路的逻辑相对高电平；

第五电阻接在第五PMOS管的源极和所述栅驱动电流充电电路的逻辑相对高电平之间；

第七PMOS管和第八PMOS管的栅极均连接使能信号，其源极均连接所述栅驱动电流充电电路的逻辑相对高电平；

第六PMOS管的栅极连接使能信号的反相信号，其漏极连接第十NMOS管的栅极和漏极以及第十一NMOS管的栅极并通过第六电容后连接所述栅驱动电流充电电路的逻辑相对低电平；

第十三NMOS管的栅极连接第十二NMOS管的栅极和漏极以及第十NMOS管的源极并通过第七电容后连接所述栅驱动电流充电电路的逻辑相对低电平，其漏极连接第十一NMOS管的源极，其源极连接第十二NMOS管的源极并连接所述栅驱动电流充电电路的逻辑相对低电平；

所述电流镜阵列包括多个电流镜单元，所述电流镜单元用于镜像流过第十一NMOS管的电流并在开关管的控制下输出到所述充电电路的输出端，通过开启或关断各个电流镜单元对应的开关管来调节所述充电电路的输出电流。

具体的，通过将所述运算放大器的基准电压设置为不同电压值或改变所述片外电阻的阻值来调节流过第十一NMOS管的电流值。

具体的，所述电流镜阵列为共源共栅电流镜阵列。

具体的，所述电流镜阵列包括第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管，

第十一PMOS管的栅漏短接并连接第十二PMOS管、第十四PMOS管和第十六PMOS管的栅极以及所述可控电流产生模块中第十一NMOS管的漏极，其源极连接第十PMOS管、第十三PMOS管和第十五PMOS管的栅极以及第九PMOS管的栅极和漏极；

第十二PMOS管的源极连接第十PMOS管的漏极，其漏极连接第十四NMOS管的漏极；

第十四PMOS管的源极连接第十三PMOS管的漏极，其漏极连接第十五NMOS管的漏极；

第十六PMOS管的源极连接第十五PMOS管的漏极，其漏极连接第十六NMOS管的漏极；

第九PMOS管、第十PMOS管、第十三PMOS管和第十五PMOS管的源极连接所述栅驱动电流充电电路的逻辑相对高电平；

第十四PMOS管、第十五PMOS管和第十六PMOS管的栅极分别连接第一选通信号、第二选通信号和第三选通信号，其源极均连接所述充电电路的输出端。

具体的，所述偏置模块包括第一PMOS管、第一NMOS管、第三NMOS管和第八NMOS管，

第一PMOS管的源极连接偏置电流源，其栅极连接使能信号的反相信号，其漏极连接第八NMOS管的漏极以及第一NMOS管的栅极和漏极并产生所述第一偏置电压；

第八NMOS管的栅极连接使能信号的反相信号，其源极连接所述栅驱动电流充电电路的逻辑相对低电平；

第三NMOS管的栅极和漏极连接第一NMOS管的源极并产生所述第二偏置电压，其源极连接所述栅驱动电流充电电路的逻辑相对低电平。

本发明提出的功率器件的栅驱动电流充电电路的工作原理为：

如图2所示，在电压控制环路中利用运算放大器RDRV_OP的钳位作用，使得片外电阻R两端电压为运算放大器RDRV_OP负输入端连接的基准电压VREF，从而在片外电阻R上产生

的电流；流过片外电阻R的电流I_RDRV经过可控电流产生模块中的电流镜镜像到电流镜阵列中，可控电流产生模块中的电流镜包含RC滤波结构，具有良好的抗噪声能力，能够保证镜像的电流不会受到由于运算放大器RDRV_OP正输入端连接的外部pin脚带来的高频噪声影响，减小镜像电流的噪声尖峰；电流镜阵列中每个电流镜单元将镜像之后的电流均连接到充电电路的输出端，通过数字逻辑选择电流镜阵列中电流镜单元的开启个数，可以控制充电电路的输出电流Iout的大小：

其中X为由可控电流产生模块中由第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12和第十三NMOS管MN13构成的NMOS Cascode电流镜的镜像比，N为电流镜阵列中电流镜单元的开启个数。根据上式可知，可以通过选取不同电压值的基准电压VREF、调节片外电阻R的电阻值和选择电流镜阵列中电流镜单元的开启个数N来改变输出电流I_out的大小，大大增加了输出电流I_out的调节精度，实现一种片上可调的电流源电路来调节功率器件栅驱动电流的充电强度。同时本发明提出的充电电路还具有最大电流钳位作用，当接入片外电阻R的阻值小于满足要求的最小电阻值时，通过电流控制环路中的电流反馈环钳位作用将输出电流I_out钳位在一个最大电流值，防止因片外电阻R过小导致产生的输出电流I_out过大，造成后级电路可靠性问题。

基于本发明提出的一种功率器件的栅驱动电流充电电路中利用可调电流源为功率器件充电的原理，本发明提出一种功率器件的栅驱动控制电路，包括充电电路和放电电路，所述充电电路用于在所述功率器件开启时利用可调电流源为所述功率器件的栅极寄生电容提供可调节的充电电流，在所述功率器件栅极电压达到所述栅驱动控制电路的逻辑相对高电平时不再提供充电电流；所述放电电路用于在所述功率器件关断时为所述功率器件的栅极寄生电容提供放电通路，将所述功率器件的栅极电平下拉到所述栅驱动控制电路的逻辑相对低电平。

本发明提出的功率器件的栅驱动控制电路的原理为：

栅驱动控制电路用于采用分离功率器件开启和关断路径的方式，利用充电电路为功率器件开启时提供充电电流，充电电路利用可调电流源提供可调节的充电电流，使用可调电流源作为充电电路的目的在于通过可调电流源的电流大小改变SW点的dv/dt斜率，实现调节系统的EMI(电磁干扰)。可调电流源可以采用图2结构的充电电路，通过选取不同电压值的基准电压VREF、调节片外电阻R的电阻值和选择电流镜阵列中电流镜单元的开启个数来改变功率器件充电电流的大小；且当功率器件开启时，即功率器件的栅极电压达到栅驱动控制电路的逻辑相对高电平时，图2结构的充电电路中可调电流源电流镜阵列的MOS管均进入深线性区，不再镜像电流，即在功率器件完全开启时充电电路可自动关断，不会产生额外功耗；同样的，本发明提出的功率器件的栅驱动控制电路也可以采用其他结构的可调电流源实现充电电流的精确调节。放电电路可以采用常规结构，如图1中传统半桥驱动电路或其他结构完成放电。

本发明提出一种功率器件的栅驱动电流充电电路和功率器件的栅驱动控制电路应用于高侧功率器件时，其电源轨为BST-SW，即此时栅驱动电流充电电路和栅驱动控制电路的逻辑相对高电平是浮动电源BST，其逻辑相对低电平是开关节点SW处电压；栅驱动电流充电电路和栅驱动控制电路应用于高侧功率器件时，其电源轨为VDD-GND，即此时栅驱动电流充电电路和栅驱动控制电路的逻辑相对高电平是内部电源电压VDD，其逻辑相对低电平是地电压GND。

本发明的有益效果为：本发明提出一种功率器件的栅驱动电流充电电路和功率器件的栅驱动控制电路，利用可调电流源为功率器件提供充电电流，能够适应功率器件集成封装的应用，尤其适用于耗尽型GaN功率管；通过调节基准电压VREF的电压值、片外电阻R的电阻值和选通的电流镜单元个数调节产生的充电电流，保证对功率器件充电电流更灵活准确的控制；利用电流控制环路实现最大电流钳位，设置滤波结构消除噪声影响，提高系统可靠性；同时在功率器件栅极电压达到栅驱动控制电路的逻辑相对高电平时时停止产生充电电流，不会产生额外功耗；不用串联电阻，因此不会引入栅极寄生电感。

附图说明

图1为传统半桥驱动电路实现改变栅极驱动电流的原理图。

图2为本发明提出的带最大电流钳位的可调电流源作为功率器件的栅驱动电流充电电路的一种电路实现图。

图3为本发明提出的功率器件的栅驱动电流充电电路中运算放大器RDRV_OP的一种电路实现图。

图4为本发明提出的功率器件的栅驱动电流充电电路在驱动功率器件时SW点的dv/dt示意图。

图5为本发明提出的功率器件的栅驱动控制电路应用于GaN功率器件时片外电阻R与输出电流I的大小关系仿真图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细的描述。

如图2所示是本发明提出的功率器件的栅驱动电流充电电路，本实施例中将充电电路应用于低侧功率器件，其电源轨为VDD-GND，该充电电路实际是一种带最大电流钳位的片上可调电流源电路，包括片外电阻R、偏置模块、电流控制环路、电压控制环路、可控电流产生模块和电流镜阵列。偏置模块用于产生第一偏置电压和第二偏置电压，如图2所示给出了偏置模块的一种实现形式，包括第一PMOS管MP1、第一NMOS管MN1、第三NMOS管MN3和第八NMOS管MN8，第一PMOS管MP1的源极连接偏置电流源Ibias，其栅极连接使能信号EN的反相信号，其漏极连接第八NMOS管MN8的漏极以及第一NMOS管MN1的栅极和漏极并产生第一偏置电压；第八NMOS管MN8的栅极连接使能信号EN的反相信号，其源极接地；第三NMOS管MN3的栅极和漏极连接第一NMOS管MN1的源极并产生第二偏置电压，其源极接地。

如图2所示，电压控制环路包括运算放大器RDRV_OP、第六电阻R6、第一N型LDMOS管MNH1和第一P型LDMOS管MPH1，运算放大器RDRV_OP的负输入端连接基准电压VREF，其正输入端连接片外电阻R的一端并通过第六电阻R6后连接第一N型LDMOS管MNH1的漏极，其输出端连接电流控制环路中第四PMOS管MP4的栅极；片外电阻R的另一端接地；第一P型LDMOS管MPH1的源极连接电流控制环路中第四PMOS管MP4的漏极，其漏极连接第一N型LDMOS管MNH1的栅极和源极。

片外电阻R为PCB板外接电阻，电压控制环路利用运算放大器RDRV_OP的负反馈钳位作用，使得片外电阻R两端电压为电路内部基准电压源产生的基准电压VREF，由此就会在片外电阻R支路产生一股与VREF和R相关的电流

运算放大器RDRV_OP的正输入端连接芯片的外部pin脚从而连接片外电阻R。基准电压VREF可以选取不同的电压值，如图3所示是运算放大器RDRV_OP的一种实现形式，本实施例中运算放大器RDRV_OP采用折叠式共源共栅Cascode结构，使得运算放大器RDRV_OP具有良好的输入电压摆幅和低频增益，保证电压钳位的精确性，另外提供两个电压值VREF1和VREF2作为基准电压，可以通过选择VREF1或VREF2作为运算放大器RDRV_OP负输入端连接的基准点来来改变电压控制环路产生的电流I_RDRV。由于运算放大器RDRV_OP的正输入端RDRV存在较大的外部高频噪声，所以在正输入端RDRV增加RC滤波器，防止正输入端RDRV的高频噪声通过差分对串扰到VREF1/VREF2输入端，避免对内部电路的基准电压源产生影响。同时在正输入端RDRV设计MN22和MP22构成的ESD静电防护电路，保护与正输入端RDRV的外部pin脚相连的内部电路。

如图2所示，电流控制环路包括第二NMOS管MN2、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第九NMOS管MN9、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电容C1、第三电容C3、第一电阻R1、第二电阻R2和第三电阻R3，第二NMOS管MN2的栅极连接第五NMOS管MN5的栅极和第一偏置电压，其源极连接第四NMOS管MN4的漏极，其漏极连接第二PMOS管MP2的栅极和漏极以及第三PMOS管MP3的栅极；第六NMOS管MN6的栅极连接第四NMOS管MN4的栅极以及第二偏置电压，其源极连接第四NMOS管MN4的源极并接地，其漏极连接第五NMOS管MN5的源极；第三PMOS管MP3的漏极连接第五NMOS管MN5和第九NMOS管MN9的漏极以及第七NMOS管MN7的栅极并通过第一电容C1后接地，其源极通过第一电阻R1后连接第七NMOS管MN7的漏极和电源电压；第九NMOS管MN9的栅极连接使能信号EN的反相信号，其源极接地；第四PMOS管MP4的栅极连接第七NMOS管MN7的源极并依次通过第二电阻R2和第三电容C3的串联结构后连接电源电压，其源极连接第二PMOS管MP2的源极并通过第三电阻R3后连接电源电压。第二电阻R2和第三电容C3为电流控制环路提供补偿。

电流控制环路用于实现最大电流钳位功能，原理如下：如图2所示，当所接的片外电阻R过小时，电压控制环路产生的电流

增大，L7节点即第四PMOS管MP4的源端处电压Vsense降低。Vsense作为采样电压送到第二PMOS管MP2的源极。第二PMOS管MP2、第三PMOS管MP3、第二NMOS管MN2、第五NMOS管MN5、第四NMOS管MN4和第六NMOS管MN6构成一个源极输入的运放，两列NMOS电流镜作为运放的偏置电流源。Vsense电压降低，第三PMOS管MP3的漏端电压升高使第七NMOS管MN7开启，与第四PMOS管MP4构成一个负反馈环路，使得Vsense被钳位在一个固定电压，如图2中灰色部分。通过改变电流控制环路和电压控制环路的补偿电容，使电流控制环路的主极点频率远高于电压环路，从而设置电流控制环路的带宽远高于电压控制环路，则在电流控制环路接通后，电流控制环路迅速响应将Vsense电压钳位，同时将运算放大器RDRV_OP输出电压拉低到低于运放的共模输出范围，从而原来的电压控制环路钳位作用失效，电压控制环路退出工作。此时片外电阻R两端电压就不是原来的基准电压VREF，R支路电流I_RDRV由(VDD-Vsense)/R3决定，而与外接电阻R无关。此时的(VDD-Vsense)/R3即为电压控制环路能产生的最大电流。

由于运算放大器RDRV_OP的正输入端RDRV直接与芯片pin脚相连，即运算放大器RDRV_OP的正输入端RDRV引脚直接与片外电阻R相接，因此运算放大器RDRV_OP的正输入端RDRV会存在较大的噪声。所以可控电流产生模块需要采用抗噪声良好的带RC滤波器的电流镜来镜像I_RDRV，由此可以保证镜像电流不会受到外部pin脚带来的高频噪声影响，减小镜像电流的噪声尖峰。如图2所示，可控电流产生模块包括第四电容C4、第五电容C5、第六电容C6、第七电容C7、第四电阻R4、第五电阻R5、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第二P型LDMOS管MPH2、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12和第十三NMOS管MN13，第二P型LDMOS管MPH2的栅极连接第八PMOS管MP8的漏极和电压控制环路中第一P型LDMOS管MPH1的栅极并通过第四电容C4后连接电源电压，其源极连接第五PMOS管MP5的漏极，其漏极连接第六PMOS管MP6的源极；第四电阻R4的一端连接第七PMOS管MP7的漏极和电压控制环路中第四PMOS管MP4的栅极，其另一端连接第五PMOS管MP5的栅极并通过第五电容C5后连接电源电压；第五电阻R5接在第五PMOS管MP5的源极和电源电压之间；第七PMOS管MP7和第八PMOS管MP8的栅极均连接使能信号EN，其源极均连接电源电压；第六PMOS管MP6的栅极连接使能信号EN的反相信号，其漏极连接第十NMOS管MN10的栅极和漏极以及第十一NMOS管MN11的栅极并通过第六电容C6后接地；第十三NMOS管MN13的栅极连接第十二NMOS管MN12的栅极和漏极以及第十NMOS管MN10的源极并通过第七电容C7后接地，其漏极连接第十一NMOS管MN11的源极，其源极连接第十二NMOS管MN12的源极并接地。

电压控制环路产生的电流I_RDRV经过可控电流产生模块中带RC滤波(第四电阻R4和第五电容C5)的电流镜镜像后再通过镜像比为1：X的NMOS共源共栅Cascode电流镜镜像，得到一个可变电流单元I＝I_RDRV·X，第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12和第十三NMOS管MN13构成NMOS共源共栅Cascode电流镜，X的大小可以根据期望得到的可变电流大小来设计。通过改变运算放大器基准电压VREF和片外电阻R的大小可以改变电压控制环路产生的电流I_RDRV，因此改变运算放大器基准电压VREF和片外电阻R的大小也可以改变可变电流单元I的大小，当VREF和R确定后可以通过设置X的大小调节可变电流单元I。

电流镜阵列包括多个电流镜单元，电流镜单元用于镜像流过第十一NMOS管MN11的电流即即可控电流产生模块产生的可变电流单元I，并在开关管的控制下将镜像过来的电流输出到充电电路的输出端，通过开启或关断各个电流镜单元对应的开关管来调节充电电路的输出电流。

如图2所示是由三个共源共栅电流镜单元组成的共源共栅电流镜阵列，包括第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十四NMOS管MN14、第十五NMOS管MN15和第十六NMOS管MN16，第十一PMOS管MP11的栅漏短接并连接第十二PMOS管MP12、第十四PMOS管MP14和第十六PMOS管MP16的栅极以及可控电流产生模块中第十一NMOS管MN11的漏极，其源极连接第十PMOS管MP10、第十三PMOS管MP13和第十五PMOS管MP15的栅极以及第九PMOS管MP9的栅极和漏极；第十二PMOS管MP12的源极连接第十PMOS管MP10的漏极，其漏极连接第十四NMOS管MN14的漏极；第十四PMOS管MP14的源极连接第十三PMOS管MP13的漏极，其漏极连接第十五NMOS管MN15的漏极；第十六PMOS管MP16的源极连接第十五PMOS管MP15的漏极，其漏极连接第十六NMOS管MN16的漏极；第九PMOS管MP9、第十PMOS管MP10、第十三PMOS管MP13和第十五PMOS管MP15的源极连接电源电压；第十四PMOS管MP14、第十五PMOS管MP15和第十六PMOS管MP16的栅极分别连接第一选通信号X0、第二选通信号X1和第三选通信号X2，其源极均连接充电电路的输出端。本实施例中共源共栅电流镜阵列的镜像比设置为1:1:1:1，也可根据需要设置为其他镜像比。本实施例中根据应用需求设计三个电流镜单元，也可根据最终所需充电电流大小和精度调节电流镜单元的个数。

通过控制第一选通信号X0、第二选通信号X1和第三选通信号X2选择电流镜序列中电流镜单元的开启个数，从而对可变电流单元I进行倍增，使输出电流Iout在I～3I范围内进行变化。第一PMOS管MP1、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第八NMOS管MN8、第九NMOS管MN9均为使能管，其栅极信号为使能信号EN或使能信号EN的反相信号，正常情况下控制电路正常工作，出现异常时关断电路。

如图4所示为本实施例中片外电阻R的阻值与产生的可变电流单元I的大小关系仿真图，本实施例设计有效接入的片外电阻R的阻值大小为15kΩ～100kΩ，可以产生的可变电流单元I的范围为12.3uA～77uA(可控电流产生模块中Cascode电流镜中参数X取1)。当接入电阻R阻值小于有效的15kΩ时，可变电流不会继续变大，而被钳位在77.45uA左右，实现最大电流钳位作用。图4所示的电流结果只是可控电流产生模块产生的可变电流单元I的大小，通过改变电流镜阵列中电流镜单元的开启个数，还可以将电路最终产生的可变的充电电流最大值扩大到3I。

基于功率器件的栅驱动电流充电电路中利用可变电流源为功率器件进行充电的原理，本发明提出一种功率器件的栅驱动控制电路，包括充电电路和放电电路，充电电路用于在所述功率器件开启时利用可调电流源为所述功率器件的栅极寄生电容Cgs、Cgd提供可调节的充电电流。利用可调电流源作为充电电路还可以实现充电电路的自适应关断，以驱动高侧功率器件为例，当高侧的功率器件开启时，即其栅极电压达到高侧驱动电路的相对高电平BST时，充电电路的可调电流源电流镜阵列MOS管均进入深线性区，不再镜像电流，即在功率管完全开启时充电电路可自动关断，不会产生额外功耗；同理驱动低侧功率器件时当充电到低侧驱动电路的相对高电平VDD时停止充电。应用本发明提出的功率器件的栅驱动控制电路实现GaN半桥栅驱动电路开关节点dv/dt控制的示意图如图5所示，一些实施例中可以将图2结构的可调电流源作为GaN功率管开启的驱动电流，通过改变VREF、R的取值可以实现可变电流的微调，通过选通1～3组电流镜阵列的开启支路数即可以实现驱动电流I_G在I～3I(本实施例中电流镜阵列中各个电流镜单元将可变电流单元I按1:1的镜像比镜像过来，但此镜像比可调节为其他值)范围内变化，从而大范围改变GaN功率管栅极寄生电容的充电速度，改变GaN功率管的开启延时，从而实现对SW点dv/dt的精确控制，实现调节系统的EMI(电磁干扰)。

放电电路用于在功率器件关断时为功率器件的栅极寄生电容Cgs、Cgd提供放电通路，将功率器件的栅极电平下拉到栅驱动控制电路的逻辑相对低电平，关断功率器件，驱动高侧功率器件时将功率器件的栅极电平下拉到高侧电路的相对低电平SW，驱动低侧功率器件时将功率器件的栅极电平下拉到低侧电路的相对低电平GND。本发明提出的功率器件的栅驱动控制电路实现了分离充放电路径，可以根据实际情况优化半桥电路系统的EMI。

对于耗尽型d-mode GaN，其关断电压到阈值电压之间的电压范围很大，需要大电流来快速充电开启，尤其适合用本发明提出的可控电流源充电方式对其实现功率管开启速度可控，但对于其他功率器件如Si或SiC功率器件也可以使用本发明提出的可控电流源充电方式。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.功率器件的栅驱动电流充电电路，其特征在于，包括片外电阻、偏置模块、电流控制环路、电压控制环路、可控电流产生模块和电流镜阵列，

所述偏置模块用于产生第一偏置电压和第二偏置电压；

所述电流控制环路包括第二NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第九NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电容、第三电容、第一电阻、第二电阻和第三电阻，

第二NMOS管的栅极连接第五NMOS管的栅极和所述第一偏置电压，其源极连接第四NMOS管的漏极，其漏极连接第二PMOS管的栅极和漏极以及第三PMOS管的栅极；

第六NMOS管的栅极连接第四NMOS管的栅极以及所述第二偏置电压，其源极连接第四NMOS管的源极并连接所述栅驱动电流充电电路的逻辑相对低电平，其漏极连接第五NMOS管的源极；

第三PMOS管的漏极连接第五NMOS管和第九NMOS管的漏极以及第七NMOS管的栅极并通过第一电容后连接所述栅驱动电流充电电路的逻辑相对低电平，其源极通过第一电阻后连接第七NMOS管的漏极和所述栅驱动电流充电电路的逻辑相对高电平；

第九NMOS管的栅极连接使能信号的反相信号，其源极连接所述栅驱动电流充电电路的逻辑相对低电平；

第四PMOS管的栅极连接第七NMOS管的源极并依次通过第二电阻和第三电容的串联结构后连接所述栅驱动电流充电电路的逻辑相对高电平，其源极连接第二PMOS管的源极并通过第三电阻后连接所述栅驱动电流充电电路的逻辑相对高电平；

所述电压控制环路包括运算放大器、第六电阻、第一N型LDMOS管和第一P型LDMOS管，

运算放大器的负输入端连接基准电压，其正输入端连接所述片外电阻的一端并通过第六电阻后连接第一N型LDMOS管的漏极，其输出端连接所述电流控制环路中第四PMOS管的栅极；

所述片外电阻的另一端连接所述栅驱动电流充电电路的逻辑相对低电平；

第一P型LDMOS管的源极连接所述电流控制环路中第四PMOS管的漏极，其漏极连接第一N型LDMOS管的栅极和源极；

所述可控电流产生模块包括第四电容、第五电容、第六电容、第七电容、第四电阻、第五电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二P型LDMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，

第二P型LDMOS管的栅极连接第八PMOS管的漏极和所述电压控制环路中第一P型LDMOS管的栅极并通过第四电容后连接所述栅驱动电流充电电路的逻辑相对高电平，其源极连接第五PMOS管的漏极，其漏极连接第六PMOS管的源极；

第四电阻的一端连接第七PMOS管的漏极和所述电压控制环路中第四PMOS管的栅极，其另一端连接第五PMOS管的栅极并通过第五电容后连接所述栅驱动电流充电电路的逻辑相对高电平；

第五电阻接在第五PMOS管的源极和所述栅驱动电流充电电路的逻辑相对高电平之间；

第七PMOS管和第八PMOS管的栅极均连接使能信号，其源极均连接所述栅驱动电流充电电路的逻辑相对高电平；

第六PMOS管的栅极连接使能信号的反相信号，其漏极连接第十NMOS管的栅极和漏极以及第十一NMOS管的栅极并通过第六电容后连接所述栅驱动电流充电电路的逻辑相对低电平；

第十三NMOS管的栅极连接第十二NMOS管的栅极和漏极以及第十NMOS管的源极并通过第七电容后连接所述栅驱动电流充电电路的逻辑相对低电平，其漏极连接第十一NMOS管的源极，其源极连接第十二NMOS管的源极并连接所述栅驱动电流充电电路的逻辑相对低电平；

所述电流镜阵列包括多个电流镜单元，所述电流镜单元用于镜像流过第十一NMOS管的电流并在开关管的控制下输出到所述充电电路的输出端，通过开启或关断各个电流镜单元对应的开关管来调节所述充电电路的输出电流。

2.根据权利要求1所述的功率器件的栅驱动电流充电电路，其特征在于，通过将所述运算放大器的基准电压设置为不同电压值或改变所述片外电阻的阻值来调节流过第十一NMOS管的电流值。

3.根据权利要求1或2所述的功率器件的栅驱动电流充电电路，其特征在于，所述电流镜阵列为共源共栅电流镜阵列。

4.根据权利要求3所述的功率器件的栅驱动电流充电电路，其特征在于，所述电流镜阵列包括第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管，

第十一PMOS管的栅漏短接并连接第十二PMOS管、第十四PMOS管和第十六PMOS管的栅极以及所述可控电流产生模块中第十一NMOS管的漏极，其源极连接第十PMOS管、第十三PMOS管和第十五PMOS管的栅极以及第九PMOS管的栅极和漏极；

第十二PMOS管的源极连接第十PMOS管的漏极，其漏极连接第十四NMOS管的漏极；

第十四PMOS管的源极连接第十三PMOS管的漏极，其漏极连接第十五NMOS管的漏极；

第十六PMOS管的源极连接第十五PMOS管的漏极，其漏极连接第十六NMOS管的漏极；

第九PMOS管、第十PMOS管、第十三PMOS管和第十五PMOS管的源极连接所述栅驱动电流充电电路的逻辑相对高电平；

第十四PMOS管、第十五PMOS管和第十六PMOS管的栅极分别连接第一选通信号、第二选通信号和第三选通信号，其源极均连接所述充电电路的输出端。

5.根据权利要求1、2或4所述的功率器件的栅驱动电流充电电路，其特征在于，所述偏置模块包括第一PMOS管、第一NMOS管、第三NMOS管和第八NMOS管，

第一PMOS管的源极连接偏置电流源，其栅极连接使能信号的反相信号，其漏极连接第八NMOS管的漏极以及第一NMOS管的栅极和漏极并产生所述第一偏置电压；

第八NMOS管的栅极连接使能信号的反相信号，其源极连接所述栅驱动电流充电电路的逻辑相对低电平；

第三NMOS管的栅极和漏极连接第一NMOS管的源极并产生所述第二偏置电压，其源极连接所述栅驱动电流充电电路的逻辑相对低电平。

6.功率器件的栅驱动控制电路，其特征在于，包括充电电路和放电电路，所述充电电路用于在所述功率器件开启时利用可调电流源为所述功率器件的栅极寄生电容提供可调节的充电电流，在所述功率器件栅极电压达到所述栅驱动控制电路的逻辑相对高电平时不再提供充电电流；所述放电电路用于在所述功率器件关断时为所述功率器件的栅极寄生电容提供放电通路，将所述功率器件的栅极电平下拉到所述栅驱动控制电路的逻辑相对低电平；

所述充电电路包括片外电阻、偏置模块、电流控制环路、电压控制环路、可控电流产生模块和电流镜阵列，

所述偏置模块用于产生第一偏置电压和第二偏置电压；

所述电流控制环路包括第二NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第九NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电容、第三电容、第一电阻、第二电阻和第三电阻，

第二NMOS管的栅极连接第五NMOS管的栅极和所述第一偏置电压，其源极连接第四NMOS管的漏极，其漏极连接第二PMOS管的栅极和漏极以及第三PMOS管的栅极；

第六NMOS管的栅极连接第四NMOS管的栅极以及所述第二偏置电压，其源极连接第四NMOS管的源极并连接所述充电电路的逻辑相对低电平，其漏极连接第五NMOS管的源极；

第三PMOS管的漏极连接第五NMOS管和第九NMOS管的漏极以及第七NMOS管的栅极并通过第一电容后连接所述充电电路的逻辑相对低电平，其源极通过第一电阻后连接第七NMOS管的漏极和所述充电电路的逻辑相对高电平；

第九NMOS管的栅极连接使能信号的反相信号，其源极连接所述充电电路的逻辑相对低电平；

第四PMOS管的栅极连接第七NMOS管的源极并依次通过第二电阻和第三电容的串联结构后连接所述充电电路的逻辑相对高电平，其源极连接第二PMOS管的源极并通过第三电阻后连接所述充电电路的逻辑相对高电平；

所述电压控制环路包括运算放大器、第六电阻、第一N型LDMOS管和第一P型LDMOS管，

运算放大器的负输入端连接基准电压，其正输入端连接所述片外电阻的一端并通过第六电阻后连接第一N型LDMOS管的漏极，其输出端连接所述电流控制环路中第四PMOS管的栅极；

所述片外电阻的另一端连接所述充电电路的逻辑相对低电平；

第一P型LDMOS管的源极连接所述电流控制环路中第四PMOS管的漏极，其漏极连接第一N型LDMOS管的栅极和源极；

所述可控电流产生模块包括第四电容、第五电容、第六电容、第七电容、第四电阻、第五电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二P型LDMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，

第二P型LDMOS管的栅极连接第八PMOS管的漏极和所述电压控制环路中第一P型LDMOS管的栅极并通过第四电容后连接所述充电电路的逻辑相对高电平，其源极连接第五PMOS管的漏极，其漏极连接第六PMOS管的源极；

第四电阻的一端连接第七PMOS管的漏极和所述电压控制环路中第四PMOS管的栅极，其另一端连接第五PMOS管的栅极并通过第五电容后连接所述充电电路的逻辑相对高电平；

第五电阻接在第五PMOS管的源极和所述充电电路的逻辑相对高电平之间；

第七PMOS管和第八PMOS管的栅极均连接使能信号，其源极均连接所述充电电路的逻辑相对高电平；

第六PMOS管的栅极连接使能信号的反相信号，其漏极连接第十NMOS管的栅极和漏极以及第十一NMOS管的栅极并通过第六电容后连接所述充电电路的逻辑相对低电平；

第十三NMOS管的栅极连接第十二NMOS管的栅极和漏极以及第十NMOS管的源极并通过第七电容后连接所述充电电路的逻辑相对低电平，其漏极连接第十一NMOS管的源极，其源极连接第十二NMOS管的源极并连接所述充电电路的逻辑相对低电平；

所述电流镜阵列包括多个电流镜单元，所述电流镜单元用于镜像流过第十一NMOS管的电流并在开关管的控制下输出到所述充电电路的输出端，通过开启或关断各个电流镜单元对应的开关管来调节所述充电电路的输出电流。

Images