CN104579254A - 一种张弛振荡器 - Google Patents

Abstract

本发明提供了一种张弛振荡器，具体包括：偏置电路，用于产生偏置电流，以及通过所述偏置电流为振荡电路提供充电电流；振荡电路，与所述偏置电路相连，用于采用电容对所述充电电流进行积分产生积分电压，依据所述积分电压产生重置脉冲，以及将所述重置脉冲输入到时钟产生电路；以及时钟产生电路，与所述振荡电路相连，用于通过所述重置脉冲产生时钟信号，以及通过所述时钟信号控制所述振荡电路中开关的切换，以使所述振荡电路交替进行充电或放电。本发明能够提高张弛振荡器的频率稳定度。

Description

一种张弛振荡器

技术领域

本发明涉及集成电路领域，特别是涉及一种张弛振荡器。

背景技术

对片上集成系统(SOC，System-On-a-Chip)来说，使用芯片内振荡器产生时钟信号可以取代外部晶体，显著降低系统复杂度和成本。张弛振荡器具有结构简单，易于集成而且功耗也相对较小的优点，是振荡器里面应用广泛的时钟产生电路。

频率稳定度是振荡器最为重要的性能指标之一。在SOC中，时钟不稳会引起时序关系的混乱，导致SOC无法正常工作。

参照图1，示出了现有技术一种张弛振荡器的结构示意图，具体可以包括放大器AMP、电阻R、PMOS晶体管M2、M4和M5、NMOS晶体管M1和M3、控制开关S1和S2、充放电电容C、比较器COMP1和COMP2、及RS触发器。图1所示张弛振荡器的工作方式是利用参考电压V_REF和电阻R生成偏置电流，利用由M2、M4和M5组成的PMOS电流镜为电容提供充电电流I_C，利用由晶体管M1和M3组成的NMOS电流镜为电容提供放电电流I_D；RS触发器输出时钟CLK及其反向时钟CLKB分别连接控制开关S2和S1的控制端；根据RS触发器输出信号的不同，开关S1和S2交替导通和关断，充电电流I_C和放电电流I_D交替地给电容C充电和放电。

参照图2，示出了图1所示张弛振荡器的工作过程示意图，其中，当RS触发器输出信号CLK为低电平，CLKB为高电平时，开关S1导通，开关S2关断，充电电流I_C给电容C充电，当电容上的电压V_C上升超过比较器高参考电压V_H时，比较器COMP1输出高电平，RS触发器处于置位状态，输出信号CLK转变为高电平，CLKB转变为低电平。此时开关S1变为关断状态，开关S2变为导通状态，放电电流I_D开始给电容C放电，V_C电压下降，当V_C电压下降到比较器低参考电压V_L时，比较器COMP2输出高电平，RS触发器处于复位状态，输出信号CLK转变为低电平，CLKB转变为高电平，接着电路不断重复上面的过程，电容C上的电压V_C在高参考电压V_H和低参考电压V_L之间来回振荡。

现有技术中，上述参考电压V_REF、V_H和V_L一般采用带隙基准电路来产生，在理想情况下，时钟频率只与RC时间常数有关，但实际上由于比较器及逻辑电路存在延时T_d，使得电容C上的电压V_C达到比较器高参考电压V_H或低参考电压V_L时，开关S1、S2的导通和关断状态并没有立刻切换。比较器和逻辑电路的延迟时间在每个振荡周期中占据了一部分时间，影响了时钟频率的精确度。

依据图2所示的工作过程可得到充放电电流则时钟频率的表达式可以表示为：

$f_{\mathrm{CLK}}=\frac{1}{\frac{V_H-V_L}{V_{\mathrm{REF}}}\mathrm{RC}+4T_d}---\left(1\right)$

可见，时钟频率不仅与RC时间常数有关，还与比较器及逻辑电路延迟时间T_d有关，而且T_d对温度是很敏感的，导致时钟频率具有很大的温度相关性。例如当温度升高时，晶体管迁移率下降，从而导致延迟时间T_d增大，时钟频率降低，从而影响到振荡器的频率稳定度。

发明内容

本发明实施例所要解决的技术问题是提供一种张弛振荡器，能够提高张弛振荡器的频率稳定度。

为了解决上述问题，本发明公开了一种张弛振荡器，包括：

偏置电路，用于产生偏置电流，以及通过所述偏置电流为振荡电路提供充电电流；

振荡电路，与所述偏置电路相连，用于采用电容对所述充电电流进行积分产生积分电压，依据所述积分电压产生重置脉冲，以及将所述重置脉冲输入到时钟产生电路；以及

时钟产生电路，与所述振荡电路相连，用于通过所述重置脉冲产生时钟信号，以及通过所述时钟信号控制所述振荡电路中开关的切换，以使所述振荡电路交替进行充电或放电。

优选地，所述振荡电路包括：第五PMOS管、第六PMOS管、第七PMOS管、积分NMOS管、第一开关、第二开关、第三开关、第四开关、反馈电容、充放电电容、施密特触发器、反相器、以及电源；

其中，所述第五PMOS管和第六PMOS管的栅极互连并连接到偏置电路，第五PMOS管和第六PMOS管的源极均连接到所述电源，第五PMOS管的漏极分别连接到第一开关、第二开关的一端和积分NMOS管的栅极；

所述第一开关的另一端连接第三开关的一端和充放电电容的一端，第二开关的另一端连接第四开关的一端和充放电电容的另一端，第三开关、第四开关的另一端均接地，第二开关、第三开关的控制端互连并连接到时钟产生电路，第一开关、第四开关的控制端互连并连接到时钟产生电路；

所述积分NMOS管的源极接地，积分NMOS管的漏极连接第七PMOS管的漏极和SCH的输入端，反馈电容跨接在积分NMOS管的栅极和漏极之间，第七PMOS管的栅极连接INV的输出端，第七PMOS管的源极连接第六PMOS管的漏极，SCH的输出端连接INV的输入端和时钟产生电路。

优选地，所述偏置电路包括：第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第一电阻、以及第二电阻；

其中，所述第一NMOS管的栅极连接第二NMOS管的源极，所述第一NMOS管的源极接地，所述第二NMOS管的栅极连接第一NMOS管的漏极和第三PMOS管的漏极，所述第二NMOS管的漏极连接第四PMOS管的漏极和栅极，所述第三PMOS管的栅极和第四PMOS管的栅极互联并且连接到第四PMOS管的漏极，所述第三PMOS管的源极和第四PMOS管的源极连接所述电源；

所述第一电阻和第二电阻串联，所述第一电阻的一端连接第二NMOS管的源极和第一NMOS管的栅极，所述第一电阻的另一端和第二电阻的一端相连，所述第二电阻的另一端接地。

优选地，所述偏置电路中的第一电阻和第二电阻具有相反的温度系数。

优选地，所述时钟产生电路包括：D触发器、非交叠时钟产生器电路、时钟输出端CLK、以及反向时钟输出端CLKB；

其中，所述D触发器的时钟输入端与所述振荡电路中施密特触发器的输出端相连，所述D触发器的数据输入端与所述D触发器的反向数据输出端相连，所述D触发器的数据输出端与所述非交叠时钟产生器电路相连；

所述时钟输出端CLK和所述振荡电路中的第二开关的控制端以及第三开关的控制端相连，所述反向时钟输出端CLKB与所述振荡电路中的第一开关的控制端以及第四开关的控制端相连。

优选地，所述非交叠时钟产生器电路包括两个与非门和七个反相器。

优选地，所述偏置电路中的第一NMOS管与所述偏置电路中的积分NMOS管为匹配NMOS管。

与现有技术相比，本发明实施例包括以下优点：

本发明的张弛振荡器采用电流积分的方法构成振荡电路，其中，该振荡电路中采用电容对充电电流进行积分的方法使得传统张弛振荡器中简单的电压比较转化为电荷的存储与释放，这样，当张弛振荡器中电路达到动态平衡时，输出的时钟频率只与电容的充放电时间相关，因此消除了传统张弛振荡器中比较器及逻辑电路延迟时间对时钟频率的影响，进而降低了时钟频率的温度敏感性，从而提高了张弛振荡器的频率稳定度。

附图说明

图1示出了现有技术一种张弛振荡器的结构示意图；

图2示出了图1所示张弛振荡器的工作过程示意图；

图3示出了本发明一种张弛振荡器实施例的结构框图；

图4示出了本发明一种偏置电路的电路示意图；

图5示出了本发明一种振荡电路的电路示意图；

图6a示出了本发明一种时钟产生电路的结构框图；

图6b示出了本发明一种时钟产生电路的电路示意图；

图7示出了本发明一种张弛振荡器的结构示意图；以及

图8示出了图5所示振荡电路的工作过程示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

参照图3，示出了本发明一种张弛振荡器实施例的结构框图，具体可以包括：

偏置电路110，用于产生偏置电流，以及通过所述偏置电流为振荡电路提供充电电流；

振荡电路120，与所述偏置电路相连，用于采用电容对所述充电电流进行积分产生积分电压，依据所述积分电压产生重置脉冲，以及将所述重置脉冲输入到时钟产生电路；以及

时钟产生电路130，与所述振荡电路相连，用于通过所述重置脉冲产生时钟信号，以及通过所述时钟信号控制所述振荡电路中开关的切换，以使所述振荡电路交替进行充电或放电。

本发明的张弛振荡器采用电流积分的方法构成振荡电路，其中，该振荡电路中采用电容对充电电流进行积分的方法使得传统张弛振荡器中简单的电压比较转化为电荷的存储与释放，这样，当张弛振荡器中电路达到动态平衡时，输出的时钟频率只与电容的充放电时间相关，因此消除了传统张弛振荡器中比较器及逻辑电路延迟时间对时钟频率的影响，进而降低了时钟频率的温度敏感性，从而提高了张弛振荡器的频率稳定度。

实施例二

为了更清楚的说明本发明提出的一种张弛振荡器，下面分别对其中的偏置电路、振荡电路、以及时钟产生电路的电路结构进行详细介绍。

示例一

参照图4，示出了本发明一种偏置电路的电路示意图，所述偏置电路具体可以包括：第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4、第一电阻R1、第二电阻R2、以及电源VDD；

其中，M1的栅极连接M2的源极，M1的源极接地，M2的栅极连接M1的漏极和M3的漏极，M2的漏极连接M4的漏极和栅极；

M3和M4形成电流镜的镜像晶体管，M3的栅极和M4的栅极互联并且连接到M4的漏极，M3的源极和M4的源极均连接电源VDD；

R1和R2串联，R1的一端连接M2的源极和M1的栅极，R1的另一端和R2的一端相连，R2的另一端接地GND。

示例二

参照图5，示出了本发明一种振荡电路的电路示意图，所述振荡电路具体可以包括：第五PMOS管M5、第六PMOS管M6、第七PMOS管M7、积分NMOS管M8、第一开关S1、第二开关S2、第三开关S3、第四开关S4、反馈电容C2、充放电电容C1、施密特触发器SCH、反相器INV、以及电源VDD；

其中，M5和M6的栅极互连并连接到偏置电路中M3、M4的栅极，M5和M6的源极均连接到电源VDD，M5的漏极分别连接到S1、S2的一端和M8的栅极，S1的另一端连接S3的一端和C1的一端，S2的另一端连接S4的一端和C1的另一端，S3、S4的另一端均接地，S2、S3的控制端互连并连接到时钟产生电路，S1、S4的控制端互连并连接到时钟产生电路，M8的源极接地，M8的漏极连接M7的漏极和SCH的输入端，C2跨接在M8的栅极和漏极之间，M7的栅极连接INV的输出端，M7的源极连接M6的漏极，SCH的输出端连接INV的输入端和时钟产生电路的输入端。

示例三

参照图6a，示出了本发明张弛振荡器中一种时钟产生电路的结构框图，以及参照图6b，示出了本发明一种时钟产生电路的电路示意图，所述时钟产生电路具体可以包括：D触发器DFF、非交叠时钟产生器电路、时钟输出端CLK、以及反向时钟输出端CLKB；

所述非交叠时钟产生器电路具体可以包括两个与非门和七个反相器。参照图6b，示出了本发明一种非交叠时钟产生器电路的电路示意图，具体可以包括：与非门NAND1、NAND2、以及反相器INV1-INV7。其中，INV1的输入端和NAND2的一个输入端相连，并且连接到D触发器DFF的数据输出端Q，INV7的输出端连接时钟输出端CLK，INV6的输出端连接反向时钟输出端CLKB；

其中，D触发器的时钟输入端与振荡电路中施密特触发器SCH的输出端相连，D触发器的数据输入端与其自身的反向数据输出端Qb相连，D触发器的数据输出端Q与非交叠时钟产生器电路相连；

时钟输出端CLK和振荡电路中的第二开关S2的控制端以及第三开关S3的控制端相连，反向时钟输出端CLKB与振荡电路中的第一开关S1的控制端以及第四开关S4的控制端相连；

其中，时钟信号CLK和CLKB耦接到振荡电路中开关S1-S4的控制端，从而控制开关的切换，可以直接将CLK和CLKB信号接到开关S1-S4的控制端，例如通常开关由传输门来实现，将CLK和CLKB信号接到对应的传输门栅极即可。

参照图7，示出了本发明一种张弛振荡器的结构示意图，由于其中偏置电路和振荡电路的结构分别与图4和图5所示偏置电路和振荡电路的结构类似，故在此不作赘述，相互参照即可。

图7所示张弛振荡器在实际工作时，由偏置电路产生偏置电流I_B，通过PMOS管M3、M4、M5、M6组成的电流镜为振荡电路提供充电电流I_C和I_R，振荡电路对充电电流I_C进行积分产生积分电压V_O，再依据所述积分电压V_O产生重置脉冲V_RST，以及将所述重置脉冲V_RST输入到时钟产生电路，从而时钟产生电路可以生成一对非交叠时钟信号CLK和CLKB，并且将时钟信号CLK和CLKB耦接到振荡电路中的开关S1-S4的控制端，控制开关的切换，以使所述振荡电路交替进行充电或放电，从而可以产生持续的时钟信号。

在上述工作期间，通过采用一个跨接在积分NMOS管M8栅极和漏极之间的反馈电容C2对充电电流I_C进行积分，从而构成振荡电路，代替了传统的利用比较器及逻辑电路构成振荡电路的方法，因此，消除了传统张弛振荡器中比较器及逻辑电路延迟时间对时钟频率的影响，降低了时钟频率的温度敏感性，从而提高了张弛振荡器的频率稳定度。

从图7可以看出，本发明的偏置电路是一个阈值电压基准电路，其中，M3和M4形成电流镜的镜像晶体管，该偏置电路工作时，电流镜M3/M4使得两个支路中流过相等的电流I_B，电流I_B的值由M1的栅源电压V_GS1与电阻R1、R2阻值之和的比值确定，即

$I_B=\frac{V_{\mathrm{GS}1}}{R1+R2}---\left(2\right)$

其中，V_GS1指的是M1流过电流I_B时对应的栅源电压，它的值可以由下式确定，

$I_B=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W_1}{L_1}{(V_{\mathrm{GS}1}-V_{\mathrm{TH}1})}^2---\left(3\right)$

(3)式即是工作在饱和区的晶体管电流公式，其中μ_n为NMOS管的迁移率，C_ox为栅电容，为M1的宽长比，V_TH1为M1的阈值电压，实际上由这个式子和公式(2)即可确定V_GS1和I_B的值。

在本发明的一种优选实施例中，所述偏置电路中的第一电阻R1和第二电阻R2可以具有相反的温度系数。例如R1可以选择P型多晶硅电阻，R2可以选择N型多晶硅电阻，将适当比例的电阻R1和R2进行串联，可以使得两个电阻的总阻值不随温度的变化而显著改变，从而可以降低时钟频率的温度相关性。

在本发明的另一种优选实施例中，所述偏置电路中的第一NMOS管M1与所述偏置电路中的积分NMOS管M8可以为匹配NMOS管。

其中，匹配晶体管是指它们在相同工艺条件下制成，并且在芯片内相互距离足够近，因此它们具有相同的行为特性，并且具有相同的温度特性。

从前述实施例的公式(2)可以看出，电流I_B的温度特性主要由M1栅源电压V_GS1的温度特性决定。因此，可以通过M1与振荡电路中积分晶体管M8的匹配设计，即M1和M8具有相同的温度特性，以补偿温度对电流I_B的影响，从而使得振荡频率在整个工作温度范围内保持稳定。

实施例三

参照图8，示出了图5所示振荡电路的工作过程示意图，所述振荡电路的工作过程具体可以如下：

所述张弛振荡器上电后，V_O初始电压为高电平，V_RST为低电平，则反相器INV输出高电平使得PMOS管M7截止，时钟信号CLK为低电平，CLKB为高电平，则开关S2、S3处于断开状态，开关S1、S4处于导通状态，电容C1(即充放电电容)的左端连接到V_C节点，右端连接到地GND。电流I_C开始对电容C1充电，V_C从零电平逐渐上升。

其中，可以定义积分参考电压V_REF为NMOS管M8(即积分NMOS管)中流过电流I_C时的栅源电压V_GS8。

在t₀时刻，当电压V_C达到V_REF时，NMOS管M8流过的电流为I_C，此时I_C不再给电容C1注入电荷，而是流过电容C2(即反馈电容)后通过NMOS管M8流入到地，所以电压V_C不再上升，电压V_O线性下降，这就是电流I_C通过电容C2和NMOS管M8进行积分的过程。此时的电压V_GS8即为积分参考电压，它的值可以由下式确定：

$I_C=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W_8}{L_8}{(V_{\mathrm{GS}8}-V_{\mathrm{TH}8})}^2---\left(4\right)$

其中，μ_n为NMOS晶体管的迁移率，C_ox为栅电容，为NMOS管M8的宽长比，V_TH8为NMOS管M8的阈值电压。V_GS8为NMOS管M8中流过电流I_C时的栅源电压，这里可以给V_GS8这个电压值取个名字叫做V_REF。

在t₁时刻，V_O下降到施密特触发器SCH的反向触发电平VT2，则施密特触发器SCH的输出端电压V_RST从低电平转变为高电平，时钟产生器电路中的D触发器在V_RST信号上升沿状态翻转，经过时钟产生电路中非交叠时钟产生电路的处理，输出时钟信号CLK从低电平转变为高电平，CLKB从高电平转变为低电平，从而开关S1、S4断开，开关S2、S3导通，电容C1的连接关系发生翻转，左端连接到地GND，右端连接到V_C节点。由于电容C1和C2上储存的电荷，电压V_C从V_REF跳变为-V_REF，电压V_O也被拉低相同的幅度；

由于电容上储存的电荷为Q＝C·ΔV，其中ΔV为电容两个极板的电压差，在开关切换的时刻，由于电容上的电荷量不能发生突变，所以电容C1和C2一端电压发生跳变时，另一端电压也会跳变相同的幅度以保持电容两端电压差不变。例如当CLK信号从低电平跳变为高电平，CLKB信号从高电平跳变为低电平时，开关S1-S4的状态发生切换，切换前，电容C1左端极板通过开关S1连接到V_C节点，其电压值为V_REF，C1右端极板通过开关S4连接到地，其电压值为0，开关切换后，电容C1左端极板通过开关S3连接到地，其电压值由V_REF跳变为0，电容C1右端极板电压从0跳变为-V_REF，并且通过开关S2连接到V_C节点，所以V_C节点电压从V_REF跳变为-V_REF，V_O节点电压也被拉低相同的幅度。

同时在t₁时刻，V_RST高电平经过反相器INV反向为低电平控制PMOS晶体管M7的栅极使得M7变为导通状态，电流I_C和I_R对电容C1和C2充电，V_C和V_O电压逐渐升高；

在t₂时刻，电压V_O上升到施密特触发器SCH的正向触发电压VT1，则V_TSR从高电平跳变为低电平，通过反相器INV反向为高电平控制PMOS晶体管M7的栅极使得M7关断，电压V_O不再上升；

在t₃时刻，电压V_C上升到V_REF，NMOS管M8中流过的电流为I_C，则电压V_C不再上升，电流I_C通过电容C2和NMOS管M8进行积分，电压V_O逐渐下降；

在t₄时刻，电压V_O下降到施密特触发器SCH的反向触发电平VT2，则施密特触发器SCH的输出端电压V_RST从低电平转变为高电平，时钟产生电路中的D触发器在V_RST信号上升沿再次发生状态翻转，经过时钟产生器电路中非交叠时钟产生电路的处理，输出时钟信号CLK从高电平转变为低电平，CLKB从低电平转变为高电平，从而开关S1、S4导通，开关S2、S3断开，电容C1的连接关系再次发生翻转，左端连接到V_C节点，右端连接到地GND。由于电容C1和C2上储存的电荷，电压V_C从V_REF跳变为-V_REF，电压V_O也被拉低相同的幅度。

上述从t₁时刻到t₄时刻的过程即构成振荡电路的一个振荡周期，接着不断重复上面的过程。当振荡电路维持稳定的状态时，电容C2上的电荷处于动态平衡的状态，在一个周期的开始和结束，它的电荷量保持不变，充电电流I_C所带来的电荷等效认为都存储在电容C1上，忽略寄生电容的影响，根据V_C节点的电荷守恒可以得到：

2V_REF·C1＝I_B·T     (5)

其中T为振荡电路的一个充电周期，最终的输出时钟信号CLK和CLKB的周期为2T，因此，所述张弛振荡器的振荡频率为

$f_{\mathrm{CLK}}=\frac{I_C}{4V_{\mathrm{REF}}C1}---\left(6\right)$

充电电流I_C由偏置电流I_B通过电流镜镜像得到，假设PMOS管M5与PMOS管M3或M4的宽长比之比为N，则

I_C＝NI_B     (7)

其中，M3和M4的宽长比可以是一样的，上述假设PMOS管M5与PMOS管M3或M4的宽长比之比为N的意思是，假设

结合式(2)、(6)、(7)可以得到

$f_{\mathrm{CLK}}=\frac{V_{\mathrm{GS}1}}{V_{\mathrm{REF}}}\·\frac{N}{4(R1+R2)C1}---\left(8\right)$

上式中V_GS1为NMOS管M1流过电流I_B对应的栅源电压，V_REF为NMOS管M8流过电流I_C对应的栅源电压，M8与M1的宽长比之比也为N，并且它们可以是匹配晶体管，它们在相同工艺条件下制成，并且在芯片内相互距离足够近，因此它们具有相同的行为特性，并且具有相同的温度特性，可以认为在整个温度范围内V_REF＝V_GS1，因此张弛振荡器的时钟频率为

$f_{\mathrm{CLK}}=\frac{N}{4(R1+R2)C1}---\left(9\right)$

从(9)式可以看出，时钟频率只与参数N，电容C1和电阻R1、R2的阻值之和这几个方面相关，这些参数受温度的影响很小，从而在整个温度范围内时钟频率可以保持相对恒定，即具有低温漂特性。

综上，本发明的张弛振荡器通过采用振荡电路对充电电流进行积分的方法，使振荡电路产生重置脉冲，然后通过时钟产生电路将重置脉冲产生时钟信号，该张弛振荡器具有如下优点：

首先，本发明的张弛振荡器采用电流积分的方法构成振荡电路，由于振荡电路中采用一个跨接在积分NMOS管栅极和漏极之间的反馈电容对充电电流进行积分的方法，使得传统张弛振荡器中简单的电压比较转化为电荷的存储与释放，当张弛振荡器中电路达到动态平衡时，输出的时钟频率只与电容的充放电时间相关，消除了传统张弛振荡器中比较器及逻辑电路延迟时间对时钟频率的影响，进而降低了时钟频率的温度敏感性；

其次，本发明的张弛振荡器不需要带隙基准电路产生参考电压，而是采用对充电电流积分的方法，使得积分参考电压由积分NMOS管的栅源电压自动确定，此外，通过设置偏置电路中的第一NMOS管与振荡电路中的积分NMOS管为匹配NMOS管，即所述第一NMOS管和积分NMOS管具有相同的温度特性，从而可以抵消由于温度变化引起的积分参考电压的变化，保持振荡频率的稳定性；

再者，本发明的张弛振荡器中偏置电路的第一电阻和第二电阻具有相反的温度系数，将适当比例的两个电阻进行串联，可以使得总阻值不随温度的变化而显著改变，从而可以降低时钟频率的温度相关性。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种张弛振荡器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种张弛振荡器，其特征在于，包括：

偏置电路，用于产生偏置电流，以及通过所述偏置电流为振荡电路提供充电电流；

振荡电路，与所述偏置电路相连，用于采用电容对所述充电电流进行积分产生积分电压，依据所述积分电压产生重置脉冲，以及将所述重置脉冲输入到时钟产生电路；以及

时钟产生电路，与所述振荡电路相连，用于通过所述重置脉冲产生时钟信号，以及通过所述时钟信号控制所述振荡电路中开关的切换，以使所述振荡电路交替进行充电或放电。

2.如权利要求1所述的张弛振荡器，其特征在于，所述振荡电路包括：第五PMOS管、第六PMOS管、第七PMOS管、积分NMOS管、第一开关、第二开关、第三开关、第四开关、反馈电容、充放电电容、施密特触发器、反相器、以及电源；

其中，所述第五PMOS管和第六PMOS管的栅极互连并连接到偏置电路，第五PMOS管和第六PMOS管的源极均连接到所述电源，第五PMOS管的漏极分别连接到第一开关、第二开关的一端和积分NMOS管的栅极；

所述第一开关的另一端连接第三开关的一端和充放电电容的一端，第二开关的另一端连接第四开关的一端和充放电电容的另一端，第三开关、第四开关的另一端均接地，第二开关、第三开关的控制端互连并连接到时钟产生电路，第一开关、第四开关的控制端互连并连接到时钟产生电路；

所述积分NMOS管的源极接地，积分NMOS管的漏极连接第七PMOS管的漏极和SCH的输入端，反馈电容跨接在积分NMOS管的栅极和漏极之间，第七PMOS管的栅极连接INV的输出端，第七PMOS管的源极连接第六PMOS管的漏极，SCH的输出端连接INV的输入端和时钟产生电路。

3.如权利要求2所述的张弛振荡器，其特征在于，所述偏置电路包括：第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第一电阻、以及第二电阻；

其中，所述第一NMOS管的栅极连接第二NMOS管的源极，所述第一NMOS管的源极接地，所述第二NMOS管的栅极连接第一NMOS管的漏极和第三PMOS管的漏极，所述第二NMOS管的漏极连接第四PMOS管的漏极和栅极，所述第三PMOS管的栅极和第四PMOS管的栅极互联并且连接到第四PMOS管的漏极，所述第三PMOS管的源极和第四PMOS管的源极连接所述电源；

所述第一电阻和第二电阻串联，所述第一电阻的一端连接第二NMOS管的源极和第一NMOS管的栅极，所述第一电阻的另一端和第二电阻的一端相连，所述第二电阻的另一端接地。

4.如权利要求3所述的张弛振荡器，其特征在于，所述偏置电路中的第一电阻和第二电阻具有相反的温度系数。

5.如权利要求2所述的张弛振荡器，其特征在于，所述时钟产生电路包括：D触发器、非交叠时钟产生器电路、时钟输出端CLK、以及反向时钟输出端CLKB；

其中，所述D触发器的时钟输入端与所述振荡电路中施密特触发器的输出端相连，所述D触发器的数据输入端与所述D触发器的反向数据输出端相连，所述D触发器的数据输出端与所述非交叠时钟产生器电路相连；

所述时钟输出端CLK和所述振荡电路中的第二开关的控制端以及第三开关的控制端相连，所述反向时钟输出端CLKB与所述振荡电路中的第一开关的控制端以及第四开关的控制端相连。

6.如权利要求5所述的张弛振荡器，其特征在于，所述非交叠时钟产生器电路包括两个与非门和七个反相器。

7.如权利要求3所述的张弛振荡器，其特征在于，所述偏置电路中的第一NMOS管与所述偏置电路中的积分NMOS管为匹配NMOS管。