CN106452363A - 振荡电路 - Google Patents

振荡电路 Download PDF

Info

Publication number
CN106452363A
CN106452363A CN201510469081.4A CN201510469081A CN106452363A CN 106452363 A CN106452363 A CN 106452363A CN 201510469081 A CN201510469081 A CN 201510469081A CN 106452363 A CN106452363 A CN 106452363A
Authority
CN
China
Prior art keywords
switch
transistor
electric capacity
current source
oscillating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510469081.4A
Other languages
English (en)
Inventor
秦松
刘天罡
雷顺辉
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIOO MICROELECTRONIC Co Ltd
Original Assignee
DIOO MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIOO MICROELECTRONIC Co Ltd filed Critical DIOO MICROELECTRONIC Co Ltd
Priority to CN201510469081.4A priority Critical patent/CN106452363A/zh
Publication of CN106452363A publication Critical patent/CN106452363A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

一种振荡电路，其中，第一电容与第一开关并联且与第二开关串联；第二电容与第三开关并联且与第四开关串联；第一电流源连接第二开关、第四开关、第三电容的一端以及第一晶体管的栅极；第二电流源连接第三电容的另一端以及第一晶体管的漏极；第一晶体管的源极、第一及第二电容的一端接地；比较模块连接第一晶体管的漏极，当漏极电压大于一阈值时，输出第一信号，以及当漏极电压小于阈值时，输出第二信号；开关控制模块用以接收比较模块的输出，并具有令第二及第三开关导通、第一及第四开关关断的第一模式，以及令第一及第四开关导通、第二及第三开关关断的第二模式，当比较模块的输出由第一信号转为第二信号时，将当前的模式切换为另一模式。

Description

振荡电路
技术领域
本发明涉及一种振荡电路，尤指一种应用于集成电路(IC)内以提供时钟信号的振荡电路。
背景技术
现今集成电路的电路架构中，常常具有一个振荡电路为该集成电路提供一个固定频率的时钟信号，以使其能够工作。举例来说，数字芯片的时钟信号即可以是外部供给，也可以是片内集成，片内集成尽管能够降低系统成本，但不容易做到高精度，低功耗。
现有的基于CMOS工艺的振荡器电路，常用的结构例如张弛振荡器，图1即为悉知的张弛振荡器电路结构及波形示意图，其中，由于比较器的延迟，导致其振荡频率随着电源电压，温度等变化较大，无法获得高精准度的振荡频率。
如图1中节点VC与节点Vout的波形图所示，时间t11＝vref*C/Iref,时间t12是比较器的上升延迟，时间t13是比较器的下降延迟。其中电压vref、电流Iref和电容C可以看作恒定值，故时间t11是一个恒定值，不随电源电压和温度变化，但是时间t12和t13却会随电源电压和温度变化，故此振荡器的频率会随电源电压和温度变化。
又例如环形振荡器，尽管不存在比较器的延迟，但其充放电电流随电源电压变化巨大，导致振荡频率变化范围很大。
因此，如何能提供一种具有高精度的振荡频率，且该振荡频率不受电源电压及温度影响的振荡电路，即为各家业者亟待解决的课题。
发明内容
鉴于悉知技术的种种缺失，本发明的主要目的，即在于提供一种具有高精度的振荡频率，且该振荡频率不受电源电压及温度影响的振荡电路。
为了达到上述目的及其他目的，本发明遂提供一种振荡电路，包括：第一电流源、第二电流源、第一到第三电容、第一到第四开关、第一晶体管、比较模块以及开关控制模块。
本发明的振荡电路中，该第一电容与该第一开关并联且与第二开关串联；该第二电容与该第三开关并联且与第四开关串联；该第一电流源连接该第二开关、第四开关、第三电容的一端以及该第一晶体管的栅极；该第二电流源连接该第三电容的另一端以及该第一晶体管的漏极；该第一晶体管的源极、该第一及第二电容的一端接地；该比较模块连接该第一晶体管的漏极，当该漏极电压大于一阈值以上时，输出第一信号，以及当该漏极电压小于该阈值时，输出第二信号；以及该开关控制模块用以接收该比较模块的输出，并具有令该第二及第三开关导通、该第一及第四开关关断的第一模式，以及令该第一及第四开关导通、该第二及第三开关关断的第二模式，当该比较模块的输出由该第一信号转为第二信号时，将当前的第一模式或第二模式，切换为第二模式或第一模式。
相较于悉知技术，由于本发明的振荡电路所输出的信号频率，仅仅与第一、第二电容及第一电流源有关，并不受比较器延迟或电源电压影响，因此只要使得该第一、第二电容及第一电流源的温度系数为零或是极小，则所输出的信号频率也不受温度影响，故本发明的振荡电路实现了以简单的电路结构，获得高精度及高稳定度的振荡频率，充分地解决了现有技术的缺失。
附图说明
图1为悉知的张弛振荡器电路结构及波形示意图。
图2为本发明的振荡电路实施例的电路架构示意图。
图3为本发明的振荡电路实施例的波形图。
图4为本发明的振荡电路另一实施例的电路架构示意图。
图5为本发明的振荡电路又一实施例的电路架构示意图。
符号说明：
1 振荡电路
10 比较模块
101 比较器
11 开关控制模块
111 D触发器
112 RS触发器
C 电容
C1～C3 第一到第三电容
I1、I2 第一电流源、第二电流源
Iref 电流
M1 第一晶体管
M2 第二晶体管
out 输出波形
S1～S4 第一到第四开关
t31、t32 时间
t11～t13 时间
Vc、Vout 节点
va、vb 节点
Vgs0 电压
Vref 电压
Vref1 参考电压
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可藉由其他不同的具体实施例加以施行或应用。
请参阅图2，图2为本发明的振荡电路实施例的电路架构示意图。如图所示，本发明的振荡电路1包括：第一电流源I 1、第二电流源I2、第一到第三电容C1～C3、第一到第四开关S1～S4、第一晶体管M1、比较模块10以及开关控制模块11。
本发明的振荡电路1中，第一电容C1与第一开关S1并联且与第二开关S2串联；第二电容C2与第三开关S3并联且与第四开关S4串联；第一电流源I 1连接第二开关S2、第四开关S4、第三电容C3的一端以及第一晶体管M1的栅极；第二电流源I2连接第三电容C3的另一端以及第一晶体管M1的漏极；第一晶体管M1的源极、第一电容C1及第二电容C2的一端接地。
比较模块10连接第一晶体管M1的漏极，当该漏极电压大于一阈值以上时，输出第一信号，以及当该漏极电压小于该阈值时，输出第二信号。
开关控制模块11用以接收比较模块10的输出，并具有令第二开关S2及第三开关导通、第一开关S1及第四开关S4关断的第一模式，以及令第一开关S1及第四开关S4导通、第二开关S2及第三开关S3关断的第二模式，当比较模块10的输出由该第一信号转为第二信号时，将当前的模式切换为另一模式，更具体的说，若当前为第一模式则转换为第二模式，相反的，若当前为第二模式则转换为第一模式。
请同时参阅图2及图3，图3为本发明的振荡电路实施例的波形图。当振荡电路1开始运作，举例来说，例如首先在第二开关S2及第三开关S3导通、第一开关S1及第四开关S4关断的第一模式时，如图3所示，波形out为开关控制模块11的输出波形，而节点va的波形从0开始上升，此时第一晶体管M1未导通，第一电流源I 1对第一电容C1充电，第二电流源I2通过第三电容C3同时对第一电容C1和第三电容C3充电，节点va的电压会一直上升到Vgs0,此Vgs0使得第一晶体管M1刚好可以吸收第一电流源I 1和第二电流源I2的电流。在时间t31内，由于第三电容C3上的电压充电速度比第一电容C1快，经过恰当的取值，可以使得节点vb的电压在时间t31结束之前上升到比较模块10的阈值以上，从而使比较模块10输出第一信号，例如为一高电平信号。在时间t31结束的时刻，第三电容C3开始放电，进入时间t32段。在此时间段内节点va的电压保持不变，而节点vb的电压由于第三电容C3的放电而下降。随着节点vb电压的下降，当电压小于该阈值时，比较模块10输出第二信号，例如为一低电平信号，开关控制模块11接收到该第一信号转为第二信号时，由当前的第一模式切换为第二模式，令第一开关S1及第四开关S4导通、第二开关S2及第三开关S3关断，因此，第一电流源I 1及第二电流源I2开始对第二电容C2充电，如同前述对第一电容C1过程(第一电容C1则于此时放电)。
进一步分析，在时间t31阶段，由于第一电流源I 1及第二电流源I2都对第一电容C1充电，因而时间t31＝Vgs0*C1/(I 1+I2),V1-V0＝Vgs0+I2*t1/C3。在时间t32阶段，由于第一晶体管M1将第一电流源I 1及第二电流源I2的电流全部吸收，故时间t32＝C3(V1-V2)/I 1，并且V2-V0＝Vgs0。故可以得到周期T＝t1+t2＝Vgs0*C1/I 1。其中Vgs0/I 1可以等效为一个等效电阻R，故周期T＝RC1。
根据上面分析，周期T＝RC1，可见本发明的振荡电路1的频率(周期)仅仅和等效电阻和电容值相关，和比较器延迟或电源电压无关。只要使得等效电阻R(与第一电流源I 1相关)和第一电容C1(或第二电容C2)的温度系数为为零或是极小，那么该频率(周期)与温度也无关，即可以得到高精度及高稳定度的振荡频率。
于一实施例中，第一电容C1与第二电容C2可具有相同的电容值，如此配置可使第一电容C1及第二电容C2充电的周期相同。
于一实施例中，第一晶体管M1可为金属氧化物半导体(MOS)场效应管、结型场效应管(JEFT)或三极管，但不以此为限。
请参阅图4，图4为本发明的振荡电路另一实施例的电路架构示意图。如图4所示，比较模块10还可包括第二晶体管M2以及第三电流源I3，其中，第二晶体管M2的栅极连接第一晶体管M1的漏极、第二晶体管M2的漏极连接第三电流源I3以及第二晶体管M2的源极接地。
请参阅图5，图5为本发明的振荡电路又一实施例的电路架构示意图。比较模块10还可包括比较器101，比较器101的一输入端连接第一晶体管M1的漏极，另一输入端连接参考电压verf1。
如图4或图5所示，开关控制模块11还可包括D触发器111以及RS触发器112。
于一实施例中，可于第一晶体管M1的栅极电压上升到一最大值Vgs0时，流过第一晶体管M1的电流等于该第一电流源I 1及第二电流源I2所输出的总和。
相较于悉知技术，由于本发明的振荡电路所输出的信号频率，仅仅与第一、第二电容及第一电流源有关，并不受比较器延迟或电源电压影响，因此只要使得该第一、第二电容及第一电流源的温度系数为零或是极小，则所输出的信号频率也不受温度影响，故本发明的振荡电路实现了以简单的电路结构，获得高精度及高稳定度的振荡频率，充分地解决了现有技术的缺失。
藉由以上较佳具体实施例的描述，本领域具有通常知识者当可更加清楚本发明的特征与精神，惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，任何对上述实施例进行的修改及变化仍不脱离本发明的精神，且本发明的权利范围应如权利要求书所列。

Claims (7)

1.一种振荡电路，其特征在于，包括：
第一电流源、第二电流源、第一到第三电容、第一到第四开关以及第一晶体管，其中，该第一电容与该第一开关并联且与第二开关串联；该第二电容与该第三开关并联且与第四开关串联；该第一电流源连接该第二开关、第四开关、第三电容的一端以及该第一晶体管的栅极；该第二电流源连接该第三电容的另一端以及该第一晶体管的漏极；该第一晶体管的源极、该第一及第二电容的一端接地；
比较模块，连接该第一晶体管的漏极，当该漏极电压大于一阈值以上时，输出第一信号，以及当该漏极电压小于该阈值时，输出第二信号；以及
开关控制模块，用以接收该比较模块的输出，并具有令该第二及第三开关导通、该第一及第四开关关断的第一模式，以及令该第一及第四开关导通、该第二及第三开关关断的第二模式，当该比较模块的输出由该第一信号转为第二信号时，将当前的第一模式或第二模式，切换为第二模式或第一模式。
2.如权利要求1所述的振荡电路，其特征在于，该第一电容与该第二电容具有相同的电容值。
3.如权利要求1所述的振荡电路，其特征在于，该第一晶体管为金属氧化物半导体场效应管、结型场效应管或三极管。
4.如权利要求1所述的振荡电路，其特征在于，该比较模块还包括第二晶体管以及第三电流源，其中，该第二晶体管的栅极连接该第一晶体管的漏极、该第二晶体管的漏极连接该第三电流源以及该第二晶体管的源极接地。
5.如权利要求1所述的振荡电路，其特征在于，该比较模块还包括比较器，该比较器的一输入端连接该第一晶体管的漏极，另一输入端连接参考电压。
6.如权利要求1所述的振荡电路，其特征在于，该开关控制模块还包括D触发器以及RS触发器。
7.如权利要求1所述的振荡电路，其特征在于，该第一晶体管的栅极电压上升到一最大值时，流过该第一晶体管的电流等于该第一及第二电流源所输出的总和。
CN201510469081.4A 2015-08-04 2015-08-04 振荡电路 Pending CN106452363A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510469081.4A CN106452363A (zh) 2015-08-04 2015-08-04 振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510469081.4A CN106452363A (zh) 2015-08-04 2015-08-04 振荡电路

Publications (1)

Publication Number Publication Date
CN106452363A true CN106452363A (zh) 2017-02-22

Family

ID=59216203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510469081.4A Pending CN106452363A (zh) 2015-08-04 2015-08-04 振荡电路

Country Status (1)

Country Link
CN (1) CN106452363A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664605A (zh) * 2012-03-16 2012-09-12 电子科技大学 一种低温漂特性的张弛振荡器及其调试方法
CN103338026A (zh) * 2012-02-08 2013-10-02 联发科技股份有限公司 张弛振荡器
CN103546123A (zh) * 2013-11-01 2014-01-29 东南大学 一种高线性度的张弛振荡器
CN104579254A (zh) * 2014-12-03 2015-04-29 北京兆易创新科技股份有限公司 一种张弛振荡器
US20150214934A1 (en) * 2014-01-27 2015-07-30 Texas Instruments Incorporated Relaxation oscillator with low drift and native offset cancellation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103338026A (zh) * 2012-02-08 2013-10-02 联发科技股份有限公司 张弛振荡器
CN102664605A (zh) * 2012-03-16 2012-09-12 电子科技大学 一种低温漂特性的张弛振荡器及其调试方法
CN103546123A (zh) * 2013-11-01 2014-01-29 东南大学 一种高线性度的张弛振荡器
US20150214934A1 (en) * 2014-01-27 2015-07-30 Texas Instruments Incorporated Relaxation oscillator with low drift and native offset cancellation
CN104579254A (zh) * 2014-12-03 2015-04-29 北京兆易创新科技股份有限公司 一种张弛振荡器

Similar Documents

Publication Publication Date Title
US8922287B2 (en) Amplitude loop control for oscillators
TWI542153B (zh) 弛張振盪器
CN102356549A (zh) 工艺、电压、温度补偿振荡器
CN105628243B (zh) 一种电阻型温度传感芯片
CN111919129B (zh) 用于监测多晶片功率的装置及方法
KR20180032126A (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
CN109060162A (zh) 温度传感器
US10135428B2 (en) Methods and apparatus for a low power relaxation oscillator
CN105720946B (zh) 松弛振荡器
CN105591633A (zh) 振荡电路
US8830006B2 (en) Oscillator circuit for generating clock signal
CN106452363A (zh) 振荡电路
US8884804B1 (en) Time-to-digital conversion
CN208818364U (zh) 温度测量电路
US20080218151A1 (en) On chip duty cycle measurement module
US10656188B2 (en) Circuit and method for load detection using switched capacitors
US10656032B2 (en) Temperature sensor in an integrated circuit and method of calibrating the temperature sensor
Realov et al. On-chip combined CV/IV transistor characterization system in 45-nm CMOS
CN108955930B (zh) 温度测量电路
TWI832616B (zh) 振盪器以及時脈產生方法
US9362894B1 (en) Clock generator circuit
CN109283966B (zh) 一种时钟电路及终端
KR101262837B1 (ko) 정전용량-전압 변환 방식을 이용한 온칩 터치 센서 인터페이스
CN102193576B (zh) 基准电压生成电路
CN104883159A (zh) 时钟相位控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222

RJ01 Rejection of invention patent application after publication