CN103338026B - 张弛振荡器 - Google Patents

张弛振荡器 Download PDF

Info

Publication number
CN103338026B
CN103338026B CN201310017097.2A CN201310017097A CN103338026B CN 103338026 B CN103338026 B CN 103338026B CN 201310017097 A CN201310017097 A CN 201310017097A CN 103338026 B CN103338026 B CN 103338026B
Authority
CN
China
Prior art keywords
coupled
transistor
voltage
output
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310017097.2A
Other languages
English (en)
Other versions
CN103338026A (zh
Inventor
萧耕然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN103338026A publication Critical patent/CN103338026A/zh
Application granted granted Critical
Publication of CN103338026B publication Critical patent/CN103338026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种张弛振荡器。一第一电流源提供一第一电流。一第二电流源提供一第二电流。一电阻性元件耦接于所述第一电流源以及一接地端之间。一电容性元件耦接于所述第二电流源以及所述接地端之间。一比较器具有一非反相输入端、一反相输入端以及一输出端，其中所述输出端用以输出一比较结果。一时钟产生器根据所述比较结果而提供一时钟信号。一切换单元根据所述时钟信号，而交替地耦接所述比较器之所述非反相输入端以及所述反相输入端至所述电阻性元件以及所述电容性元件。

Description

张弛振荡器
技术领域
本发明涉及一种振荡器，且特别涉及一种张弛振荡器(relaxationoscillator)。
背景技术
对低成本的单芯片系统来说，芯片内振荡器可取代外部晶体。在对抗温度以及供应电压之变化上，芯片内振荡器的频率稳定度是重要的规格。当由电池进行供电时，芯片内振荡器能工作在宽范围的供应电压下亦较佳，以便得到更多的操作时间。
一般而言，具有典型频率稳定度的宽供应范围之振荡器能考虑到温度的变化。此外，具有平均电压反馈(voltageaveragingfeedback，VAF)或是偏移量抵消技术的张弛振荡器(relaxationoscillator)在温度方面具有好的稳定度，其中张弛振荡器能操作在有限的供应电压范围下。再者，在宽供应电压范围以及温度变化下，具有频率追踪回路之振荡器能提供稳定的输出时钟。但是所述振荡器需要高准确度的能带隙(bandgap)电路，其将增加制造成本。
因此，需要一种具有适应性供应电压产生方式(adaptivesupplyvoltagegeneration)的张弛振荡器，以便在宽供应电压变化下获得较佳的频率稳定度以及固定输出时钟。
发明内容
有鉴于此，有必要提供一种张弛振荡器，以解决所述技术问题。
本发明之一实施例提供一种张弛振荡器，包括：一第一电流源，用以提供一第一电流；一第二电流源，用以提供一第二电流；一电阻性元件，耦接于所述第一电流源以及一接地端之间；一电容性元件，耦接于所述第二电流源以及所述接地端之间；一比较器，具有一非反相输入端、一反相输入端以及一输出端，其中所述输出端用以输出一比较结果；一时钟产生器，用以根据所述比较结果而提供一时钟信号；以及一切换单元，用以根据所述时钟信号，而交替地耦接所述比较器的所述非反相输入端以及所述反相输入端至所述电阻性元件以及所述电容性元件。
通过使用时钟信号来控制切换单元，使得具有适应性供应电压产生方式的张弛振荡器能提供稳定的输出时钟来适应温度以及供应电压上的变化。
附图说明
图1显示本发明一实施例的张弛振荡器；
图2显示图1的张弛振荡器的切换单元；
图3显示本发明另一实施例的张弛振荡器；
图4显示图3的张弛振荡器的切换单元的示意图；
图5显示图3的张弛振荡器的时序图；
图6显示图3的NMOS晶体管之间存在着明显的不匹配的示意图；
图7显示图3的张弛振荡器的比较器；以及
图8显示图3的张弛振荡器的时钟产生器。
具体实施方式
为使本发明之所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1显示根据本发明一实施例所述的张弛振荡器100。张弛振荡器100包括电流源110与120、切换单元130、比较器140、时钟产生器150、电阻性元件(例如电阻RC)、电容性元件(例如电容CC)以及开关SW。电阻RC耦接于电流源110以及接地端GND之间，而电容CC耦接于电流源120以及接地端GND之间。电流源110耦接于供应电压VDD，其用来提供电流Ir至电阻RC，以便产生电压Vr至切换单元130的端点T2。电流源120耦接于供应电压VDD，其用来提供电流Ic至电容CC，以便产生电压Vc至切换单元130的端点T1。比较器140的非反相输入端以及反相输入端分别耦接于切换单元130的端点T3与端点T4。比较器140的输出端耦接于时钟产生器150。根据来自时钟产生器150的输出时钟Vout，切换单元130会经由其端点T3来交替地提供电压Vc或电压Vr至比较器140的非反相输入端，以及经由其端点T4来交替地提供电压Vr或电压Vc至比较器140的反相输入端。例如，当输出时钟Vout在第一电压位准(例如高逻辑位准HIGH)时，切换单元130分别提供电压Vc与电压Vr至比较器140的非反相输入端以及反相输入端，而当输出时钟Vout在第二电压位准(例如低逻辑位准LOW)时，切换单元130分别提供电压Vr与电压Vc至比较器140的非反相输入端以及反相输入端。比较器140会对电压Vr与电压Vc进行比较而得到重置脉波Vrst，并提供重置脉波Vrst至时钟产生器150以及开关SW。开关SW以并联方式耦接于电容CC，并根据重置脉波Vrst对电容CC进行放电。在一实施例中，当比较结果(重置脉波Vrst)指示电容性元件CC的跨压Vc大体上达到电阻性元件RC的跨压Vr时，时钟产生器150会对时钟信号(输出时钟Vout)进行转相(flip)。因此，当时钟信号Vout转相(例如从高逻辑位准转变为低逻辑位准或是从低逻辑位准转变为高逻辑位准)时或是当比较结果指示电压Vc大体上达到电压Vr时，电容CC会被放电。在图1中，通过将比较器140之非反相输入端以及反相输入端上的输入信号进行交换，可忽略比较器140中由元件不匹配所引起的偏移电压。于是，输出时钟Vout的时钟频率是稳定的。
图2显示根据本发明一实施例所述的图1的切换单元130。切换单元130包括两开关SW1与SW2。根据输出时钟Vout，开关SW1选择性地耦接端点T3至端点T1或端点T2，而开关SW2选择性地耦接端点T4至端点T1或端点T2。举例来说，当输出时钟Vout在第一电压位准时，端点T3与端点T4分别耦接于端点T1与端点T2，而当输出时钟Vout在第二电压位准时，端点T3与端点T4分别耦接于端点T2与端点T1。
图3显示根据本发明另一实施例提供的张弛振荡器200。所述张弛振荡器200包括电流镜210、切换单元220与230、N型金氧半导体(NMOS)晶体管N1与N2、电阻RC、电容CC、NMOS晶体管MSW、比较器240以及时钟产生器250。在此实施例中，NMOS晶体管MSW可当作开关。电流镜210包括偏压电路260以及镜像晶体管MM1与MM2。镜像晶体管MM1耦接于供应电压VDD以及节点n3之间，而镜像晶体管MM2耦接于供应电压VDD以及节点n4之间。镜像晶体管MM1、MM2的栅极均耦接于节点n1。偏压电路260可以是固定跨导(transconductance，gm)偏压电路，用以产生偏压电流Ib。偏压电路260包括镜像晶体管MM3与MM4、NMOS晶体管N3与N4以及电阻R。镜像晶体管MM3耦接于供应电压VDD以及节点n1之间，且具有耦接于节点n1之栅极。镜像晶体管MM4耦接于供应电压VDD以及节点n2之间，且具有耦接于节点n1之栅极。NMOS晶体管N3耦接于节点n1以及电阻R之间，且具有耦接于节点n2之栅极。NMOS晶体管N4耦接于节点n2以及接地端GND之间，且具有耦接于节点n2之栅极。电阻R耦接于NMOS晶体管N3以及接地端GND之间。响应于偏压电流Ib，镜像晶体管MM1会提供电流Ir至节点n3，而镜像晶体管MM2会提供电流Ic至节点n4。切换单元220的端点T1与T2分别经由节点n3、n4耦接于镜像晶体管MM1与MM2，而切换单元220的端点T3与T4分别耦接于NMOS晶体管N1与N2。根据来自时钟产生器250的截波时钟(chopperclock)Vchp与Vchpb，切换单元220交替地耦接NMOS晶体管N1与NMOS晶体管N2至节点n3与节点n4。此外，切换单元230的端点T1与T2分别耦接于NMOS晶体管N1与N2，而切换单元230的端点T3与T4分别耦接于电阻RC与电容CC。根据来自时钟产生器250的截波时钟Vchp与Vchpb，切换单元230交替地耦接NMOS晶体管N1与N2至电阻RC与电容CC。比较器240具有耦接于节点n3的第二输入端IN2以及耦接于节点n4的第一输入端IN1。比较器240对节点n3上的电压Vbn以及节点n4上的电压Vcmp进行比较，而得到重置脉波Vrst。然而，此仅作为说明而非用以限定本发明。例如，比较器240可对电阻RC的电压Vr与电容CC的电压Vc进行比较，而得到比较结果。NMOS晶体管MSW以并联方式耦接于电容CC，并可根据重置脉波Vrst来对电容CC进行放电。时钟产生器250根据重置脉波Vrst产生输出时钟Vout以及截波时钟Vchp与Vchpb。如此一来，通过在输出时钟Vout的每半个周期来切换比较器240的不同输入，可减少由比较器240的偏移量所引起的频率漂移。
在图3中，由NMOS晶体管N1与N2所形成的电流模式比较器会在电压Vr与电压Vc之间进行电压比较，其中电压Vc是电容CC的跨压。在一实施例中，电容CC为金属层间(metal-over-metal，MoM)电容。通过使用电流，电流模式比较器理想上是可省电的，而振荡频率可由下列算式(1)得到：
Δ T = I r · R c · C c I c + τ - - - ( 1 )
，其中Rc为参考产生电阻、Ic为电容CC的充电电流、Ir为电阻Rc的偏压电流，而τ表示由电流模式比较器以及比较器240所引起的延迟，其中τ远小于张弛振荡器200的振荡周期，所以可忽略。因此，因为电流Ir与电流Ic之间的比例与温度无关，而电容CC的温度变化亦可以被忽略，所以温度稳定度由电阻RC的变化所影响。然而，若将NMOS晶体管N1与N2的元件不匹配的结果考虑进来，则算式(1)可改写成下列算式(2)：
Δ T = I r · R c · C c I c + V o s · C c I c + τ - - - ( 2 )
，其中VOS表示NMOS晶体管N1与N2的输入相关(input-referred)之偏移电压。明显地，电流Ic大大地影响了张弛振荡器200的温度稳定度。可使用自截波(self-chopped)技术来解决所述问题，而不需要采用温度无关之电流参考。在截波时钟Vchp与Vchpb的每半个周期中，NMOS晶体管N1与N2会抵消由偏移电压VOS所引起的频率漂移。为了进一步改善温度稳定度，电阻Rc包括以串联方式连接之P型多晶硅(P-poly)电阻Rp以及N型多晶硅(N-poly)电阻Rn，其中P型多晶硅电阻Rp以及N型多晶硅电阻Rn具有相反的温度系数，因此可降低电阻Rc的温度变化。
图4显示图3的切换单元220与230的示意图。在图4中，开关SW3耦接于端点T1与T3之间，开关SW4耦接于端点T2与T3之间，开关SW5耦接于端点T1与T4之间，以及开关SW6耦接于端点T2与T4之间。开关SW3与SW6由截波时钟Vchp所控制，而开关SW4与SW5由截波时钟Vchpb所控制。在一实施例中，每一开关SW3、SW4、SW5与SW6为一传输门(transmissiongate)。此外，截波时钟Vchp与Vchpb可以是互补或非重迭(non-overlapped)的。
图5显示图3的张弛振荡器200的时序图。同时参考图3、图4与图5，在初始阶段，截波时钟Vchp在低电压位准，而NMOS晶体管N1与N2经由切换单元230而分别耦接于电阻RC以及电容CC。接着，电容CC被充电，而电压Vc上升。当电压Vc大体上达到电压Vr时，电压Vcmp会升高至大体上达到电压Vbn，而重置脉波Vrst会被比较器240触发。再者，亦可使用重置脉波Vrst来产生双相位以及非重迭之截波时钟Vchp与Vchpb。在时钟产生器250中，重置脉波Vrst的双向触变(toggle)会将截波时钟Vchp与Vchpb进行转相，其将NMOS晶体管N1与N2的漏极/源极连接进行交换，且另一交换周期开始。在电容CC再次充电至电压Vr之后，整个截波周期才完成。
图6显示图3之NMOS晶体管N1与N2之间存在着明显的不匹配之示意图。由偏移电压VOS所引起的时间误差可以被忽略。偏移电压VOS仅降低截波时钟Vchp与Vchpb的一半工作周期，而与时钟频率的稳定度相比，降低工作周期的重要性更低。值得注意的是，截波时钟Vchp亦为张弛振荡器200的输出时钟Vout。
在图3的张弛振荡器200中，电压Vcmp的相变临界值(transitionthreshold)是重要的，其可决定电容CC的放电情况(即当比较结果指示Vcmp大体上达到电压Vbn，或是电压Vc大体上达到电压Vr时)，并决定输出时钟Vout的周期。为了产生稳定的频率，比较器240使用了具有临界值追踪技术的适应性供应电压产生方式。
图7显示根据本发明一实施例所述的图3的比较器240。比较器240包括电压产生器242、临界控制回路244、缓冲单元246以及反相器INV1和INV2。电压产生器242包括电流源Ibs、PMOS晶体管P4、NMOS晶体管N11与N12以及放大器OP。电压产生器242在输出端Tout提供低压降(lowdropout)参考电压VLDO。电流源Ibs耦接于供应电压VDD，其用以提供固定电流至PMOS晶体管P4。PMOS晶体管P4耦接于电流源Ibs以及NMOS晶体管N12之间，且具有耦接于第二输入端IN2的栅极，用以接收电压Vbn。NMOS晶体管N12耦接于PMOS晶体管P4以及NMOS晶体管N11之间，且具有耦接于第二输入端IN2的栅极。NMOS晶体管N11耦接于NMOS晶体管N12以及接地端GND之间，且具有耦接于第二输入端IN2的栅极。PMOS晶体管P4以及NMOS晶体管N11与N12一起形成了由固定电流Ibs以及电压Vbn(即电流镜210之第二输出端的电压)所偏压的反相器。放大器OP具有耦接于电流源Ibs以及PMOS晶体管P4的非反相输入端、耦接于输出端Tout的反相输入端以及耦接于输出端Tout的输出端。临界控制回路244包括PMOS晶体管P3以及NMOS晶体管N9与N10。PMOS晶体管P3耦接于输出端Tout以及节点n7之间，且具有耦接于第二输入端IN2的栅极。NMOS晶体管N10耦接于节点n7以及NMOS晶体管N9之间，且具有耦接于第二输入端IN2的栅极。NMOS晶体管N9耦接于NMOS晶体管N10以及接地端GND之间，且具有耦接于节点n7的栅极。临界控制回路244由低压降参考电压VLDO所供电，并根据在第二输入端IN2(例如电流镜210的第二输出端)所接收之输入信号Vbn来提供偏压信号Vbias至缓冲单元246，以便调整缓冲单元246的相变临界值，使相变临界值能接近电压Vbn。缓冲单元246包括PMOS晶体管P1与P2以及NMOS晶体管N5-N8。PMOS晶体管P1耦接于输出端Tout以及节点n5之间，且具有耦接于第一输入端IN1的栅极，用以接收电压Vcmp。NMOS晶体管N6耦接于节点n5以及NMOS晶体管N5之间，且具有耦接于第一输入端IN1的栅极。NMOS晶体管N5耦接于NMOS晶体管N6以及接地端GND之间，且具有耦接于临界控制回路244的节点n7的栅极，用以接收偏压信号Vbias。PMOS晶体管P2耦接于输出端Tout以及节点n6之间，且具有耦接于节点n5的栅极。NMOS晶体管N8耦接于节点n6以及NMOS晶体管N7之间，且具有耦接于节点n5的栅极。NMOS晶体管N7耦接于NMOS晶体管N8以及接地端GND之间，且具有耦接于节点n7的栅极，用以接收偏压信号Vbias。反相器INV1耦接于节点n6以及反相器INV2之间。缓冲单元246根据在第一输入端IN1(例如电流镜210的第一输出端)所接收的输入信号Vcmp以及偏压信号Vbias来提供输出信号，其中所述输出信号表示输入信号Vcmp以及电压Vbn的比较结果。反相器INV2耦接于反相器INV1的输出端，并用来输出重置脉波Vrst。具体而言，临界控制回路244、频率缓冲器246以及反相器INV1与INV2由低压降参考电压VLDO所供电。
在电压产生器242中，通过使用由电流源Ibs所提供的固定电流来对仿真(dummy)反相器进行偏压，可产生参考电压Vbs，其中仿真反相器由PMOS晶体管P4以及NMOS晶体管N11与N12所形成。值得注意的是，仿真反相器的栅极由电压Vbn所偏压，而不是由仿真反相器的输出所偏压。通过适当调整尺寸，可设定仿真反相器的相变临界值来接近电压Vbn，其表示：若具有相同尺寸的PMOS晶体管P4以及NMOS晶体管N11与N12的反相器由电压Vbn所偏压时，相变临界值将在电压Vbn的附近。为了消除由电压产生器242所引起的系统与随机偏移量，可使用临界控制回路244来调整缓冲单元246的相变临界值。
图8显示根据本发明一实施例所述的图3的时钟产生器250。时钟产生器250包括多个延迟单元DL、D型正反器(Dflip-flop)252、低至高位准位移器(levelshifter)254以及非重迭时钟产生器256，其中非重迭时钟产生器256包括NOR逻辑闸NOR1与NOR2以及反相器INV3-INV9。首先，延迟单元DL会对重置脉冲Vrst进行延迟，然后被延迟的重置脉冲Vrst会将D型正反器252进行双向触变。低至高位准位移器254将除二之频率转换至供应电压VDD。接着，非重迭时钟产生器256会对经过位准位移的时钟进行处理，然后产生截波时钟Vchp与Vchpb。因此，通过使用截波时钟Vchp与Vchpb来控制切换单元220与230，图3中具有适应性供应电压产生方式的张弛振荡器200能提供稳定的输出时钟Vout来适应温度以及供应电压上的变化。
在前面详细的描述中，通过参考本发明描述的特定实施例，本领域技术人员可以理解的是，在没有背离本发明的精神的情况下可以做出各种修改。且前面详细的描述以及附图应所述理解为是为了清楚的阐述发明，而不是作为本发明的限制。

Claims (13)

1.一种张弛振荡器，包括：
一电流镜，所述电流镜耦接于一供应电源，具有第一输出端和第二输出端，所述第一输出端用于提供第一电流，所述第二输出端用于提供第二电流；
一第一晶体管，包括第一端、第二端以及第一栅极，其中所述第一端以及所述第一栅极耦接于所述电流镜的所述第一输出端；
一第二晶体管，包括第三端、第四端以及第二栅极，其中所述第三端耦接于所述电流镜的所述第二输出端，以及所述第二栅极耦接于所述第一晶体管的所述第一栅极；
一电阻性元件；
一电容性元件；
一比较器，用于对所述电流镜的所述第一与第二输出端的电压进行比较或是对所述电阻性元件与所述电容性元件的电压进行比较，以获得一比较结果；
一时钟产生器，用以根据所述比较结果而提供一时钟信号；
以及一第一切换单元；
其中，所述第一切换单元耦接在所述第一晶体管的第二端、所述第二晶体管的第四端与所述电阻性元件、所述电容性元件之间，所述电阻性元件与所述电容性元件均耦接于所述第一切换单元与一接地端之间，以及，所述第一切换单元用以根据所述时钟信号，而交替地耦接所述电阻性元件以及所述电容性元件至所述第一晶体管的所述第二端以及所述第二晶体管的所述第四端。
2.如权利要求1所述的张弛振荡器，更包括：
一开关，以并联方式耦接于所述电容性元件，当所述时钟信号转相或是当所述比较结果指示所述电容性元件的跨压达到所述电阻性元件的跨压时，所述电容性元件会通过所述开关进行放电。
3.如权利要求1所述的张弛振荡器，其特征在于，所述电阻性元件包括以串联方式连接的一N型多晶硅电阻以及一P型多晶硅电阻。
4.如权利要求1所述的张弛振荡器，其特征在于，所述电流镜包括：
一偏压电路，耦接于所述供应电源以及所述接地端之间，用以提供一偏压电流；
一第一镜像晶体管，耦接于所述供应电源以及所述电流镜的所述第一输出端之间，所述第一镜像晶体管包括一栅极耦接于所述偏压电路，并根据所述偏压电流而提供所述第一电流；以及
一第二镜像晶体管，耦接于所述供应电源以及所述电流镜的所述第二输出端之间，所述第二镜像晶体管包括一栅极耦接于所述偏压电路，并根据所述偏压电流而提供所述第二电流。
5.如权利要求4所述的张弛振荡器，其特征在于，所述偏压电路包括：
一第三镜像晶体管，耦接于所述供应电源以及一第一节点之间，具有一栅极耦接于所述第一节点；
一第四镜像晶体管，耦接于所述供应电源以及一第二节点之间，具有一栅极耦接于所述第一节点；
一第三晶体管，耦接于所述第一节点，具有一栅极耦接于所述第二节点；
一第四晶体管，耦接于所述第二节点以及所述接地端之间，具有一栅极耦接于所述第二节点；以及
一电阻，耦接于所述第三晶体管以及所述接地端之间，
其中所述偏压电流是流经所述电阻的电流。
6.如权利要求1所述的张弛振荡器，其特征在于，所述比较器包括：
一缓冲单元，用以根据所述电流镜的所述第一输出端处的电压以及一偏压信号，而提供所述比较结果；以及
一临界控制回路，用以根据所述电流镜的所述第二输出端处的电压而提供所述偏压信号至所述缓冲单元，以便调整所述缓冲单元的相变临界值，以使所述缓冲单元的相变临界值接近所述电流镜的所述第二输出端的电压。
7.如权利要求6所述的张弛振荡器，其特征在于，所述临界控制回路包括：
一第一P型金氧半导体晶体管，耦接于一参考电压以及一第七节点之间，具有一栅极用以接收所述电流镜之所述第二输出端的电压；
一第一N型金氧半导体晶体管，耦接于所述接地端，具有一栅极耦接于所述第七节点；以及
一第二N型金氧半导体晶体管，耦接于所述第七节点以及所述第一N型金氧半导体晶体管之间，具有一栅极用以接收所述电流镜之所述第二输出端的电压，
其中所述偏压信号是所述第七节点的信号。
8.如权利要求7所述的张弛振荡器，其特征在于，所述缓冲单元包括：
一第二P型金氧半导体晶体管，耦接于所述参考电压以及一第五节点之间，具有一栅极用以接收所述第一输入信号；
一第三N型金氧半导体晶体管，耦接于接地端，具有一栅极用以接收所述偏压信号；
一第四N型金氧半导体晶体管，耦接于所述第三N型金氧半导体晶体管以及所述第五节点之间，具有一栅极用以接收所述第一输入信号；
一第三P型金氧半导体晶体管，耦接于所述参考电压以及一第六节点之间，具有一栅极耦接于所述第五节点；
一第五N型金氧半导体晶体管，耦接于所述接地端，具有一栅极用以接收所述偏压信号；以及
一第六N型金氧半导体晶体管，耦接于所述第五N型金氧半导体晶体管以及所述第六节点之间，具有一栅极用以耦接所述第七节点，
其中所述第六节点的电压表示所述第一输入信号以及所述第二输入信号的所述比较结果。
9.如权利要求6所述的张弛振荡器，其特征在于，所述比较器更包括：
一电压产生器，具有一输出端，用以根据一固定电流以及所述电流镜之所述第二输出端的电压而提供一参考电压，其中所述缓冲单元以及所述临界控制回路由所述参考电压来供应电源，以及所述电压产生器包括：
一电流源，用以提供所述固定电流；以及
一反相器，耦接于所述电流源，具有一端点用以接收所述电流镜之所述第二输出端的电压。
10.如权利要求1所述的张弛振荡器，其特征在于，更包括：
一第二切换单元，耦接于所述第一晶体管、所述第二晶体管以及所述电流镜，用以根据所述时钟信号，而交替地耦接所述电流镜的所述第一输出端以及所述第二输出端至所述第一晶体管的所述第一端以及所述第二晶体管的所述第三端。
11.如权利要求10所述的张弛振荡器，其特征在于，当所述时钟信号在一第一电压位准时，所述第一切换单元将所述电阻性元件以及所述电容性元件分别对应耦接至所述第一晶体管的所述第二端以及所述第二晶体管的所述第四端，以及当所述时钟信号在一第二电压位准时，所述第一切换单元将所述电容性元件以及所述电阻性元件分别对应耦接至所述第一晶体管的所述第二端以及所述第二晶体管的所述第四端。
12.如权利要求10所述的张弛振荡器，其特征在于，当所述时钟信号在一第一电压位准时，所述第二切换单元将所述电流镜之所述第一输出端以及所述第二输出端分别对应耦接至所述第一晶体管的所述第一端以及所述第二晶体管的所述第三端，以及当所述时钟信号在一第二电压位准时，所述第二切换单元将所述电流镜之所述第二输出端以及所述第一输出端分别对应耦接至所述第一晶体管的所述第一端以及所述第二晶体管的所述第三端。
13.如权利要求1所述的张弛振荡器，其特征在于，当所述比较结果指示所述电流镜的所述第一输出端的电压达到所述电流镜的所述第二输出端的电压或是当所述比较结果指示电阻性元件的电压达到所述电容性元件的电压时，所述时钟产生器将所述时钟信号进行转相。
CN201310017097.2A 2012-02-08 2013-01-17 张弛振荡器 Active CN103338026B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261596353P 2012-02-08 2012-02-08
US61/596,353 2012-02-08
US13/612,795 US8912855B2 (en) 2012-02-08 2012-09-12 Relaxation oscillator
US13/612,795 2012-09-12

Publications (2)

Publication Number Publication Date
CN103338026A CN103338026A (zh) 2013-10-02
CN103338026B true CN103338026B (zh) 2016-01-27

Family

ID=48902360

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310018378.XA Active CN103248340B (zh) 2012-02-08 2013-01-17 比较器以及张弛振荡器
CN201310017097.2A Active CN103338026B (zh) 2012-02-08 2013-01-17 张弛振荡器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310018378.XA Active CN103248340B (zh) 2012-02-08 2013-01-17 比较器以及张弛振荡器

Country Status (2)

Country Link
US (3) US8912855B2 (zh)
CN (2) CN103248340B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111166A1 (it) * 2011-06-27 2012-12-28 St Microelectronics Srl Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore
JP2014049888A (ja) * 2012-08-30 2014-03-17 Toshiba Corp 発振回路
JP6247763B2 (ja) * 2013-11-27 2017-12-13 テレフオンアクチーボラゲット エルエム エリクソン（パブル） キャリブレーション測定のための回路、方法、コンピュータプログラム及び電子デバイス
US9385649B2 (en) 2014-05-29 2016-07-05 Qualcomm Incorporated RC oscillator based on delay-free comparator
US9356554B2 (en) * 2014-07-12 2016-05-31 Texas Instruments Incorporated Relaxation oscillator with current and voltage offset cancellation
KR200488319Y1 (ko) 2014-07-24 2019-01-14 에스엘 주식회사 차량용 램프
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
CN104868881A (zh) * 2015-06-02 2015-08-26 电子科技大学 具有平均电压反馈的张驰振荡器
CN106712754B (zh) * 2015-08-04 2023-10-20 意法半导体研发(深圳)有限公司 用于mos的自适应本体偏置的动态阈值发生器
CN106452363A (zh) * 2015-08-04 2017-02-22 帝奥微电子有限公司 振荡电路
CN105530002B (zh) * 2015-11-26 2018-06-22 北京中电华大电子设计有限责任公司 一种高精度时钟产生装置
JP6632358B2 (ja) * 2015-12-11 2020-01-22 エイブリック株式会社 増幅回路及びボルテージレギュレータ
CN106941344A (zh) * 2016-01-05 2017-07-11 联发科技（新加坡）私人有限公司 信号自校准电路和方法
US10153752B2 (en) * 2016-01-06 2018-12-11 Disruptive Technologies Research As Relaxation oscillator circuit for low frequency and low power dissipation
CN106209027B (zh) * 2016-07-20 2019-04-09 珠海全志科技股份有限公司 张弛振荡器及单片集成芯片
CN106160703B (zh) 2016-07-20 2019-05-24 珠海全志科技股份有限公司 比较器及张弛振荡器
US10879844B2 (en) * 2016-11-29 2020-12-29 Mediatek Inc. Oscillation device
CN108667439B (zh) * 2017-04-01 2021-08-31 杭州晶华微电子股份有限公司 一种新型低功耗高精度低温漂rc振荡器
US20190025135A1 (en) * 2017-07-24 2019-01-24 Qualcomm Incorporated Non-linearity correction technique for temperature sensor in digital power supply
EP3490147B1 (en) * 2017-11-28 2024-04-10 ams AG Relaxation oscillator with an aging effect reduction technique
JP7404632B2 (ja) * 2019-03-28 2023-12-26 セイコーエプソン株式会社 出力回路、回路装置、発振器、電子機器及び移動体
JP7474566B2 (ja) * 2019-03-29 2024-04-25 ローム株式会社 発振回路、半導体装置、オシレータｉｃ
US11349488B2 (en) 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method
CN113131901B (zh) * 2019-12-31 2022-08-16 圣邦微电子（北京）股份有限公司 一种松弛振荡器
US10983547B1 (en) * 2020-01-29 2021-04-20 Panasonic Intellectual Property Management Co., Ltd. Bandgap reference circuit with reduced flicker noise
US11215648B1 (en) * 2020-08-31 2022-01-04 Db Hitek Co., Ltd. Voltage on-off detector and electronic device including the same
US20240072728A1 (en) * 2020-12-15 2024-02-29 Ams-Osram Ag Oscillator circuit arrangement
CN112583355B (zh) * 2020-12-15 2022-12-27 思瑞浦微电子科技（苏州）股份有限公司 高精度张弛振荡器
CN112929009B (zh) * 2021-01-22 2023-06-16 深圳市汇顶科技股份有限公司 一种rc张弛振荡器
WO2022155888A1 (zh) * 2021-01-22 2022-07-28 深圳市汇顶科技股份有限公司 一种rc张弛振荡器
CN115913119A (zh) * 2021-08-23 2023-04-04 雅特力科技股份有限公司 具备共享电路架构的电阻电容振荡器
US11581876B1 (en) * 2021-12-21 2023-02-14 Nxp B.V. Feedback oscillator with multiple switched capacitors
CN114244320B (zh) * 2022-02-25 2022-05-24 杭州万高科技股份有限公司 张驰振荡电路
US11764728B1 (en) 2022-04-14 2023-09-19 Airoha Technology Corp. Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method
CN116155238A (zh) * 2023-04-21 2023-05-23 芯翼成科技(成都)有限公司 一种弛豫振荡器系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844446A (en) * 1996-09-30 1998-12-01 Intel Corporation Oscillator based tamperproof precision timing circuit
CN101091145A (zh) * 2005-08-17 2007-12-19 罗姆股份有限公司 恒电流电路、和使用了它的反相器及振荡电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639858A (en) * 1968-08-31 1972-02-01 Mitsumi Electric Co Ltd Transistor impedance converter and oscillator circuits
US5122680A (en) * 1990-10-29 1992-06-16 International Business Machines Corporation Precision hysteresis circuit
US5872468A (en) * 1997-06-12 1999-02-16 Northern Telecom Limited Level detector circuit, interface and method for interpreting and processing multi-level signals
JP2005191821A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp コンパレータ回路及び電源回路
US7514966B2 (en) * 2005-06-02 2009-04-07 Via Technologies, Inc. Fast, low offset ground sensing comparator
KR101226049B1 (ko) * 2005-12-02 2013-01-24 페어차일드코리아반도체 주식회사 커패시터가 내장된 ｒｃ 발진기 집적회로
JP4777861B2 (ja) * 2006-11-07 2011-09-21 フリースケール セミコンダクター インコーポレイテッド コンパレータ回路
US7595676B2 (en) * 2007-07-23 2009-09-29 Texas Instruments Incorporated Comparator and method with controllable threshold and hysteresis
US20090072868A1 (en) 2007-09-17 2009-03-19 Samsung Electronics Co., Ltd. Wideband track-and-hold amplifier
US8508306B2 (en) * 2008-09-19 2013-08-13 Agency For Science, Technology, And Research Relaxation oscillator
US8319526B2 (en) * 2009-11-17 2012-11-27 Csr Technology Inc. Latched comparator circuit
US8350599B2 (en) * 2010-03-18 2013-01-08 Aptus Power Semiconductors Voltage comparators
US8692625B2 (en) * 2011-01-19 2014-04-08 Marvell World Trade Ltd. Precision oscillator with temperature compensation
ITMI20111166A1 (it) * 2011-06-27 2012-12-28 St Microelectronics Srl Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844446A (en) * 1996-09-30 1998-12-01 Intel Corporation Oscillator based tamperproof precision timing circuit
CN101091145A (zh) * 2005-08-17 2007-12-19 罗姆股份有限公司 恒电流电路、和使用了它的反相器及振荡电路

Also Published As

Publication number Publication date
CN103248340A (zh) 2013-08-14
US20130200924A1 (en) 2013-08-08
CN103338026A (zh) 2013-10-02
CN103248340B (zh) 2016-01-27
US20130200956A1 (en) 2013-08-08
US9112485B2 (en) 2015-08-18
US20140035623A1 (en) 2014-02-06
US8581632B2 (en) 2013-11-12
US8912855B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
CN103338026B (zh) 张弛振荡器
CN109787559B (zh) 电阻电容rc振荡电路
CN104579254A (zh) 一种张弛振荡器
CN102356549A (zh) 工艺、电压、温度补偿振荡器
CN107681994A (zh) 一种振荡器电路
CN108566163A (zh) 一种振荡器电路
WO2016089292A1 (en) Power efficient high speed latch circuits and systems
CN103731099A (zh) 电压至电流转换器及压控振荡器
US8773210B2 (en) Relaxation oscillator
CN108667439B (zh) 一种新型低功耗高精度低温漂rc振荡器
CN101814907B (zh) 信号延迟电路及使用信号延迟电路的振荡器
CN104579245B (zh) Rc振荡器
WO2006092842A1 (ja) 電流制御発振器
US8803619B1 (en) Relaxation oscillator with self-biased comparator
KR101367682B1 (ko) 오실레이터
CN109245723B (zh) 一种片上rc振荡器电路
CN103825555B (zh) 一种振荡电路
CN102035489A (zh) 一种消除温度和电压影响的rc振荡器电路
CN109314489A (zh) 振荡电路及用户设备
CN103166601B (zh) 产生可调整输出信号频率的振荡器
Dhananjay et al. Special session: Adiabatic circuits for energy-efficient and secure iot systems
CN108365836B (zh) 一种新型张弛振荡器电路
CN201910772U (zh) 一种消除温度和电压影响的rc振荡器电路
Shivhare et al. Low Power Ring Oscillator at 180nm CMOS Technology
US6917224B2 (en) Frequency synthesizer and frequency synthesizing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant