CN114244320B - 张驰振荡电路 - Google Patents
张驰振荡电路 Download PDFInfo
- Publication number
- CN114244320B CN114244320B CN202210176719.5A CN202210176719A CN114244320B CN 114244320 B CN114244320 B CN 114244320B CN 202210176719 A CN202210176719 A CN 202210176719A CN 114244320 B CN114244320 B CN 114244320B
- Authority
- CN
- China
- Prior art keywords
- tube
- charging
- circuit
- capacitor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/355—Monostable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供一种张驰振荡电路,其包括充电电路、放电电路、开关电路、充放电电容以及输出电路。充电电路包括第一电流源和第一隔离管。放电电路包括第二电流源和第二隔离管。开关电路包括镜像设置的主充电管和辅助充电管以及镜像设置的主放电管和辅助放电管,第一隔离管连接于主充电管和辅助充电管,第二隔离管连接于主放电管和辅助放电管。充放电电容分别连接于主充电管和主放电管,在时钟信号的两个半周期内主充电管和主放电管交替导通。输出电路基于充放电电容的电压输出时钟信号和与时钟信号反相且时序超前于时钟信号的控制信号,时钟信号接入辅助充电管和辅助放电管的控制端,控制信号分别接入主充电管和主放电管的控制端。
Description
技术领域
本发明涉及电子技术领域,且特别涉及一种张驰振荡电路。
背景技术
张弛振荡电路以其结构简单、起振快的特点广泛用在芯片中作为时钟源,替代外部晶振,降低成本。
现有的张弛振荡电路方案主要包括恒压源方式和恒流源方式。恒压源方式是通过调整电阻来改变振荡频率,在该方式中开关电阻处于振荡回路中,寄生大,输出信号的准确性和温度稳定性均较差。而恒流源方式通过调整电流来改变振荡频率,在该方式中开关处于振荡回路外,避免了开关电阻对振荡回路的影响,但是恒流源的寄生电容同样影响电路的准确性和温度稳定性,当振荡频率增加时,影响尤其显著。
发明内容
本发明为了克服现有技术的至少一个问题,提供一种高精度且高温度稳定度的张驰振荡电路。
为了实现上述目的,本发明提供一种张驰振荡电路,其包括充电电路、放电电路、开关电路、充放电电容以及输出电路。充电电路包括第一电流源和隔离第一电流源寄生电容的第一隔离管。放电电路包括第二电流源和隔离第二电流源寄生电容的第二隔离管。开关电路包括镜像设置的主充电管和辅助充电管以及镜像设置的主放电管和辅助放电管,第一电流源通过第一隔离管连接于主充电管和辅助充电管,第二电流源通过第二隔离管连接于主放电管和辅助放电管。充放电电容分别连接于主充电管和主放电管,在时钟信号的两个半周期内主充电管和主放电管交替导通,分别将充放电电容接入至充电电路或放电电路。输出电路基于充放电电容的电压输出时钟信号和与时钟信号反相且时序超前于时钟信号的控制信号,时钟信号接入辅助充电管和辅助放电管的控制端,控制信号分别接入主充电管和主放电管的控制端。
根据本发明的一实施例,第一电流源包括与第一隔离管呈共源共栅结构的至少一个第一开关管且第一隔离管的尺寸小于第一开关管的尺寸;第二电流源包括与第二隔离管呈共源共栅结构的至少一个第二开关管且第二隔离管的尺寸小于第二开关管。
根据本发明的一实施例,当第一电流源包括多个镜像设置的第一开关管时,调整第一开关的接入数量以调整充电电流;当第二电流源包括多个镜像设置的第二开关管时,调整第二开关管的接入数量以调节放电电流。
根据本发明的一实施例,第一电流源还包括与多个第一开关管对应设置的多个第一单刀双掷开关,第一单刀双掷开关的动端连接于对应的第一开关的控制端,两个不动端分别连接至电源和第一开关管的偏置电压;第二电流源还包括与多个第二开关管对应设置的多个第二单刀双掷开关,第二单刀双掷开关的动端连接于对应的第二开关管的控制端,两个不动端分别连接至地和第二开关管的偏置电压。
根据本发明的一实施例,输出电路包括依次连接的第一反相器、第二反相器以及第三反相器,开关电路的输出分别连接充放电电容和第一反相器,第三反相器输出时钟信号,第二反相器输出连接至主充电管和主放电管的控制端的控制信号,基于第三反相器的延时,控制信号时序超前于时钟信号。
根据本发明的一实施例,充放电电容包括第一电容和第二电容,第一电容的一端连接于第二反相器的输出,另一端经第二电容连接至地,开关电路的输出连接至第一电容和第二电容的连接处,基于第一电容和第二电容调节充放电节点电压。
根据本发明的一实施例,张驰振荡电路还包括为第一电流源、第一隔离管、第二电流源以及第二隔离管提供偏置电压和零温度系数的充放电电流的偏置电路。
根据本发明的一实施例,偏置电路包括:
带隙基准电路,提供零温度系数的基准电压;
跨导放大器,反相输入端连接带隙基准电路,正相输入端连接至零温度系数电阻,基准电压和零温度系数电阻的阻值确定偏置电路输出的零温度系数电流;
偏置电压产生电路,连接至跨导放大器的输出和零温度系数电阻,分别输出第一电流源内第一开关管的偏置电压和第一隔离管的偏置电压,以及第二电流源内第二开关管的偏置电压和第二隔离管的偏置电压。
根据本发明的一实施例,零温度系数电阻由至少一个正温度系数电阻和至少一个负温度系数电阻组合而成。
综上所述,本发明提供的张驰振荡电路中,充电电路和放电电路分别采用第一隔离管和第二隔离管来隔离第一电流源和第二电流源,避免两个电流源上的大寄生电容对充放电电容上电荷的影响,从而大大提高了时钟信号输出的准确性。进一步的,在开关电路中,设置辅助充电管与主充电管镜像,辅助放电管与主放电管镜像;且控制主充电管和主放电管的控制信号反向超前于控制辅助充电管和辅助放电管的时钟信号。该设置使得在时钟信号翻转时,相比于辅助充电管的关断,主充电管将超前导通,在该时间段内,主充电管和辅助充电管均导通,此时第一隔离管漏极电压变化仅与主充电管和辅助充电管的栅源电压有关,该电压变化很小,从而极大降低了第一隔离管的漏极电容对充放电电容充电状态的影响。同样的,相比于辅助放电管的关断,主放电管也是超前导通,此时第二隔离管漏极电压变化仅与主放电管和辅助放电管的栅源电压有关,有效降低了第二隔离管的漏极电容对充放电电容放电状态的影响,进一步提高了时钟信号输出的准确性。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1所示为本发明一实施例提供的张驰振荡电路的原理框图。
图2所示为本发明一实施例提供的张驰振荡电路的原理图。
图3所示为电压VC、控制信号VS1以及时钟信号VS2的时序图。
图4所示为图1中偏置电路的原理图。
具体实施方式
现有的基于恒流源方式的张驰振荡电路中,恒流源的寄生电容会被引入至振荡回路中;对于可调频的张驰振荡电路而言,由于恒流源的寄生电容较大,其对充放电电容上电荷状态影响尤为严重。
有鉴于此,本实施例提供一种可大大降低寄生电容影响的高准确度的张驰振荡电路。如图1所示,本实施例提供的张驰振荡电路包括充电电路10、放电电路20、开关电路30、充放电电容40以及输出电路50。充电电路10包括第一电流源11和隔离第一电流源11寄生电容的第一隔离管M2。放电电路20包括第二电流源21和隔离第二电流源21寄生电容的第二隔离管M7。开关电路30包括镜像设置的主充电管M4和辅助充电管M3以及镜像设置的主放电管M6和辅助放电管M5。第一电流源11通过第一隔离管M2连接于主充电管M4和辅助充电管M3,第二电流源21通过第二隔离管M7连接于主放电管M6和辅助放电管M5。充放电电容40分别连接于主充电管M4和主放电管M6。在时钟信号的两个半周期内主充电管M4和主放电管M6交替导通,分别将充放电电容40接入至充电电路10或放电电路20。输出电路50基于充放电电容40的电压输出时钟信号VS2和与时钟信号VS2反相且时序超前于时钟信号的控制信号VS1,时钟信号VS2接入辅助充电管M3和辅助放电管M5的控制端,控制信号VS1分别接入主充电管M4和主放电管M6的控制端。
本实施例提供的张驰振荡电路中,采用漏极电容较小的第一隔离管M2和第二隔离管M7来隔离第一电流源11和第二电流源21的大寄生电容的引入,从而有效避免了两个电流源的大寄生电容对充放电电容40的影响,提高时钟信号的准确性。而基于控制信号VS1和时钟信号VS2的时序控制则又实现了两个隔离管漏极电压VT1和VT2的基本稳定,从而大大降低两个隔离管自身的漏极电容对充放电电容40的影响,进一步提高了电路的准确度。
如图1所示,在时钟信号的两个半周期内,充放电电容40分别通过开关电路30上交替导通的主充电管M4和主放电管M6分别连接至充电电路10或放电电路20,充放电电容40不断地循环充电和放电的过程,充放电电容上的电压VC也将发生变化。输出电路50基于充放电电容40上的电压VC发生翻转从而周期性地输出时钟信号VS2和一反相超前于时钟信号VS2且用于控制辅助充电管M3和辅助放电管M5的控制信号。图3为图2所示的张驰振荡电路中,充放电电容40上的电压VC,控制信号VS1以及时钟信号VS2的时序图。以下将结合图2和图3来详细介绍控制信号VS1和时钟信号VS2的时序关系对第一隔离管M2和第二隔离管M7的寄生电容的影响。
当充放电电容40上的电压VC放电到低于输出电路50的翻转电压时,输出电路50超前输出一低电平的控制信号VS1,延时时间T后输出高电平的时钟信号VS2。超前的控制信号VS1使得主充电管M4在辅助充电管M3关断之前导通,即在主充电管M4导通时,会有短暂的瞬间(延时时间T内)时钟信号VS2也为低电平,即辅助充电管M3尚未关断。此时,第一隔离管M2的漏极电压VT1的变动仅仅与主充电管M4和辅助充电管M3的栅源电压的变化相关,其变化范围非常的小,从而极大地降低了充电电流接入时第一隔离管M2的漏极寄生电容对充放电电容40的影响。若时钟信号VS2超前控制信号VS1,主充电管M4未导通时辅助充电管M3已经关断,基于充电电路10的接入,第一隔离管M2的漏极电压VT1将迅速上升为电源电压VDD。而随着主充电管M4的导通,第一隔离管M2的漏极电压VT1又会下降。即在主充电管M4从关断到导通的过程中,电压VT1会有一个大范围的变化,导致第一隔离管M2的漏极寄生电容会跟随其漏极电压的大幅变动而进行充放电,从而严重影响充电电流对充放电电容40的充电时间,进而影响输出的时钟信号的准确性。
同样的,控制信号VS1的反向超前也使得当主放电管M6导通将放电电路20连接充放电电容40时,辅助放电管M5尚未关断。此时,第二隔离管M7的漏极电压VT2仅与主放电管M6和辅助放电管M5的栅源电压的变动相关,该电压的变动范围很小,故极大地降低了第二隔离管M7漏极寄生电容的引入。
于本实施例中,充电电路10内的第一电流源11包括多个镜像设置的第一开关管M1_1,M1_2…M1_N,每一开关管的源极连接至电源VDD,其漏极连接第一隔离管M2的源极;即每一开关管均与第一隔离管M2呈共源共栅结构。对于共源共栅的结构的充电电路10,只需通过调节作为共源管的多个第一开关管即可实现充电电流的调节,从而实现时钟信号频率的调整。而作为共栅管的第一隔离管M2的尺寸可固定且可选用较小的尺寸以进一步减小其漏极的寄生电容对充放电电荷的影响。而在放电电路20中,第二电流源21包括与第二隔离管M7呈共源共栅结构的多个镜像设置的第二开关管M8_1,M8_2…M8_N。作为共源管的多个第二开关管M8_1,M8_2…M8_N的源极分别连接至地,其漏极连接于第二隔离管M7的源极。同样的,只需通过调节作为共源管的多个第二开关管即可实现放电电流的调节,进而实现时钟信号频率的调整。而作为共栅管的第二隔离管M7的尺寸可固定且可选用较小的尺寸以进一步减小漏极的寄生电容对充放电电荷的影响。
于本实施例中,N个第一开关管均为PMOS管,第一隔离管M2为PMOS管;N个第二开关管均为NMOS管,第二隔离管M7为NMOS管。多个第一开关管M1_1,M1_2…M1_N和多个第二开关管M8_1,M8_2…M8_N选用相同的尺寸比例,当接入的第一开关管的数量和第二开关管的数量相等时可实现占空比为50%的时钟信号的输出。然而,本发明对此不作任何限定。于其它实施例中,第一开关管和第二开关管接入的数量也可不同以实现不同占空比的时钟信号的输出。或者于其它实施例中,第一电流源也可只包含一个第一开关管,第二电流源也可仅包括一个第二开关管。
为实现第一开关管和第二开关管接入数量的控制,于本实施例中,第一电流源11还包括与多个第一开关管M1_1,M1_2…M1_N对应设置的多个第一单刀双掷开关SW1_1,SW1_2…SW1_N。每一第一单刀双掷开关的动端连接于对应的第一开关的控制端,两个不动端分别连接至电源VDD和对应的第一开关管的偏置电压VP1。在第一电流源11中,第一单刀双掷开关处于常开状态时,动端连接至电源VDD所在不动端触点,此时,对应的第一开关管的栅极(控制端)和源极均连接至电源VDD,对应的第一开关管处于关断状态。当需要调整第一电流源11的上拉电流以调整充电时间时,将需要接入的第一开关管对应的第一单刀双掷开关的切换至第一开关管的偏置电压VP1所在的不动端触点,从而将该第一开关接入第一电流源。
同样的,第二电流源21还包括与多个第二开关管M8_1,M8_2…M8_N对应设置的多个第二单刀双掷开关SW1_2,SW2_2…SW2_N,每一第二单刀双掷开关的动端连接于对应的第二开关管的控制端,两个不动端分别连接至地和第二开关管的偏置电压VN1。在常开状态下,第二单刀双掷开关与地所在的不动端触点相连接,此时对应的第二开关管的栅极(控制端)和源极均连接至地,第二开关管处于关断状态。而当需要调整第二电流源21的下拉电流以改变放电时间时,将对应的第二单刀双掷开关投掷至第二开关管的偏置电压VN1以接入第二电流源21内。本实施例提供的第一电流源11和第二电流源21均采用单刀双掷开关的方式连接,每一第一开关管和第二开关管是否接到充放电电容40上由对应的单刀双掷开关控制。
如图2所示,于本实施例中,输出电路50包括依次连接的第一反相器A1、第二反相器A2以及第三反相器A3,开关电路30的输出分别连接充放电电容40和第一反相器A1。第三反相器A3输出时钟信号VS2,第二反相器A2输出连接至主充电管M4和主放电管M6控制端的控制信号VS1。基于第三反相器A3的输出延时,控制信号VS1的时序将超前于时钟信号VS2。然而,本发明对输出电路的具体结构不作任何限定。其它能输出时钟信号VS2和超前输出控制信号VS1的电路均在本发明的保护范围内,如触发器和延时器的组合输出电路。
于本实施例中,第一反相器A1,第二反相器A2以及第三反相器A3的结构相同,均为一个PMOS管和一个NMOS管所组成的CMOS反相器。具体而言,PMOS管M9和NMOS管M10组成第一反相器A1,PMOS管M11和NMOS管M12组成第二反相器A2;PMOS管M13和NMOS管M14组成第三反相器A3。然而,本发明对反相器的结构不作任何限定。
如图2所示,在本实施例中,充放电电容40包括第一电容C1和第二电容C2,第一电容C1的一端连接于第二反相器A2的输出,另一端经第二电容C2连接至地。开关电路30的输出连接至第一电容C1和第二电容C2的连接处,基于第一电容C1和第二电容C2调节充放电节点电压,所述充放电节点电压指的是电压VC的谷点电压和峰值电压。第一电容C1的引入实现充放电电容40上电压VC的抬升和下降,提高了充放电的时间,增大了电压VC的幅度,提高电路的稳定性。然而,本发明对充放电电容的具体组成不作任何限定。于其它实施例中,充放电电容也可只包括一个电容,该电容的一端分别连接于开关电路输出端和第一反相器输入端,电容的另一端连接于地。
以下将结合图2和图3来详细介绍电压VC的变化。为方便描述,定义第一反相器A1的输出电压为VB。
在图2中,从电压VC所在的节点来看,第一电容C1和第二电容C2为并联连接,故电压VC充放电阶段匀速变化时,对应的电容值为两个电容的电容值之和。而从控制信号VS1所在的节点来看,第一电容C1和第二电容C2为串联连接,故控制信号VS1所在的节点电压的变化造成的电压VC的变化则为两个电容对应电抗的分压。
充放电电容的电压VC、控制信号VS1以及时钟信号VS2的波形如图3所示。假定初始阶段控制信号VS1为高电平,时钟信号VS2为低电平;此时辅助充电管M3和主放电管M6导通,主充电管M4和辅助放电管M5关断,第一电容C1和第二电容C2均通过放电电路20放电,电压VC呈匀速下降状态。当电压VC下降至PMOS管M9和NMOS管M10组成第一反相器A1的翻转电压时,第一反相器A1的输出电压VB变为高电平,控制信号VS1变为低电平,即第一电容C1连接控制信号VS1的一端(即第二反相器A2的输出端)突变下降且下降的幅值为VDD电压。基于第一电容C1和第二电容C2的电荷总量不能突变且两个电容从控制信号VS1所在的节点来看为串联连接,则电压VC突变下降且下降的幅值为第一电容C1对应的电抗的分压,为VDD*C1/(C1+C2)。于此同时,控制信号VS1控制的主充电管M4导通,主放电管M6关断。而时钟信号VS2控制的辅助充电管M3延时T时间段后关闭,辅助放电管M5延时T时间段后导通。即在延时时间段T内,主充电管M4和辅助充电管M3均处于导通状态以使第一隔离管M2的漏极电压VT1在很小的范围内变动。
经延时时间T后,时钟信号VS2变为高电平,辅助充电管M3关断,充电电路10通过主充电管M4对第一电容C1和第二电容C2进行充电,电压VC呈匀速上升状态。电压VC上升至PMOS管M9和NMOS管M10组成第一反相器A1的翻转电压时,第一反相器A1的输出电压VB变成低电平,VS1变为高电平,即第一电容C1连接VS1的一端突变上升且上升的幅值为VDD电压。基于第一电容C1和第二电容C2的电荷总量不能突变且两个电容从VS1节点来看为串联连接,则电压VC突变上升且上升的幅值为第一电容C1对应的电抗的分压,即VDD*C1/(C1+C2)。于此同时,主充电管M4关断,主充电管M6导通,第一电容C1和第二电容C2接入放电电路20。辅助放电管M5经延时时间T后关断,同样的,在延时时间T内,主充电管M6和辅助放电管M5均导通以维持第二隔离管M7的漏极电压在小范围内变动。
结合图3可以直观地看到,引入第一电容C1后,电压VC的摆幅在第一反相器A1的翻转电压的基础上增加了VDD*C1/(C1+C2)且通过调整第一电容C1和第二电容C2的电容值可实现电压VC幅度的调整,较大的幅度有利于提高电路的稳定性。当然,电压VC幅度的调整需要兼顾主充电管M4和主放电管M6,以免使主充电管M4和主放电管M6的漏极和源极翻转,从而造成反向导通。此外,第一电容C1的增加还提高了充放电的时间,在实现相同振荡频率的时钟信号VS2时,可采用小体积、小容量的第二电容C2来实现,从而实现电路的小型化设计。
于本实施例中,张驰振荡电路还包括为第一电流源11、第一隔离管M2、第二电流源21以及第二隔离管M7提供四路偏置电压VP1,VP2,VN1,VN2和零温度系数充放电电流的偏置电路60。本实施例提供的张驰振荡电路中,电路的温度稳定性由充放电电容40和充放电电流决定,第一电容C1和第二电容C2自身具有良好的温度性能,而由偏置电路60提供的零温度系数的充放电电流则很好的保证振荡器的良好的温度稳定性能。
具体而言,于本实施例中,偏置电路60包括带隙基准电路61、跨导放大器62以及偏置电压产生电路63。带隙基准电路61提供零温度系数的基准电压VREF。跨导放大器62的反相输入端连接带隙基准电路61,正相输入端连接至零温度系数电阻R,基准电压VREF和零温度系数电阻R的阻值确定偏置电路60输出的零温度系数电流VREF/R,通过镜像的作用为第一电流源11和第二电流源21提供偏置,以保证充放电电流的温度稳定性。对于零温度系数电阻R而言,其可采用至少一个正温度系数电阻和至少一个负温度系数电阻组合而成。
跨导放大器62的输出端形成第一电流源内第一开关管的偏置电压VP1。偏置电压产生电路63连接至跨导放大器62的输出和零温度系数电阻R,分别输出第一开关管的偏置电压VP1和第一隔离管的偏置电压VP2,以及第二开关管的偏置电压VN1和第二隔离管的偏置电压VN2。
具体而言,偏置电压产生电路63包括PMOS管M15、M16、M17、M18、M19、M20、M21、M22、M23,NMOS管M24、M25、M26、M27、M28、M29。带隙基准电路61输出的基准电压VREF为不随温度变化的电压信号并连接至跨导放大器62的反相输入端,跨导放大器62的输出端连接至PMOS管M15、M17、M18、M19的栅极,该电压即为第一电流源内多个第一开关管的偏置电压VP1。
PMOS管M15、M16、M17、M18、M19的源极均接电源VDD。PMOS管M15的漏极连接至PMOS管M20的源极,PMOS管M20的栅极连接至PMOS管M16、M21、M22、M23的栅极以及PMOS管M21的漏极,形成第一隔离管M2的偏置电压VP2。PMOS管M20的漏极连接至零温度系数电阻R的一端及跨导放大器62的正相输入端,零温度系数电阻R的另一端接地。PMOS管M21的漏极连接至NMOS管M24的漏极,NMOS管M24的源极接地,NMOS管M24的栅极连接至NMOS管M25的栅极和漏极以及PMOS管M17的漏极,NMOS管M25的源极接地。
PMOS管M18的漏极连接至PMOS管M22的源极,PMOS管M22的漏极连接至NMOS管M26的漏极及NMOS管M28的栅极,形成第二电流源21内多个第二开关管的偏置电压VN1。NMOS管M26的源极连接至NMOS管M28的漏极,NMOS管M28的源极接地。
NMOS管M26的栅极连接至NMOS管M27、M29的栅极。PMOS管M19的漏极连接至PMOS管M23的源极,PMOS管M23的漏极连接至NMOS管M27的栅极和漏极,形成第二隔离管M7的偏置电压VN2。PMOS管M27的源极连接至PMOS管M29的漏极,PMOS管M29的源极接地。
于本实施中,PMOS管M16和NMOS管M29工作在电阻区,其余晶体管均工作在饱和区,调节PMOS管M16和NMOS管M29的等效电阻的大小可分别对应调节PMOS管M15、M17、M18、M19和NMOS管M28的源极到漏极的电压。
在本实施例提供的偏置电压产生电路63中,PMOS管M15、M17、M18、M19与第一电流源11内的多个第一开管M1_1,M1_2…M1_N呈镜像设置;NMOS管M24,M25,M28与第二电流源中的多个第二个开关管M8_1,M8_2…M8_N镜像,故偏置电压产生电路63为第一电流源11和第二电流源21提供镜像的零温度系数的充电电流和放电电流。
综上所述,本发明提供的张驰振荡电路中,充电电路和放电电路分别采用第一隔离管和第二隔离管来隔离第一电流源和第二电流源,避免两个电流源上的大寄生电容对充放电电容上电荷的影响,从而大大提高了时钟信号输出的准确性。进一步的,在开关电路中,设置辅助充电管与主充电管镜像,辅助放电管与主放电管镜像;且控制主充电管和主放电管的控制信号反向超前于控制辅助充电管和辅助放电管的时钟信号。该设置使得在时钟信号翻转时,相比于辅助充电管的关断,主充电管将超前导通,在该时间段内,主充电管和辅助充电管均导通,此时第一隔离管漏极电压变化仅与主充电管和辅助充电管的栅源电压有关,该电压变化很小,从而极大降低了第一隔离管的漏极电容对充放电电容充电状态的影响。同样的,相比于辅助放电管的关断,主放电管也是超前导通,此时第二隔离管漏极电压变化仅与主放电管和辅助放电管的栅源电压有关,有效降低了第二隔离管的漏极电容对充放电电容放电状态的影响,进一步提高了时钟信号输出的准确性。
虽然本发明已由较佳实施例揭露如上,然而并非用以限定本发明,任何熟知此技艺者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所要求保护的范围为准。
Claims (8)
1.一种张驰振荡电路,其特征在于,包括:
充电电路,包括第一电流源和隔离第一电流源寄生电容的第一隔离管;
放电电路,包括第二电流源和隔离第二电流源寄生电容的第二隔离管;
开关电路,包括镜像设置的主充电管和辅助充电管以及镜像设置的主放电管和辅助放电管,第一电流源通过第一隔离管连接于主充电管和辅助充电管,第二电流源通过第二隔离管连接于主放电管和辅助放电管;
充放电电容,分别连接于主充电管和主放电管,在时钟信号的两个半周期内主充电管和主放电管交替导通,分别将充放电电容接入至充电电路或放电电路;
输出电路,基于充放电电容的电压输出时钟信号和与时钟信号反相且时序超前于时钟信号的控制信号,时钟信号接入辅助充电管和辅助放电管的控制端,控制信号分别接入主充电管和主放电管的控制端;
第一电流源包括与第一隔离管呈共源共栅结构的至少一个第一开关管且第一隔离管的尺寸小于第一开关管的尺寸;第二电流源包括与第二隔离管呈共源共栅结构的至少一个第二开关管且第二隔离管的尺寸小于第二开关管。
2.根据权利要求1所述的张驰振荡电路,其特征在于,当第一电流源包括多个镜像设置的第一开关管时,调整第一开关的接入数量以调整充电电流;当第二电流源包括多个镜像设置的第二开关管时,调整第二开关管的接入数量以调节放电电流。
3.根据权利要求2所述的张驰振荡电路,其特征在于,第一电流源还包括与多个第一开关管对应设置的多个第一单刀双掷开关,第一单刀双掷开关的动端连接于对应的第一开关的控制端,两个不动端分别连接至电源和第一开关管的偏置电压;第二电流源还包括与多个第二开关管对应设置的多个第二单刀双掷开关,第二单刀双掷开关的动端连接于对应的第二开关管的控制端,两个不动端分别连接至地和第二开关管的偏置电压。
4.根据权利要求1所述的张驰振荡电路,其特征在于,所述输出电路包括依次连接的第一反相器、第二反相器以及第三反相器,开关电路的输出分别连接充放电电容和第一反相器,第三反相器输出时钟信号,第二反相器输出连接至主充电管和主放电管的控制端的控制信号,基于第三反相器的延时,控制信号时序超前于时钟信号。
5.根据权利要求4所述的张驰振荡电路,其特征在于,充放电电容包括第一电容和第二电容,第一电容的一端连接于第二反相器的输出,另一端经第二电容连接至地,开关电路的输出连接至第一电容和第二电容的连接处,基于第一电容和第二电容调节充放电节点电压。
6.根据权利要求1所述的张驰振荡电路,其特征在于,所述张驰振荡电路还包括为第一电流源、第一隔离管、第二电流源以及第二隔离管提供偏置电压和零温度系数充放电电流的偏置电路。
7.根据权利要求6所述的张驰振荡电路,其特征在于,所述偏置电路包括:
带隙基准电路,提供零温度系数的基准电压;
跨导放大器,反相输入端连接带隙基准电路,正相输入端连接至零温度系数电阻,基准电压和零温度系数电阻的阻值确定偏置电路输出的零温度系数电流;
偏置电压产生电路,连接至跨导放大器的输出和零温度系数电阻,分别输出第一电流源内第一开关管的偏置电压和第一隔离管的偏置电压,以及第二电流源内第二开关管的偏置电压和第二隔离管的偏置电压。
8.根据权利要求7所述的张驰振荡电路,其特征在于,所述零温度系数电阻由至少一个正温度系数电阻和至少一个负温度系数电阻组合而成。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210176719.5A CN114244320B (zh) | 2022-02-25 | 2022-02-25 | 张驰振荡电路 |
EP22735064.2A EP4262089A4 (en) | 2022-02-25 | 2022-03-03 | RELAXATION VIBRATION CIRCUIT |
PCT/CN2022/078957 WO2023159665A1 (zh) | 2022-02-25 | 2022-03-03 | 张弛振荡电路 |
US17/909,440 US11799455B2 (en) | 2022-02-25 | 2022-03-03 | Relaxation oscillating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210176719.5A CN114244320B (zh) | 2022-02-25 | 2022-02-25 | 张驰振荡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114244320A CN114244320A (zh) | 2022-03-25 |
CN114244320B true CN114244320B (zh) | 2022-05-24 |
Family
ID=80748370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210176719.5A Active CN114244320B (zh) | 2022-02-25 | 2022-02-25 | 张驰振荡电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11799455B2 (zh) |
EP (1) | EP4262089A4 (zh) |
CN (1) | CN114244320B (zh) |
WO (1) | WO2023159665A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4377790A (en) * | 1981-08-31 | 1983-03-22 | Motorola, Inc. | Precision differential relaxation oscillator circuit |
US4972162A (en) * | 1988-02-16 | 1990-11-20 | At&T Bell Laboratories | Wideband relaxation oscillator utilizing parasitic capacitances |
CN103312298A (zh) * | 2013-07-05 | 2013-09-18 | 东南大学 | 一种提高频率-控制电流线性度的张弛振荡器 |
CN103338026A (zh) * | 2012-02-08 | 2013-10-02 | 联发科技股份有限公司 | 张弛振荡器 |
CN104579254A (zh) * | 2014-12-03 | 2015-04-29 | 北京兆易创新科技股份有限公司 | 一种张弛振荡器 |
CN108039876A (zh) * | 2017-12-21 | 2018-05-15 | 上海华力微电子有限公司 | 一种张驰型振荡电路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4977381A (en) * | 1989-06-05 | 1990-12-11 | Motorola, Inc. | Differential relaxation oscillator |
US5491456A (en) * | 1994-12-08 | 1996-02-13 | Texas Instruments Incorporated | Oscillator compensated for improved frequency stability |
US5699024A (en) * | 1996-05-06 | 1997-12-16 | Delco Electronics Corporation | Accurate integrated oscillator circuit |
US6720836B2 (en) * | 2001-12-14 | 2004-04-13 | Elantec Semiconductor, Inc. | CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations |
US6545619B1 (en) * | 2001-12-28 | 2003-04-08 | Intel Corporation | Switched current source |
JP4063154B2 (ja) * | 2003-06-24 | 2008-03-19 | 富士電機デバイステクノロジー株式会社 | 発振回路 |
US7034627B1 (en) * | 2004-04-01 | 2006-04-25 | National Semiconductor Corporation | Oscillator circuit with variable reference voltage and current |
US7109804B2 (en) * | 2004-04-27 | 2006-09-19 | Maxim Integrated Products, Inc. | Precision relaxation oscillator without comparator delay errors |
US9007138B2 (en) * | 2013-05-31 | 2015-04-14 | Freescale Semiconductor, Inc. | Oscillator with startup circuitry |
CN103546123B (zh) * | 2013-11-01 | 2015-12-02 | 东南大学 | 一种高线性度的张弛振荡器 |
US9287823B1 (en) * | 2014-09-15 | 2016-03-15 | Nuvoton Technology Corporation | Method and apparatus of a self-biased RC oscillator and ramp generator |
CN106160703B (zh) * | 2016-07-20 | 2019-05-24 | 珠海全志科技股份有限公司 | 比较器及张弛振荡器 |
CN107332541B (zh) * | 2017-06-20 | 2019-09-24 | 西北工业大学 | 比较器失调抵消的rc张弛振荡器 |
CN108512532B (zh) * | 2018-06-29 | 2019-08-20 | 长江存储科技有限责任公司 | 张弛振荡器 |
US10826465B2 (en) * | 2019-01-15 | 2020-11-03 | Texas Instruments Incorporated | Reduced quiescent current PVT compensated oscillator |
CN112260665A (zh) * | 2020-11-16 | 2021-01-22 | 北京集创北方科技股份有限公司 | 振荡装置、振荡器及电子设备 |
-
2022
- 2022-02-25 CN CN202210176719.5A patent/CN114244320B/zh active Active
- 2022-03-03 WO PCT/CN2022/078957 patent/WO2023159665A1/zh unknown
- 2022-03-03 US US17/909,440 patent/US11799455B2/en active Active
- 2022-03-03 EP EP22735064.2A patent/EP4262089A4/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4377790A (en) * | 1981-08-31 | 1983-03-22 | Motorola, Inc. | Precision differential relaxation oscillator circuit |
US4972162A (en) * | 1988-02-16 | 1990-11-20 | At&T Bell Laboratories | Wideband relaxation oscillator utilizing parasitic capacitances |
CN103338026A (zh) * | 2012-02-08 | 2013-10-02 | 联发科技股份有限公司 | 张弛振荡器 |
CN103312298A (zh) * | 2013-07-05 | 2013-09-18 | 东南大学 | 一种提高频率-控制电流线性度的张弛振荡器 |
CN104579254A (zh) * | 2014-12-03 | 2015-04-29 | 北京兆易创新科技股份有限公司 | 一种张弛振荡器 |
CN108039876A (zh) * | 2017-12-21 | 2018-05-15 | 上海华力微电子有限公司 | 一种张驰型振荡电路 |
Also Published As
Publication number | Publication date |
---|---|
WO2023159665A1 (zh) | 2023-08-31 |
EP4262089A4 (en) | 2023-11-15 |
US11799455B2 (en) | 2023-10-24 |
US20230283264A1 (en) | 2023-09-07 |
CN114244320A (zh) | 2022-03-25 |
EP4262089A1 (en) | 2023-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0158006B1 (ko) | 캐패시터와 트랜지스터를 사용하는 지연 회로 | |
US11171602B2 (en) | RC oscillating circuit | |
CN111181553A (zh) | 一种基于有源电感负载的环形振荡器延迟单元 | |
CN114759906A (zh) | 一种精度可调二倍频电路结构 | |
CN108667439B (zh) | 一种新型低功耗高精度低温漂rc振荡器 | |
CN114244320B (zh) | 张驰振荡电路 | |
JPH0399516A (ja) | レベル変換回路 | |
KR100206929B1 (ko) | 반도체 메모리 장치의 가변 지연 회로 | |
CN107565961B (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
CN111682865B (zh) | 张弛振荡器及片上芯片 | |
CN108563276B (zh) | 一种带有交叉耦合滤波网络的高速参考电压缓冲器 | |
US10651831B2 (en) | Oscillation circuit | |
CN114356016A (zh) | 低功耗cmos超宽温度范围瞬态增强型ldo电路 | |
JP3476446B2 (ja) | チョッパ型コンパレータ | |
CN220210409U (zh) | 一种高精度rc振荡电路 | |
CN110971221B (zh) | 一种延时电路 | |
TWI785779B (zh) | 振盪器 | |
CN117200700B (zh) | 一种低成本高精度环形振荡器电路及其控制方法 | |
CN112929017B (zh) | 一种提升复位速度的积分器电路 | |
CN217307654U (zh) | 一种精度可调二倍频电路结构 | |
CN113517883B (zh) | 一种减小沟道电荷注入效应的自举开关 | |
CN115498960A (zh) | 一种补偿比较器延迟的rc振荡器 | |
CN117748945A (zh) | 低成本低温漂高电源抑制比振荡电路 | |
CN117060890A (zh) | 一种rc张弛振荡器 | |
JPH10229331A (ja) | 入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |