JP6247763B2 - キャリブレーション測定のための回路、方法、コンピュータプログラム及び電子デバイス - Google Patents
キャリブレーション測定のための回路、方法、コンピュータプログラム及び電子デバイス Download PDFInfo
- Publication number
- JP6247763B2 JP6247763B2 JP2016533600A JP2016533600A JP6247763B2 JP 6247763 B2 JP6247763 B2 JP 6247763B2 JP 2016533600 A JP2016533600 A JP 2016533600A JP 2016533600 A JP2016533600 A JP 2016533600A JP 6247763 B2 JP6247763 B2 JP 6247763B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- capacitor
- calibration
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 title claims description 99
- 238000000034 method Methods 0.000 title claims description 45
- 238000004590 computer program Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims description 121
- 238000004364 calculation method Methods 0.000 claims description 20
- 238000004891 communication Methods 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 4
- 230000009897 systematic effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012482 calibration solution Substances 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/04—Filter calibration method
- H03H2210/043—Filter calibration method by measuring time constant
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Manipulation Of Pulses (AREA)
Description
VC=i・t/Cm
である。
Ra=R0+Rp=r0・a0+r0・p=r0(a0+p)=r0・a
である。ここで、aは整数であり、amax≧a≧a0であり、amaxは、最大抵抗値を示し、a=a0+pである。
Cb=c0・b
と表現され得る。ここで、bmax≧b≧b0であり、bも整数であり、bmaxは、最大キャパシタンス値を示している。
Tt≡Ra・Cb=r0・c0・a・b=t0・a・b
と表現され得る。ここで、t0は単位セルの時定数である。
Rn=r0・n
Cm=c0・m
である。ここで、n及びmは整数である。Rn及びCmはプログラム可能であるか、固定数の直列又は並列のユニット、つまり、それぞれ、n及びmで構成され得る。キャリブレーションされる回路について、RC単位セルの単位セル時定数をt0、つまり、t0≡r0・c0とする。この場合、サンプリングRC成分の時定数は、
Tmn≡Rn・Cm=t0・m・n
と表現され得る。
Tti=t0・ai・bi=t0・Mi
であり、Miは、制御数の積である。
t0=Tti/(ai・bi)=Tmn/(m・n)
なので、
Mi=ai・bi=Tti・m・n/Tmn
となる。
Mi=ai・bi=Tti・fcks・m・n/(Tmn・fcks)
=Nti・m・n/(Nmn・ai)
として得ることができる。
bi=Tti・fcks・m・n/(Tmn・fcks・ai)=Nti・m・n/(Nmn・ai)
で計算され、biは、二値制御ワードに変換され、フィルタはキャリブレーションされ、零及びポールはプロセス変動、つまり、単位時定数t0の変化と無関係になる。
bi=Nti・m・n/((Nmn−nc)・ai)
として補償され得る。ここで、ncは、通常は非常に小さい補償項であり、biは制御ワードにより表現される制御値である。
Claims (20)
- キャリブレーション測定のための回路(200、300、400、500、602)であって、
電流出力を提供する様に構成された第1電流源及び第2電流源(202、203、302、303、402、403、502)と、
前記第1電流源と基準電圧との間に接続された抵抗(204、304、404、504)と、
前記第2電流源と前記基準電圧との間に接続されたキャパシタ(205、305、405、505)と、
前記キャパシタと並列に接続され、前記キャパシタを選択的に放電する様に構成された放電スイッチ(207、307、407、507)と、
前記抵抗の電圧と前記キャパシタの電圧とを比較し、前記キャパシタの電圧が前記抵抗の前記電圧に達したときに信号を出力する様に構成された比較器(206、306、406、506)と、
クロック信号の入力部を有し、前記比較器の出力部に接続されたコントローラ(208、308、408、600、606、608)と、を備え、
前記コントローラは、前記キャパシタを放電するために前記放電スイッチを制御し、前記キャパシタの充電を可能にする様に前記放電スイッチの状態を変化させ、前記キャパシタの電圧が前記抵抗の前記電圧に達したときに前記比較器が前記信号を出力するまでクロック信号のパルスをカウントする様に構成され、
前記コントローラは、クロック信号のパルスのカウント数からキャリブレーション測定値を決定する様に構成され、
前記回路は、
前記第2電流源が代わりに前記抵抗に選択的に接続され、前記第1電流源が代わりに前記キャパシタに選択的に接続されることを含む、別の接続を可能にするスイッチ構成(310、410、510)をさらに備えており、
前記コントローラは、前記別の接続を可能に制御し、前記別の接続でカウントされたクロック信号の第2判定を行う様にさらに構成され、
前記キャリブレーション測定値は、クロック信号のパルスの前記2つのカウントから決定される、回路。 - 前記スイッチ構成(310、410、510)は、
前記第1電流源に接続される入力部を有し、前記抵抗の第1端子及び前記比較器の第1入力部に接続される第1ノードと、前記キャパシタの第1端子及び前記比較器の第2入力部に接続される第2ノードとのいずれかに前記第1電流源を選択的に接続する様に構成された第1スイッチ(312、412)と、
前記第2電流源に接続される入力部を有し、前記第1ノードと、前記第2ノードとのいずれかに前記第2電流源を選択的に接続する様に構成された第2スイッチ(313、413)と、を備えている、請求項1に記載の回路。 - 前記スイッチ構成(410、510)は、前記比較器の入力を互いに入れ替えることが可能な様に構成されている、請求項1に記載の回路。
- 前記スイッチ構成は、
前記第1電流源及び前記比較器の第1入力部に接続される入力部を有し、前記抵抗の第1端子に接続される第1ノードと、前記キャパシタの第1端子に接続される第2ノードとのいずれかに前記第1電流源を選択的に接続する様に構成された第1スイッチ(412)と、
前記第2電流源及び前記比較器の第2入力部に接続される入力部を有し、前記第1ノードと、前記第2ノードとのいずれかに前記第2電流源を選択的に接続する様に構成された第2スイッチ(413)と、を備えている、請求項3に記載の回路。 - 前記抵抗と並列に接続され、前記抵抗により生じるノイズのローパスフィルタを行う様に構成されたフィルタキャパシタ(209、309、409、509)をさらに備えている、請求項1から4のいずれか1項に記載の回路。
- キャリブレーション値が、キャリブレーション測定値とキャリブレーション値とをマッピングするルックアップテーブルを介して、前記キャリブレーション測定値から決定される、請求項1から5のいずれか1項に記載の回路。
- キャリブレーション値が、クロックのパルスの前記カウント数と、抵抗値及びキャパシタンス値の所望の組み合わせに関連付けられたクロックのパルス数を示す値との比を計算する様に構成された計算構成(608、800、1202)により、前記キャリブレーション測定値から決定される請求項1から5のいずれか1項に記載の回路。
- 前記回路のシステマティック遅延の補償値が提供され(808)、前記比の分母は、クロックパルスの前記カウント数と前記補償値との差を含む、請求項7に記載の回路。
- 前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、或いは、前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、かつ、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、
前記計算構成は、前記キャリブレーション測定値で、抵抗制御値、キャパシタンス制御値、又は、抵抗制御値とキャパシタンス制御値を設定するための前記キャリブレーション値を調整する(804)様に構成されている、請求項7又は8に記載の回路。 - 前記計算構成による計算は、複数のプログラム可能な抵抗値又はキャパシタ値に対して行われて各プロクラム可能値(810)が保存され、前記抵抗値又はキャパシタンス値は、前記比の分母に含まれる、請求項7から9のいずれか1項に記載の回路。
- 請求項1から10のいずれか1項に記載のキャリブレーション測定のための回路における方法であって、
前記キャパシタを放電する前記放電スイッチを制御する(900)ことと、
カウンタをクリアする(902)ことと、
前記キャパシタの充電を可能にする様に前記放電スイッチの状態を変更する(904)ことと、
前記キャパシタの電圧が前記抵抗の前記電圧に達したときに前記比較器が前記信号を提供する(908)まで、クロック信号のパルスをカウントする(906)ことと、
前記第2電流源が代わりに前記抵抗に接続され、前記第1電流源が代わりに前記キャパシタに接続されることを含む、別の接続を形成する(1014)ことと、
前記別の接続でカウントされたクロック信号の第2判定を行う(1004、1006、1008)ことと、
クロック信号のパルスの前記2つのカウントからキャリブレーション測定値を決定する(910)ことと、を含む方法。 - 前記別の接続を形成することは、前記比較器の入力を互いに入れ替えることを含む、請求項11に記載の方法。
- キャリブレーション測定値とキャリブレーション値とをマッピングするルックアップテーブルを介して、前記キャリブレーション測定値からキャリブレーション値を決定することを含む、請求項11又は12に記載の方法。
- クロックのパルスの前記カウント数と、抵抗値及びキャパシタ値の所望の組み合わせに関連付けられたクロックのパルス数を示す値との比を計算することより、前記キャリブレーション測定値からキャリブレーション値を決定することを含む、請求項11又は12に記載の方法。
- 前記回路のシステマティック遅延の補償値を提供することを含み、前記比の分母は、クロックのパルスの前記カウント数と前記補償値との差を含む、請求項14に記載の方法。
- 前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、或いは、前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、かつ、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、
前記方法は、前記キャリブレーション測定値で、抵抗制御値、キャパシタンス制御値、又は、抵抗制御値とキャパシタンス制御値を設定するための前記キャリブレーション値を調整することを含む、請求項14又は15に記載の方法。 - 複数のプログラム可能な抵抗値又はキャパシタンス値に対するキャリブレーション値を計算することと、
各プロクラム可能値につて前記計算されたキャリブレーション値を保存することと、を含み、
前記抵抗値又はキャパシタンス値は、前記比の分母に含まれる、請求項14から16のいずれか1項に記載の方法。 - キャリブレーション測定を実行する電子回路のプログム可能コントローラ(1208、1402)で実行されると、前記コントローラ(1208、1402)に請求項11から17のいずれか1項に記載の方法を実行させる、コンピュータ実行可能な命令を含む、コンピュータプログラム。
- 請求項1から10のいずれか1項に記載の回路を含む電子デバイス(1100)。
- 通信装置である請求項19に記載の電子デバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2013/074912 WO2015078499A1 (en) | 2013-11-27 | 2013-11-27 | Circuit for calibration measurements, method, computer program, and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017505424A JP2017505424A (ja) | 2017-02-16 |
JP6247763B2 true JP6247763B2 (ja) | 2017-12-13 |
Family
ID=49765463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533600A Active JP6247763B2 (ja) | 2013-11-27 | 2013-11-27 | キャリブレーション測定のための回路、方法、コンピュータプログラム及び電子デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US10498308B2 (ja) |
EP (1) | EP3075074A1 (ja) |
JP (1) | JP6247763B2 (ja) |
WO (1) | WO2015078499A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10693434B1 (en) * | 2016-08-30 | 2020-06-23 | Teledyne Lecroy, Inc. | RC time constant measurement |
CN109873615B (zh) * | 2018-12-29 | 2023-07-07 | 上海琪埔维半导体有限公司 | 一种脉冲宽度滤波器 |
TWI730523B (zh) * | 2019-12-03 | 2021-06-11 | 智成電子股份有限公司 | 自我校正式系統單晶片 |
CN112650344B (zh) * | 2020-12-22 | 2022-07-29 | 成都华微电子科技股份有限公司 | 可配置终端匹配电阻校准电路 |
CN113765499B (zh) * | 2021-09-08 | 2023-02-03 | 中国人民解放军国防科技大学 | 一种宽带有源rc滤波器带宽校准电路和方法 |
US11764728B1 (en) * | 2022-04-14 | 2023-09-19 | Airoha Technology Corp. | Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989005063A1 (en) | 1987-11-18 | 1989-06-01 | Magellan Corporation (Australia) Pty. Ltd. | Integratable phase-locked loop |
JP3501912B2 (ja) | 1996-12-16 | 2004-03-02 | 株式会社リコー | 電子写真装置 |
US6262603B1 (en) * | 2000-02-29 | 2001-07-17 | National Semiconductor Corporation | RC calibration circuit with reduced power consumption and increased accuracy |
JP2002100962A (ja) | 2000-09-21 | 2002-04-05 | Texas Instr Japan Ltd | 周波数特性調整回路 |
JP2003087116A (ja) | 2001-09-14 | 2003-03-20 | Nec Saitama Ltd | Pllシンセサイザ |
US6803813B1 (en) | 2003-04-22 | 2004-10-12 | National Semiconductor Corporation | Time constant-based calibration circuit for active filters |
US20050118980A1 (en) | 2003-12-01 | 2005-06-02 | Hung-Chuan Pai | Variable rate RC calibration circuit with filter cut-off frequency programmability |
KR100633361B1 (ko) | 2005-05-12 | 2006-10-13 | 인티그런트 테크놀로지즈(주) | 튜닝 회로. |
JP2008017287A (ja) | 2006-07-07 | 2008-01-24 | Sharp Corp | Rcキャリブレーション回路と、それを用いたrcキャリブレーション機能付rcフィルタ回路、受信チューナおよび携帯端末 |
US7477098B2 (en) | 2007-02-08 | 2009-01-13 | Mediatek Singapore Pte Ltd | Method and apparatus for tuning an active filter |
US20080191794A1 (en) * | 2007-02-08 | 2008-08-14 | Mediatek Inc. | Method and apparatus for tuning an active filter |
US7869780B2 (en) | 2007-04-19 | 2011-01-11 | Skyworks Solutions, Inc. | Phase-locked loop based controller for adjusting an adaptive continuous-time filter |
US7755398B2 (en) * | 2007-10-12 | 2010-07-13 | Faraday Technology Corp. | Time constant calibration device and related method thereof |
US7911181B2 (en) * | 2007-12-03 | 2011-03-22 | Infineon Technologies Ag | Auto-averaging RC time constant calibration |
US8552797B2 (en) * | 2011-08-04 | 2013-10-08 | St-Ericsson Sa | High accuracy RC calibradion circuit |
US8643391B2 (en) * | 2011-09-30 | 2014-02-04 | Silicon Laboratories Inc. | RC calibration using chopping |
US8912855B2 (en) * | 2012-02-08 | 2014-12-16 | Mediatek Inc. | Relaxation oscillator |
TWI473425B (zh) * | 2012-02-13 | 2015-02-11 | Novatek Microelectronics Corp | 無電流誤差之電阻電容校正電路 |
US9312844B2 (en) * | 2012-11-15 | 2016-04-12 | Microchip Technology Incorporated | Slope compensation module |
KR102025093B1 (ko) * | 2013-05-28 | 2019-09-25 | 한국전자통신연구원 | 펄스 생성기 및 이를 포함하는 아날로그-디지털 변환기 |
US20150035550A1 (en) * | 2013-08-05 | 2015-02-05 | Qualcomm Incorporated | High accuracy measurement of on-chip component parameters |
-
2013
- 2013-11-27 JP JP2016533600A patent/JP6247763B2/ja active Active
- 2013-11-27 US US15/038,383 patent/US10498308B2/en active Active
- 2013-11-27 WO PCT/EP2013/074912 patent/WO2015078499A1/en active Application Filing
- 2013-11-27 EP EP13805296.4A patent/EP3075074A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2015078499A1 (en) | 2015-06-04 |
EP3075074A1 (en) | 2016-10-05 |
US10498308B2 (en) | 2019-12-03 |
US20160294348A1 (en) | 2016-10-06 |
JP2017505424A (ja) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6247763B2 (ja) | キャリブレーション測定のための回路、方法、コンピュータプログラム及び電子デバイス | |
US7477098B2 (en) | Method and apparatus for tuning an active filter | |
US7129793B2 (en) | Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method | |
US9042854B2 (en) | Apparatus and methods for tuning a voltage controlled oscillator | |
US7737730B2 (en) | Method of detecting the frequency of an input clock signal of an integrated circuit and integrated circuit | |
US10250213B2 (en) | Integrated calibration circuit and a method for calibration of a filter circuit | |
US20060211393A1 (en) | High accuracy voltage controlled oscillator (VCO) center frequency calibration circuit | |
US8710882B2 (en) | Calibration device and related method for phase difference between data and clock | |
US9654120B2 (en) | System and method of determining an oscillator gain | |
CN115616294B (zh) | 一种基于延迟锁相环路的电容检测方法及电容检测电路 | |
US6882235B2 (en) | Highly stable integrated time reference | |
US6396890B1 (en) | Phase corrected frequency synthesizers | |
WO2005022753A1 (en) | Calibrating a loop-filter of a phase locked loop | |
US11418204B2 (en) | Phase lock loop (PLL) with operating parameter calibration circuit and method | |
US8643391B2 (en) | RC calibration using chopping | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
US7071711B2 (en) | Method and device for determining the ratio between an RC time constant in an integrated circuit and a set value | |
US7548129B2 (en) | On-chip R-C time constant calibration | |
CN114421977A (zh) | 一种通信设备用晶体振荡器频率的快速校准装置和方法 | |
KR101022414B1 (ko) | 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로 | |
WO2024067590A1 (zh) | 一种基于延迟锁相环路的电容检测方法及电容检测电路 | |
TWI335131B (en) | On-chip r-c time constant calibration | |
KR102493467B1 (ko) | 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법 | |
CN106953635A (zh) | 一种频率源建模方法及系统 | |
CN106411294B (zh) | 估测抖动容忍度的时脉数据回复电路与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6247763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |