CN115616294B - 一种基于延迟锁相环路的电容检测方法及电容检测电路 - Google Patents

Abstract

本发明实施例提供一种基于延迟锁相环路的电容检测方法及电容检测电路，方法包括：当所述电容检测电路处于开环状态时，将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号；将消除通路的第一输入信号与参考时钟信号通过所述第二电容进行延迟处理，得到第二延迟信号，消除通路的第一输入信号为电容检测电路在闭环状态下稳定时主通路的输出信号；将第一延迟信号与第二延迟信号输入主通路，得到主通路在当前时间步的输出信号；根据主通路在当前时间步的输出信号计算第一电容的变化值。本发明即使在闭环状态下主通路对应有多个输出信号，也不影响开环状态下信号通路的第一电容的变化量，从而提高了基于延迟锁相环进行电容检测的准确率。

Description

一种基于延迟锁相环路的电容检测方法及电容检测电路

技术领域

本发明涉及电子设备领域，尤其涉及一种基于延迟锁相环路的电容检测方法及电容检测电路。

背景技术

延迟锁相环的作用是消除时钟延迟，实现零传输延迟，使输入的时钟信号与整个芯片内部全局时钟网络之间偏差最小，延迟锁相环主要由鉴相器、电荷泵和采样器组成，通过采样器的输出和鉴相器形成消除通路，通过反馈信号来使全局时钟网络的时钟信号与输入的时钟信号同步。在现有电容检测电路中，是通过信号通路中的延迟电容对输入的时钟信号进行延迟，通过消除通路中的电容确定延迟信号，因此，需要对信号通路的延迟电容和反馈环中的电容大小进行检测和调整，使输入的时钟信号在延迟后与输出的时钟信号的相同同步，在输出的时钟信号稳定时，计算出信号通路中的延迟电容的值。在消除通路中的电容是一个由很多开关跟电容组成的阵列，如图1所示，每个开关由单独的控制字控制是否接入，开关闭合时有会有导通电阻，如图1中的Rp所示，同时走线跟器件也会有额外的对地电容，如图1中的Cp。这样就带来一个问题：可能存在多种组合或者说多个输出信号Dout，使得在其控制下消除通路中的电容阵列产生的延时是相同的，那延迟锁相环就有可能稳定在好几个不同的Dout值，导致采用延迟锁相环来做电容检测就有可能失效，降低了检测准确率，因此，采用基于延迟锁相环进行电容检测的方法存在准确率低的问题。

发明内容

本发明实施例提供一种基于延迟锁相环路的电容检测方法，通过在闭环状态下主通路稳定时得到的输出信号，作为开环状态下消除通路中第二电容的输入信号，使得消除通路不依赖于主通路在上一时间步的输出信号，使得消除通路的第二电容的控制字被固定，即使在闭环状态下主通路对应有多个输出信号，也不影响开环状态下信号通路的第一电容的变化量，从而提高了基于延迟锁相环进行电容检测的准确率。

第一方面，本发明实施例提供一种基于延迟锁相环路的电容检测方法，应用于电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述方法包括以下步骤：

当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；

将所述消除通路的第一输入信号与所述参考时钟信号通过所述第二电容进行延迟处理，得到第二延迟信号，所述第一输入信号为所述电容检测电路在闭环状态下稳定时所述主通路的输出信号；

将所述第一延迟信号与所述第二延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号；

根据所述主通路在当前时间步的输出信号计算所述第一电容的变化值。

可选的，在所述当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号的步骤之前，所述方法还包括：

当所述电容检测电路处于闭环状态时，获取所述电容检测电路在稳定时所述主通路的候选输出信号；

从所述候选输出信号中确定所述消除通路的第一输入信号。

可选的，所述当所述电容检测电路处于闭环状态时，获取所述电容检测电路在稳定时所述主通路的候选输出信号的步骤包括：

当所述电容检测电路处于闭环状态时，将所述参考时钟信号通过所述第一电容进行延迟处理，得到第三延迟信号；

将所述消除通路的第二输入信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第四延迟信号，其中，所述消除通路的第二输入信号为所述参考时钟信号或校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；

将所述第三延迟信号与所述第四延迟信号输入到所述主通路，在所述主通路的输出信号稳定时，得到所述电容检测电路在闭环状态下稳定时所述主通路的候选输出信号。

可选的，所述消除通路还包括状态开关，所述状态开关与所述第二电容的输入端电连接，在所述当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号的步骤之前，所述方法还包括：

调整所述状态开关，将所述电容检测电路从闭环状态切换到开环状态，或者将所述电容检测电路从开环状态切换到闭环状态。

可选的，所述主通路的输入端与一选择开关电连接，所述将所述第一延迟信号与所述第二延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号的步骤包括：

通过所述选择开关，对所述第一延迟信号与所述第二延迟信号的接入端口进行选择，得到目标信号；

将目标信号输入所述主通路，得到所述主通路在当前时间步的输出信号。

可选的，所述通过所述选择开关，对所述第一延迟信号与所述第二延迟信号进行选择，得到目标信号的步骤包括：

获取所述参考时钟信号的分频信号；

通过所述分频信号控制所述选择开关对所述第一延迟信号与所述第二延迟信号进行选择，得到目标信号。

可选的，所述选择开关包括第一选择器与第二选择器，所述通过所述分频信号控制所述选择开关对所述第一延迟信号与所述第二延迟信号的接入端口进行选择，得到目标信号的步骤包括：

通过所述分频信号控制所述第一选择器和所述第二选择器，通过所述第一选择器和所述第二选择器对所述第一延迟信号与所述第二延迟信号的接入端口进行选择，得到目标信号。

可选的，所述主通路包括鉴频鉴相器以及电荷泵，所述鉴频鉴相器的输出端与所述电荷泵的输入端电连接，所述选择开关的输出端与所述鉴频鉴相器的输入端电连接，或者所述选择开关的输出端与所述电荷泵的输入端电连接，所述根据所述主通路在当前时间步的输出信号计算所述第一电容的变化值的步骤包括：

对所述电荷泵的输出信号进行检测，得到所述第一电容的变化值。

可选的，所述对所述电荷泵的输出信号进行检测，得到所述第一电容的变化值的步骤包括：

预先确定所述电荷泵的输出信号中的目标频点；

在所述电荷泵的输出信号中的目标频点处进行信号幅度检测，得到所述第一电容的变化值。

第二方面，本发明实施例提供一种电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述延迟锁相环路用于实现如本发明实施例中任一项所述的基于延迟锁相环路的电容检测方法中的步骤。

本发明实施例中，当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将所述消除通路的第一输入信号与所述参考时钟信号通过所述第二电容进行延迟处理，得到第二延迟信号，所述消除通路的第一输入信号为所述电容检测电路在闭环状态下稳定时所述主通路的输出信号；将所述第一延迟信号与所述第二延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号；根据所述主通路在当前时间步的输出信号计算所述第一电容的变化值。通过在闭环状态下主通路稳定时得到的输出信号，作为开环状态下消除通路中第二电容的输入信号，使得消除通路不依赖于主通路在上一时间步的输出信号，使得消除通路的第二电容的控制字被固定，即使在闭环状态下主通路对应有多个输出信号，也不影响开环状态下信号通路的第一电容的变化量，从而提高了基于延迟锁相环进行电容检测的准确率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种消除通路中电容的结构图；

图2是本发明实施例提供的一种开环状态下电容检测电路的结构图；

图3是本发明实施例提供的另一种开环状态下电容检测电路的结构图；

图4是本发明实施例提供的一种闭环状态下电容检测电路的结构图;

图5是本发明实施例提供的一种反向器对电容充电过程的等效电路图;

图6是本发明实施例提供的一种RC网络对阶跃信号的响应过程示意图；

图7是本发明实施例提供的一种MUX电路的结构示意图；

图8是本发明实施例提供的另一种MUX电路的结构示意图；

图9是本发明实施例提供的一种相位相同的信号示意图；

图10是本发明实施例提供的一种相位不相同的信号示意图；

图11是本发明实施例提供的一种基于延迟锁相环路的电容检测方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参见图2和图3，图2是本发明实施例提供的一种开环状态下电容检测电路的结构图，图3是本发明实施例提供的另一种开环状态下电容检测电路的结构图，如图2和图3所示，该电容检测电路包括：主通路、信号通路以及消除通路。

在本发明实施例中，信号通路的输出端与主通路的输入端电连接，消除通路的输出端与主通路的输入端电连接，消除通路的输出端与主通路的输出端电连接，其中，信号通路包括第一电容，消除通路包括第二电容。其中，主通路与消除通路构建延迟锁相环，第一电容也可以称为待检测电容。当主通路的输出信号实时加载在第二电容上时，电容检测电路为闭环状态，当主通路的输出信号不实时加载在第二电容上时，电容检测电路为开环状态。

在开环状态下，信号通路的输入为参考时钟信号Vosc，信号通路中的第一电容Cx对参考时钟信号Vosc进行延迟，得到信号通路输出的第一延迟信号Vosc_Cx。消除通路的输入包括第一输入信号和参考时钟信号，上述第一输入信号加载于第二电容，通过加载了第一输入信号的第二电容对参考时钟信号进行延迟，得到第二延迟信号Vosc_Cc。其中，第一输入信号为电容检测电路在闭环状态下稳定时主通路的输出信号。

上述主通路的输入端与一选择开关电连接，上述选择开关的控制信号为参考时钟信号的二分频信号。通过选择开关，对第一延迟信号与第二延迟信号进行选择，得到目标信号；将目标信号输入主通路，得到主通路在当前时间步的输出信号。

具体的，上述主通路包括鉴频鉴相器PFD、电荷泵CP以及ADC采样器，上述选择开关可以设置在鉴频鉴相器的输入端或输出端，在图2中，选择开关设置在鉴频鉴相器的输入端，在图3中，选择开关设置在鉴频鉴相器的输出端。

请继续参考图4，图4是本发明实施例提供的一种闭环状态下电容检测电路的结构图，如图4所示，在闭环状态下，信号通路的输入为参考时钟信号Vosc，信号通路中的第一电容Cx对参考时钟信号Vosc进行延迟，得到信号通路输出的第三延迟信号Vosc_Cx。消除通路的输入为第二输入信号，第二输入信号可以是参考时钟信号Vosc，消除通路中的第二电容Cc中加载有主通路在上一时间步的输出信号Dout，消除通路中的第二电容Cc对参考时钟信号Vosc进行延迟，得到消除通路输出的第四延迟信号Vosc_Cc。在当前时间步，将第三延迟信号Vosc_Cx与第四延迟信号Vosc_Cc输入到主通路中，得到主通路在当前时间步的输出信号Dout。可以看出，由于第一电容Cx上充电需要时间，所以参考时钟信号Vosc就产生了延迟，得到第一延迟信号Vosc_Cx，当第一电容Cx的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。第一延迟信号Vosc_Cx跟第三延迟信号Vosc_Cc主通路后输出对应的输出信号Dout。输出信号Dout又会反馈去控制消除通路上第二电容Cc的大小。当环路稳定时，第三延迟信号Vosc_Cx跟第四延迟信号Vosc_Cc的相位相同，主通路的输出信号会稳定到某个值。当主通路的输出稳定时，可以从主通路的输出信号Dout推出当前时间步的第二电容Cc的值。而消除通道的延迟时间跟信号通路的延迟时间是正相关的。所以通过分析主通路的输出信号Dout，就可以得到第一电容Cx的具体变化量，这样就实现了对第一电容Cx的检测。

需要说明的是，第一电容Cx的大小变化可以是通过生物触摸产生的大小变化。

在一种可能的实施例中，为加快闭环状态下主通路的输出信号稳定速度，第二输入信号可以是第五延迟信号Vosc_delay，将第五延迟信号Vosc_delay输入到消除通路中，消除通路中的第二电容Cc对第五延迟信号Vosc_delay进行延迟，得到消除通路输出的第四延迟信号Vosc_Cc。第五延迟信号Vosc_delay为相对信号通路延迟后的信号，第五延迟信号可以是预先设置的可调节的信号。

上述开环状态与闭环状态的切换可以通过状态开关进行控制，上述状态开关可以设置在第二电容的输入端与主通路的输出端之间，当状态开关连接第二电容的输入端与主通路的输出端时，则切换到闭环状态，当状态开关断开第二电容的输入端与主通路的输出端时，则切换到开环状态。

在一种可能的实施例中，信号通路包括第一反向器和第二反向器，第一反向器和第二反向器之间耦接第一电容Cx。主通路包括鉴频鉴相器PFD、电荷泵CP（chargepump）以及ADC采样器。消除通路包括第三反向器和第四反向器，第三反向器和第四反向器之间耦接第二电容Cc。参考时钟信号Vosc通过第一反向器输入第一电容Cx，对第一电容Cx进行充电，使第一电容Cx的电压从0上升到供电电源的电压值VDD，当第一电容Cx的电压超过第二反向器阈值电压的时候，第二反向器的输出会从VDD降到0。由于第一电容Cx上充电需要时间，所以参考时钟信号Vosc就产生了延迟，得到第一延迟信号Vosc_Cx，当第一电容Cx的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。

在另一种可能的实施例中，信号通路包括第五反向器和第一电压比较器，第五反向器和第一电压比较器之间耦接第一电容Cx。主通路包括鉴频鉴相器PFD、电荷泵CP（chargepump）以及ADC采样器。消除通路包括第六反向器和第二电压比较器，第六反向器和第二电压比较器之间耦接第二电容Cc。由于第一电容Cx上充电需要时间，所以参考时钟信号Vosc就产生了延迟，得到第一延迟信号Vosc_Cx，当第一电容Cx的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。由于采用电压比较器替换反向器来进行电压翻转，可以通过阈值电压Vref对电压比较器的翻转点进行控制。其中，上述第一电压比较器与反向器相比，包括两个输入，一个输入为阈值电压Vref，一个输入为经过第一电容后的参考时钟信号。上述第二电压比较器与反向器相比，包括两个输入，一个输入为阈值电压Vref，一个输入为经过第二电容后的参考时钟信号。需要说明的是，上述第一电压比较器的翻转点与上述第二电压比较器的翻转点可以是相同大小，进一步的，上述第一电压比较器的阈值电压可以等于第二电压比较器的阈值电压。

进一步的，可以通过增加延迟时间的信号量来提高电容检测的准确率，在本发明实施例中，反向器对电容充电过程可以等效成RC网络对阶跃信号的响应过程，请参考图5和图6，图5是本发明实施例提供的一种反向器对电容充电过程的等效电路图，图6是本发明实施例提供的一种RC网络对阶跃信号的响应过程示意图，如图5所示，Step Input是参考时钟信号的信号源，信号强度为供电电源的电压值VDD， R为反向器的等效输出阻抗，C为负载电容，Vout为等效电路的输出信号。请结合图6，以从0开始的阶跃为例，相当于反向器输出从0到供电电源的电压值VDD的建立过程。当输出电压超过一级翻转点后，可以寻找一个时间点Tp，在这个时间点Tp上，电容C上的电压达到第二级翻转点。可以假定第二级翻转点是VDD/2，Tp满足下面等式：

在等式中，τ= RC =时间常数（time comstant）。

当Vout等于VDD / 2，时间为Tp，从上述等式中，可以得到VDD / 2 =（1-） VDD，进而可以得到Tp = ln（2 ）τ=0.69τ，由于τ= RC =时间常数，则可以得到Tp = 0.69RC。

进一步可以看出，当电容发生微小变化时，引起的延迟时间变化为：

更进一步的，当翻转点为aVDD时，可以得到延迟时间变化为：

其中，上述a可以表示翻转点相对于供电电源的电压值VDD的系数，在等效电阻一 定的条件下，a越接近1，则延迟时间变化量越大，从而使得延迟时间变化的信号量越大。进 一步可以理解为翻转点aVDD越接近供电电源的电压值VDD，则延迟时间变化量越大，从而使 得延迟时间变化的信号量越大。同样的，可以看出，延迟时间变化的信号量与等效电阻正相 关，为了提高延迟时间变化的信号量要提高反向器的等效电阻R。但是等效电阻不能无限提 高，因为反向器要工作，需要信号基本建立。如果R过于大，信号建立时间过长，那整个反向 器组成的信号通路和消除通路就不翻转了，工作就不再正常。另外，由于信号通路和消除通 路的输入信号都是时钟参考信号，当延迟锁相环路的输出稳定时，要求消除通路的延迟时 间等于信号通路的延迟时间：。而消除通路中第二电容Cc的值一般是小于信号 通路中第一电容Cx的值的，这就要求消除通路的等效电阻要大于信号通路的等效电阻。可以动态的去调整消除通路中第二电容Cc的值，使消除通路的等效电阻固定下来。

实际应用中，信号通路中第一电容Cx的取值范围会非常大，比如支持信号通路中 第一电容Cx接近0pF的情况。这样，当信号通路中第一电容Cx较小的时候，消除通路中第二 电容Cc即使也很小，在满足大于的条件下，可能会出现信号通路和消除通路的延迟 永远无法相等的情况，导致时钟同步不准确。所以不能设置得太大，这样就降低了延迟 时间的信号量。

在本发明的可能实施例中，在闭环状态下，由于采用第二延迟信号作为消除通路 的输入信号，与信号通路的输入信号不同，所以当延迟锁相环路的输出稳定时，不要求消除 通路的延迟时间等于信号通路的延迟时间。因此，当延迟锁相环路的输出稳定时，不需要要 求消除通路的等效电阻要大于信号通路的等效电阻，当信号通路中第一电容Cx较小 的时候，消除通路中第二电容Cc即使也很小，也不会出现信号通路和消除通路的延迟永远 无法相等的情况，提高了时钟同步的准确率。将消除通路的等效电阻与信号通路的等效 电阻进行解耦，信号通路的等效电阻在设置时，不需要考虑环路锁定范围，延迟时间 的信号量也得到了增强。另外，将消除通路的等效电阻与信号通路的等效电阻的解 耦，也可以使得信号通路中第一电容Cx与消除通路中第二电容Cc也得到解耦，消除通路中 第二电容Cc的取值范围不用再去覆盖信号通路中第一电容Cx的取值范围。进而可以降低消 除通路中第二电容Cc的大小，消除通路中第二电容Cc是由片上电容组成，其大小跟芯片面 积正相关。降低消除通路中第二电容Cc的大小，也就降低的芯片的面积，降低了芯片成本。

在本发明实施例中，上述选择开关可以是MUX电路，请参考图7和图8，其中图7是本发明实施例提供的一种MUX电路的结构示意图，图8是本发明实施例提供的另一种MUX电路的结构示意图。在图7中，控制信号SEL为0时，输出Y=输入A；SEL=1时，输出Y=输入B。在图8中，当控制信号SEL=0时，输出Y0=输入A，输出Y1=输入B；当控制信号SEL=1时，输出Y0=输入B，输出Y1=输入A。其中，图8中的输入A可以是第一延迟信号，输入B可以是第二延迟信号。当消除通路的延时跟信号通路的延时完全相同时，即第一延迟信号与第二延迟信号完全同步时，主通路中的鉴频鉴相器PFD的输出信号波形如图9所示，在图9中，Vosc为参考时钟信号的波形，Mux_Sel为参考时钟信号的二分频信号的波形，Mux_Sel也是MUX电路的控制信号，Vosc_Cx为第一延迟信号的波形，Vosc_Cc为第二延迟信号的波形，PFD输出为鉴频鉴相器PFD的输出信号的波形。当消除通路的延时跟信号通路的延时完全相同时，即第一延迟信号与第二延迟信号完全同步时，鉴频鉴相器PFD的输出是一条直线，代表第一延迟信号与第二延迟信号的相位完全相同，不需要对电荷泵CP的输出进行调整。若第一电容Cx发生变化，则第一延迟信号Vosc_Cx的延迟时间相对于第二延迟信号Vosc_Cc也发生变化，比如当第一电容Cx变小，则第一延迟信号Vosc_Cx的延迟时间相对于第二延迟信号Vosc_Cc变短，如图10所示。在第一电容Cx发生变化时，电荷泵CP的输出或者说ADC采样器的输入信号，在1/2Vosc频率处会出现幅度的变化。通过对该频点信号幅度的检测，就可以得到第一电容Cx的变化情况。通过参考时钟信号的二分频信号对MUX电路的进行控制，使得第一延迟信号Vosc_Cx与第二延迟信号Vosc_Cc每间隔一个二分频周期交换一次正负接入端口，从而在第一电容Cx发生变化时，变化幅度分布在正负两侧，便于对第一电容Cx的变化量进行检测。需要说明的是，参考时钟信号的一个二分频周期等于参考时钟信号的两个周期。

请参见图11，图11是本发明实施例提供的一种基于延迟锁相环路的电容检测方法的流程图，如图11所示，该基于延迟锁相环路的电容检测方法包括以下步骤：

1101、当电容检测电路处于开环状态时，将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号。

在本发明实施例中，基于延迟锁相环路的电容检测方法应用于电容检测电路，上述电容检测电路包括：主通路、信号通路以及消除通路，上述信号通路的输出端与上述主通路的输入端电连接，上述消除通路的输出端与上述主通路的输入端电连接，上述消除通路的输出端与上述主通路的输出端电连接，其中，上述信号通路包括第一电容，上述消除通路包括第二电容。其中，上述主通路与上述消除通路构成延迟锁相环路。

上述参考时钟信号可以是从时钟信号源产生的时钟信号，在一个时钟网络中，可以包括主时钟设备和从时钟设备，主时钟设备可以将自身系统时钟作为参考时钟信号发送到从时钟设备中，使从时钟设备与主时钟设备具有同步的时钟。上述主时钟设备可以作为时钟信号源。而本发明实施例中的延迟锁相环路可以利用从时钟设备与主时钟设备的时钟同步，计算出第一电容的值，第一电容可以是应用于电容控制设备，比如电容式触摸屏或电容式信号发生器等电容控制设备。

上述延迟处理过程为对第一电容进行充电的过程，由于第一电容上充电需要时间，所以参考时钟信号就产生了延迟，得到第一延迟信号，当第一电容的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。

具体的，信号通路包括第一反向器和第二反向器，第一反向器和第二反向器之间耦接第一电容。参考时钟信号通过第一反向器输入到第一电容，通过第一电容的充电进行延迟，通过第二反向器进行翻转后得到第一延迟信号。

在一种可能的实施例中，信号通路包括一个反向器和一个电压比较器，反向器和电压比较器之间耦接第一电容。参考时钟信号通过反向器输入到第一电容，通过第一电容的充电进行延迟，通过电压比较器进行翻转后得到第一延迟信号。可以将参考时钟信号通过反向器和第一电容进行延迟处理，得到第一待翻转信号；当第一待翻转信号达到电压比较器的翻转点时，对第一待翻转信号进行翻转，得到第一延迟信号。上述第一待翻转信号为电压比较器的输入信号，在第一待翻转信号达到第一电压比较器的翻转点时，通过电压比较器对第一待翻转信号进行翻转，得到第一延迟时间。由于电压比较器的翻转点可以通过电压比较器的阈值电压进行控制，因此，可以将电压比较器的阈值电压调整得接近第一待翻转信号的上升沿终点或下降沿终点，可以增加延迟时间的信号量。

1102、将消除通路的第一输入信号与参考时钟信号通过第二电容进行延迟处理，得到第二延迟信号。

在本发明实施例中，第一输入信号为电容检测电路在闭环状态下稳定时主通路的输出信号。

具体的，消除通路还包括第三反向器和第四反向器，第三反向器和第四反向器之间耦接第二电容。在开环状态下，将参考时钟信号与第一输入信号通过第二电容进行延迟处理的过程中，第一输入信号加载于消除通路中的第二电容，参考时钟信号则是通过第三反向器输入到第二电容的，第二延迟信号通过加载了第一输入信号的第二电容进行充电延迟，得到第二延迟信号。

1103、将第一延迟信号与第二延迟信号输入主通路，得到主通路在当前时间步的输出信号。

在本发明实施例中，主通路包括鉴频鉴相器PFD、电荷泵CP以及ADC采样器。在当前时间步，第一延迟信号与第二延迟信号输入主通路中，同时输入到主通路的鉴频鉴相器PFD，通过鉴频鉴相器PFD后输入到电荷泵CP，通过电荷泵CP后经过ADC采样器采样输出当前时间步的输出信号。可以将ADC采样器的输出信号通过数字处理后加载到第二电容上，用来改变第二电容的大小。

1104、根据主通路在当前时间步的输出信号计算第一电容的变化值。

在本发明实施例中，在鉴频鉴相器PFD中，当第一延迟信号与第二延迟信号的相位相同时，电荷泵CP的输出稳定不变，第一延迟信号与第二延迟信号的延迟时间相等，当第一电容发生变化时，第一延迟信号与第二延迟信号的相位发生变化，产生延迟时间变化，由于第二电容加载了第一输入信号做为固定的控制字，使得第二延迟信号不会发生相位变化，则检测到的变化量为第一延迟信号的变化量，从而可以检测到第一电容的变化量。因此，当第一电容受外界影响产生变化时，通过分析当前时间步主通路的输出信号，就可以得到第一电容的具体变化量，这样就实现了对第一电容的检测。

具体的，在当前时间步，将第一延迟信号与第二延迟信号输入到主通路中，得到主通路在当前时间步的输出信号。由于第一电容上充电需要时间，所以参考时钟信号就产生了延迟，得到第一延迟信号，当第一电容的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。由于第二电容通过固定控制字进行控制，其加载的第一输入信号为闭环状态下的稳定输出，在第一电容发生变化后，基于第二电容产生的第二延迟信号并不会发生变化，使得第一延迟信号跟第二延迟信号通过主通路后输出对应的输出信号中仅包括了第一延迟信号的变化信息，通过分析当前时间步主通路的输出信号，就可以得到第一电容的具体变化量，这样就实现了对第一电容的检测。

本发明实施例中，当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将所述消除通路的第一输入信号与所述参考时钟信号通过所述第二电容进行延迟处理，得到第二延迟信号，所述消除通路的输入信号为所述电容检测电路在闭环状态下稳定时所述主通路的输出信号；将所述第一延迟信号与所述第二延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号；根据所述主通路在当前时间步的输出信号计算所述第一电容的变化值。通过在闭环状态下主通路稳定时得到的输出信号，作为开环状态下消除通路中第二电容的输入信号，使得消除通路不依赖于主通路在上一时间步的输出信号，使得消除通路的第二电容的控制字被固定，即使在闭环状态下主通路对应有多个输出信号，也不影响开环状态下信号通路的第一电容的变化量，从而提高了基于延迟锁相环进行电容检测的准确率。

可选的，在闭环状态下，可以获取电容检测电路在稳定时主通路的候选输出信号；从候选输出信号中确定消除通路的第一输入信号。

当电容检测电路处于闭环状态时，消除通路中的第二电容加载的信号为上一时间步主通路的输出信号。在电容检测电路处于闭环状态情况下，环路稳定时，主通路会存在多个稳定的输出信号，这些稳定的输出信号均可以使得环路锁定，以使得主通路输出稳定的输出信号。可以从候选输出信号中选择环路锁定次数最多时对应的输出信号作为消除通路的第一输入信号。

可选的，在当电容检测电路处于闭环状态时，获取电容检测电路在稳定时主通路的候选输出信号的步骤中，可以当电容检测电路处于闭环状态时，将参考时钟信号通过第一电容进行延迟处理，得到第三延迟信号；将消除通路的第二输入信号与主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第四延迟信号。其中，消除通路的第二输入信号为参考时钟信号，或校准环节中当环路锁定时相对于参考时钟信号的延迟信号；将第三延迟信号与第四延迟信号输入到主通路，在主通路的输出信号稳定时，得到电容检测电路在闭环状态下稳定时主通路的候选输出信号。

通过将在校准环节中，当环路锁定时相对参考时钟信号的延迟信号作为第二输入信号，并在第二输入信号与上一时间步的输出信号的基础上，通过第二电容进行延迟处理，得到第四延迟信号，并第三延迟信号与第四延迟信号共同输入主通路，得到当前时间步输出信号。使用参考时钟信号的延迟信号替代参考时钟信号与上一时间步的输出信号进行延迟处理，从而避免使用参考时钟信号造成的时钟同步不准确，使得闭环状态下延迟锁相环路的时钟同步准确率提高。

在本发明实施例中，上述第二输入信号为校准环节中，当环路锁定时相对于上述参考时钟信号的延迟信号。

需要说明的是，上述校准环节是在正式对延迟锁相环路中的第一电容和第二电容进行检测之前进行自动校准及延迟时间校准的环节。

通过校准环节得到参考时钟信号的延迟信号替代现有技术中的参考时钟信号作为闭环状态下消除通路的第二输入信号，可以使得延迟锁相环路的输出稳定时，不要求消除通路的延迟时间等于信号通路的延迟时间。因此，当延迟锁相环路的输出稳定时，不需要要求消除通路的等效电阻要大于信号通路的等效电阻，当信号通路中第一电容较小的时候，消除通路中第二电容即使也很小，也不会出现信号通路和消除通路的延迟永远无法相等的情况，从而提高时钟同步的准确率。

上一时间步指的是第一电容和第二电容的上一次检测对应的时间步，比如，在t时刻对第一电容和第二电容进行检测时，主通路在上一时间步的输出信号则为主通路在t－1时刻的输出信号。

具体的，消除通路包括第三反向器和第四反向器，第三反向器和第四反向器之间耦接第二电容。将第二输入信号与主通路在上一时间步的输出信号通过第二电容进行延迟处理的过程中，主通路在上一时间步的输出信号是直接加载于第二电容的，第二输入信号则是通过第三反向器输入到第二电容的，第二延迟信号通过加载了主通路在上一时间步的输出信号的第二电容进行充电延迟，得到第四延迟信号。

上一时间步对应的第三延迟信号与上一时间步的第四延迟信号同时输入到主通路的鉴频鉴相器PFD，通过鉴频鉴相器PFD后输入到电荷泵CP，通过电荷泵CP后经过ADC采样器采样输出上一时间步的输出信号。

可选的，在将第二输入信号与主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第四延迟信号的步骤之前，还可以对延迟锁相环路进行校准，在校准环节中，当环路锁定时，获取参考时钟信号的延迟信号作为第二输入信号。

在本发明实施例中，在正式对延迟锁相环路中的第一电容和第二电容进行检测之前，可以先对延迟锁相环路进行自动校准以及延迟时间校准，来确定环路锁定时，第二输入信号相对于参考时钟信号的延迟时间。

需要说明的是，第二输入信号为参考时钟信号加上自动校准以及延迟时间校准所得到的延迟时间。在本发明实施例中，可以通过一个适合的第二输入信号来帮助延迟锁相环路在正式对第一电容和第二电容进行检测时，使主通路的输出信号快速达到稳定状态，使环路锁定速度提高。

可选的，在校准环节中，当环路锁定时，获取参考时钟信号的延迟信号作为第二输入信号的步骤中，可以设置环路锁定的目标工作点；当环路锁定在目标工作点时，获取参考时钟信号的延迟信号作为第二输入信号。

在本发明实施例中，环路锁定的目标工作点指的是延迟锁相环路稳定时的工作点，具体的，在鉴频鉴相器PFD中，当第三延迟信号与第四延迟信号的相位相同时，电荷泵CP的输出稳定不变，而ADC采样器的输出也会稳定在某个值，该某个值则为延迟锁相环路稳定时的工作点，此时，控制延迟锁相环路进行锁定，锁定第一电容和第二电容的值不再变化，则第三延迟信号与第四延迟信号的相位也不再变化，依然保持相位的相同，完成时钟信号在该个工作点的同步。

在校准环节中，可以先对延迟锁相环路进行自动校准以及延迟时间校准，来确定延迟锁相环路在环路锁定时的工作点作为目标工作点，此时，将获取到的延迟时间与参考时钟信号进行相加，得到参考时钟信号的延迟信号作为第二输入信号。在正式对延迟锁相环路进行电容检测时，可以通过第二输入信号延迟锁相环路快速锁定在目标工作点，提高延迟锁相环路的锁定速度。

可选的，在设置环路锁定的目标工作点的步骤中，可以通过预设的查找方法，确定环路锁定的目标工作点。

在本发明实施例中，上述预设的查找法可以是二分查找法、遍历查找法以及穷举法中的一种，优选为二分查找法，具体的，可以预先设置延迟时间的有序表，通过二分查找法在有序表中查找到合适的延迟时间，使得延迟锁相环路在一个较好的工作点上进行环路锁定。通过二分查找法对延迟时间的有序表进行延迟时间查找，具有比较次数少、查找速度快、平均性能好、占用系统内存较少的优点。

在本发明实施例中，上述有序表中延迟时间可以是按升序排列，将表中间位置记录的延迟时间用于校准环节，如果延迟锁相环路在相同的工作点上进行环路锁定，则查找成功；否则利用中间位置记录将表分成前、后两个子表，如果中间位置记录的延迟时间的工作点大于延迟锁相环路在校准环节的工作点，则进一步查找前一子表，否则进一步查找后一子表。重复以上过程，直到找到满足条件的延迟时间，使查找成功，或直到子表不存在为止，此时查找不成功。查找不成功时，可以选择延迟时间的工作点与延迟锁相环路在校准环节的工作点最相近的延迟时间与参考时钟信号进行相加，得到第二输入信号，再通过第二输入信号确定校准环节中环路锁定的目标工作点。

可选的，主通路包括第三电容，在设置环路锁定的目标工作点的步骤中，可以获取供电电源的电压值；以环路锁定时第三电容的电压值接近二分之一供电电源的电压值为目标，确定环路锁定的目标工作点。

在本发明实施例中，供电电源的电压值VDD，在校准环节中，当环路锁定，且第三电容的电压值接近1/2VDD时延迟锁相环路的工作点为目标工作点。计算延迟锁相环路在该个目标工作点下的延迟时间，将延迟时间与参考时钟信号进行相加，得到第二延迟信号。在检测延迟锁相环路中第一电容和第二电容时，使用校准环节得到的延迟时间与参考时钟信号进行相加，可以帮助延迟锁相环路快速稳定下来。

可选的，主通路包括第三电容，设置环路锁定的目标工作点的步骤中，可以根据供电电源的电压值，以提高信号量为目标，分析第三电容的电压值；根据第三电容的电压值，确定环路锁定的目标工作点。

在本发明实施例中，上述信号量为延迟时间的信号量，可以通过相同结构的延迟锁相环路的数据进行大数据分析，分析第三电容的电压值、供电电源的电压值以及延迟时间的信号量三者之间的关系，从而找到使延迟时间信号量最大的第三电容的最佳电压值，使得校准环节中，延迟锁相环路在环路锁定时，第三电容的电压值处于最佳电压值。使用校准环节得到的延迟时间与参考时钟信号进行相加，可以帮助延迟锁相环路快速稳定下来。

可选的，在当环路锁定在目标工作点时，获取参考时钟信号的延迟信号作为第二延迟信号的步骤中，可以通过调整第二电容的值，得到多个候选延迟时间；根据环路锁定在目标工作点时，从多个候选延迟时间中确定目标候选延迟时间；根据目标候选延迟时间和参考时钟信号，确定第二输入信号。

在本发明实施例中，当第一电容的值发生变化时，可以通过主通路输出信号的变化，调整第二电容的值大小，从而使环路锁定。在校准环节中，确定目标工作点后，可以通过调整第二电容的值，使得延迟锁相环路在不同工作点进行环路锁定，此时，可以得到多个候选延迟时间。当延迟锁相环路在目标工作点进行环路锁定时，确定此时延迟时间为目标候选延迟时间。可以将目标候选延迟时间和参考时钟信号进行相加，得到第二输入信号。使用校准环节得到的延迟时间与参考时钟信号进行相加，可以帮助延迟锁相环路快速稳定下来。

可选的，在通过调整第二电容的值，得到多个候选延迟时间的步骤中，可以获取目标延迟锁相环路中的当前使用环境参数；根据当前使用环境参数，获取参考延迟锁相环路的历史第二电容的变化值，参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；根据历史第二电容的变化值，预测目标延迟锁相环路的第一电容的初始值和第二电容的初始值；通过调整第一电容的初始值和第二电容的初始值，得到多个候选延迟时间。

在本发明实施例中，上述当前使用环境参数可以是延迟锁相环路所要应用的工况条件，比如工作频率、工作温度、主时钟设备参数和从时钟设备参数等。

在得到参考延迟锁相环路的历史第二电容的变化值后，可以通过历史第二电容的变化值，预测目标延迟锁相环路的第二电容的初始值。具体的，可以将历史第二电容的变化值输入预先训练好的第一时序网络预测中，预设得到目标延迟锁相环路的第二电容的初始值。

由于参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数，因此，参考延迟锁相环路与目标延迟锁相环路具有相似的工作参数，以历史第二电容的变化值，预测目标延迟锁相环路的第二电容的初始值，通过调整第二电容的初始值，可以在校准环节，帮助延迟锁相环路快速稳定，从而帮助延迟锁相环路快速进行环路锁定。

可选的，在当环路锁定在目标工作点时，获取参考时钟信号的延迟信号作为第二输入信号的步骤中，可以获取目标延迟锁相环路中的当前使用环境参数；根据当前使用环境参数，获取参考延迟锁相环路的历史延迟时间，参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；根据历史延迟时间，通过预训练的预测网络对目标延迟锁相环路的延迟时间进行预测，得到预测延迟时间；以预测延迟时间为初始延迟时间，对第二电容的值进行调整，得到多个候选延迟时间；根据环路锁定在目标工作点时，从多个候选延迟时间或初始延迟时间中，确定目标候选延迟时间；根据目标候选延迟时间和参考时钟信号，确定第二延迟信号。

在本发明实施例中，上述当前使用环境参数可以是延迟锁相环路所要应用的工况条件，比如工作频率、工作温度、工作湿度、主时钟设备参数和从时钟设备参数等。

在得到参考延迟锁相环路的历史延迟时间后，可以通过历史延迟时间，预测目标延迟锁相环路的预测延迟时间。具体的，可以将历史第一电容的变化值与历史第二电容的变化值输入预先训练好的第二时序网络预测中，预设得到目标延迟锁相环路的预测延迟时间。

由于参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数，因此，参考延迟锁相环路与目标延迟锁相环路具有相似的工作参数，以历史延迟时间，预测目标延迟锁相环路的预测延迟时间，并将预测延迟时间与参考信号进行相加，得到预测的第二输入信号，通过预测的第二输入信号，可以在校准环节，帮助延迟锁相环路快速稳定，从而帮助延迟锁相环路快速进行环路锁定。

在校准环节完成后，正式检测延迟锁相环路中的第一电容和第二电容的变化时，可以根据当前时间步的输出信号，计算第二电容的变化值，可以根据第二电容的变化值调整第二电容，使得延迟锁相环路进行环路锁定。在本发明实施例中，使用自动校准时得到的延迟时间与参考时钟信号进行相加，得到第二延迟信号，可以帮助延迟锁相环路快速稳定，从而帮助延迟锁相环路快速进行环路锁定。在检测到第一电容发生变化时，主通路的输出信号也会发生变化，通过主通路的输出信号的变化，调整第二电容的大小，从而使延迟锁相环路的输出再次稳定下来，使延迟锁相环路进行环路锁定。

在本发明实施例中，需要说明的是，消除通道的输入信号相对于信号通道的输入信号有延迟，即第二延迟信号与参考时钟信号之间存在延迟时间，延迟时间为正式做电容检测前的校准环节进行确定。

可选的，消除通路还包括状态开关，状态开关与第二电容的输入端电连接，在当所述电容检测电路处于开环状态时，将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号的步骤之前，还可以调整状态开关，将电容检测电路从闭环状态切换到开环状态，或者将电容检测电路从开环状态切换到闭环状态。

具体的，上述开环状态与闭环状态的切换可以通过状态开关进行控制，上述状态开关可以设置在第二电容的输入端与主通路的输出端之间，当状态开关连接第二电容的输入端与主通路的输出端时，则切换到闭环状态，当状态开关断开第二电容的输入端与主通路的输出端时，则切换到开环状态。

可选的，主通路的输入端与一选择开关电连接，在将第一延迟信号与第二延迟信号输入主通路，得到主通路在当前时间步的输出信号的步骤中，可以通过选择开关，对第一延迟信号与第二延迟信号进行选择，得到目标信号；将目标信号输入主通路，得到主通路在当前时间步的输出信号。

具体的，选择开关包括正负接入端口，通过选择开关，可以将第一延迟信号与第二延迟信号的正负接入端口进行切换。可以理解为通过选择开关，将电荷泵CP的输入信号按预设周期进行正负接入端口反接。

可选的，在通过选择开关，对第一延迟信号与第二延迟信号进行选择，得到目标信号的步骤中，可以获取参考时钟信号的分频信号；通过分频信号控制选择开关对第一延迟信号与第二延迟信号进行选择，得到目标信号。

具体的，上述分频信号可以是N次分频信号，上述N次分频信号的一个周期等于参考时钟信号的N个周期。

优选的，上述分频信号可以是二分频信号。二分频信号的一个周期等于参考时钟信号的两个周期，通过二分频信号控制选择开关，每个二分频信号周期切换一次第一延迟信号与第二延迟信号的正负接入端口。从而使得第一延迟信号与第二延迟信号在相位相同时，电荷泵CP的输入信号（相当于鉴频鉴相器PFD的输出信号）是一条直线，第一延迟信号与第二延迟信号在相位不同时，相邻变化量分布在直线的两侧，便于第一延迟信号的变化量测量。

可选的，选择开关包括第一选择器与第二选择器，在通过二分频信号控制选择开关对第一延迟信号与第二延迟信号进行选择，得到目标信号的步骤中，可以通过二分频信号控制第一选择器和第二选择器，通过第一选择器和第二选择器对第一延迟信号与第二延迟信号进行选择，得到目标信号。

具体的，请同时参考图8，图8中的输入A可以是第一延迟信号，输入B可以是第二延迟信号，第一延迟信号分别连接在第一选择器和第二选择器的1号接入端口，第二延迟信号分别连接在第一选择器和第二选择器的2号接入端口，当控制信号SEL=0时，输出Y0=输入A，输出Y1=输入B，此时，输入A接电荷泵CP的正接入端口，输入B接电荷泵CP的负接入端口；当控制信号SEL=1时，输出Y0=输入B，输出Y1=输入A，此时，输入A接电荷泵CP的负接入端口，输入B接电荷泵CP的正接入端口。

需要说明的是，上述目标信号指的是第一延迟信号与第二延迟信号作为不同接入端口对应的输入状态的信号。

可选的，主通路包括鉴频鉴相器以及电荷泵，鉴频鉴相器的输出端与电荷泵的输入端电连接，选择开关的输出端与鉴频鉴相器的输入端电连接，或者选择开关的输出端与所述电荷泵的输入端电连接，在根据主通路在当前时间步的输出信号计算第一电容的变化值的步骤中，当鉴频鉴相器的输出信号中第一延迟信号与第二延迟信号之间的相位差不为0时，对电荷泵的输出信号进行检测，得到第一电容的变化值。

具体的，当鉴频鉴相器的输出信号中第一延迟信号与第二延迟信号之间的相位差不为0时，由于第二电容的控制字通过第一输入信号进行固定，所以第二延迟信号的相位不会发生变化，可以得到第一延迟信号与第二延迟信号之间的相位差是由第一延迟信号变化产生的，因此，可以确定第一电容发生了变化。第一延迟信号与第二延迟信号之间的相位差是由第一电容的变化量产生，因此，可以通过第一延迟信号与第二延迟信号之间的相位差计算得到第一电容的变化量。

可选的，在当鉴频鉴相器的输出信号中第一延迟信号与第二延迟信号之间的相位差不为0时，对电荷泵的输出信号进行检测，得到第一电容的变化值的步骤中，可以预先确定电荷泵的输出信号中的目标频点；当鉴频鉴相器的输出信号中第一延迟信号与第二延迟信号之间的相位差不为0时，在电荷泵的输出信号中的目标频点处进行信号幅度检测，得到第一电容的变化值。

具体的，上述目标频点可以是电荷泵CP输出信号的1/2Vosc频率处，通过对电荷泵CP输出信号的1/2Vosc频率处进行信号幅度的检测，可以得到第一电容的变化情况。

本发明实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任何一种基于延迟锁相环路的电容检测优化方法的部分或全部步骤。

本发明实施例还提供一种电子设备，所述电子设备包括存储了计算机程序的非瞬时性计算机可读存储介质，所述计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种基于延迟锁相环路的电容检测方法的部分或全部步骤。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接入端口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。

所述集成的单元如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备（可为单片机、个人计算机、服务器或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于延迟锁相环路的电容检测方法，其特征在于，应用于电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的第一输入端电连接，所述消除通路的输出端与所述主通路的第二输入端电连接，所述消除通路的输入端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述方法包括以下步骤：

当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；

将所述消除通路的第一输入信号与所述参考时钟信号通过所述第二电容进行延迟处理，得到第二延迟信号，所述第一输入信号为所述电容检测电路在闭环状态下稳定时所述主通路的输出信号；

将所述第一延迟信号与所述第二延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号；

根据所述主通路在当前时间步的输出信号计算所述第一电容的变化值。

2.如权利要求1所述的基于延迟锁相环路的电容检测方法，其特征在于，在所述当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号的步骤之前，所述方法还包括：

当所述电容检测电路处于闭环状态时，获取所述电容检测电路在稳定时所述主通路的候选输出信号；

从所述候选输出信号中确定所述消除通路的第一输入信号。

3.如权利要求2所述的基于延迟锁相环路的电容检测方法，其特征在于，所述当所述电容检测电路处于闭环状态时，获取所述电容检测电路在稳定时所述主通路的候选输出信号的步骤包括：

当所述电容检测电路处于闭环状态时，将所述参考时钟信号通过所述第一电容进行延迟处理，得到第三延迟信号；

将所述消除通路的第二输入信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第四延迟信号，其中，所述消除通路的第二输入信号为所述参考时钟信号，或校准环节中当环路锁定时相对于所述参考时钟信号的延迟信号；

将所述第三延迟信号与所述第四延迟信号输入到所述主通路，在所述主通路的输出信号稳定时，得到所述电容检测电路在闭环状态下稳定时所述主通路的候选输出信号。

4.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述消除通路还包括状态开关，所述状态开关与所述第二电容的输入端电连接，在所述当所述电容检测电路处于开环状态时，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号的步骤之前，所述方法还包括：

调整所述状态开关，将所述电容检测电路从闭环状态切换到开环状态，或者将所述电容检测电路从开环状态切换到闭环状态。

5.如权利要求4所述的基于延迟锁相环路的电容检测方法，其特征在于，所述主通路的输入端与一选择开关电连接，所述将所述第一延迟信号与所述第二延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号的步骤包括：

通过所述选择开关，对所述第一延迟信号与所述第二延迟信号的接入端口进行选择，得到目标信号；

将目标信号输入所述主通路，得到所述主通路在当前时间步的输出信号。

6.如权利要求5所述的基于延迟锁相环路的电容检测方法，其特征在于，所述通过所述选择开关，对所述第一延迟信号与所述第二延迟信号进行选择，得到目标信号的步骤包括：

获取所述参考时钟信号的分频信号；

通过所述分频信号控制所述选择开关对所述第一延迟信号与所述第二延迟信号进行选择，得到目标信号。

7.如权利要求6所述的基于延迟锁相环路的电容检测方法，其特征在于，所述选择开关包括第一选择器与第二选择器，所述通过所述分频信号控制所述选择开关对所述第一延迟信号与所述第二延迟信号的接入端口进行选择，得到目标信号的步骤包括：

通过所述分频信号控制所述第一选择器和所述第二选择器，通过所述第一选择器和所述第二选择器对所述第一延迟信号与所述第二延迟信号的接入端口进行选择，得到目标信号。

8.如权利要求7所述的基于延迟锁相环路的电容检测方法，其特征在于，所述主通路包括鉴频鉴相器以及电荷泵，所述鉴频鉴相器的输出端与所述电荷泵的输入端电连接，所述选择开关的输出端与所述鉴频鉴相器的输入端电连接，或者所述选择开关的输出端与所述电荷泵的输入端电连接，所述根据所述主通路在当前时间步的输出信号计算所述第一电容的变化值的步骤包括：

对所述电荷泵的输出信号进行检测，得到所述第一电容的变化值。

9.如权利要求8所述的基于延迟锁相环路的电容检测方法，其特征在于，所述对所述电荷泵的输出信号进行检测，得到所述第一电容的变化值的步骤包括：

预先确定所述电荷泵的输出信号中的目标频点；

在所述电荷泵的输出信号中的目标频点处进行信号幅度检测，得到所述第一电容的变化值。

10.一种电容检测电路，其特征在于，所述延迟锁相环路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的第一输入端电连接，所述消除通路的输出端与所述主通路的第二输入端电连接，所述消除通路的输入端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述延迟锁相环路用于实现如权利要求1至9中任一项所述的基于延迟锁相环路的电容检测方法中的步骤。