CN115575719A

CN115575719A - 一种基于延迟锁相环路的电容检测方法及电容检测电路

Info

Publication number: CN115575719A
Application number: CN202211187935.6A
Authority: CN
Inventors: 白颂荣; 范硕; 张海越
Original assignee: Shenzhen Xihua Technology Co Ltd
Current assignee: Shenzhen Xihua Technology Co Ltd
Priority date: 2022-09-28
Filing date: 2022-09-28
Publication date: 2023-01-06
Anticipated expiration: 2042-09-28

Abstract

本发明实施例提供一种基于延迟锁相环路的电容检测方法及电容检测电路，将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第三延迟信号，其中，第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将第一延迟信号与第三延迟信号输入主通路，得到主通路在当前时间步的输出信号；在主通路在当前时间步的输出信号稳定时，根据当前时间步的输出信号计算第一电容的值。本发明在使得延迟锁相环路的能在提高电容检测范围的同时，避免使用参考时钟信号造成信号通路与消除通路的延迟无法相等，使得延迟锁相环锁定失败的情况。

Description

一种基于延迟锁相环路的电容检测方法及电容检测电路

技术领域

本发明涉及电子设备领域，尤其涉及一种基于延迟锁相环路的电容检测方法及电容检测电路。

背景技术

延迟锁相环的作用是消除时钟延迟，实现零传输延迟，使输入的时钟信号与整个芯片内部全局时钟网络之间偏差最小，延迟锁相环主要由鉴相器、电荷泵和采样器组成，通过采样器的输出和鉴相器形成消除通路，通过反馈信号来使全局时钟网络的时钟信号与输入的时钟信号同步。在现有电容检测电路中，是通过信号通路中的延迟电容对输入的时钟信号进行延迟，通过消除通路中的电容确定延迟信号，因此，需要对信号通路的延迟电容和反馈环中的电容大小进行检测和调整，使输入的时钟信号在延迟后与输出的时钟信号的相同同步，在输出的时钟信号稳定时，计算出信号通路中的延迟电容的值。但由于现有延迟锁相环是通过输入的时钟信号来进行信号反馈的，需要满足消除通路的等效电阻大于信号通路的等效电阻，使得信号通路的等效电阻不能设置得很小或很大，这样会导致信号通路与消除通路的延迟无法相等的情况，从而造成延迟锁相环锁定失败的问题，导致电容检测的无法检测。

发明内容

本发明实施例提供一种基于延迟锁相环路的电容检测方法，通过将在校准环节中，当环路锁定时相对参考时钟信号的延迟信号作为第二延迟信号，并在第二延迟信号与上一时间步的输出信号的基础上，通过第二电容进行延迟处理，得到第三延迟信号，并第三延迟信号与第一延迟信号共同输入主通路，得到当前时间步输出信号，根据当前时间步的输出信号，与现有技术相比，使用第二延迟信号替代参考时钟信号与上一时间步的输出信号进行延迟处理，从而避免使用参考时钟信号造成的时钟同步不准确，使得延迟锁相环路的时钟同步准确率提高，进而提高电容检测的准确率。

第一方面，本发明实施例提供一种基于延迟锁相环路的电容检测方法，应用于电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述方法包括以下步骤：

将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；

将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号，其中，所述第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；

将所述第一延迟信号与第三延迟信号输入所述主通路，得到所述主通路在当前时间步的输出信号；

在所述主通路在当前时间步的输出信号稳定时，根据所述当前时间步的输出信号计算所述第一电容的值。

可选的，在所述将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号的步骤之前，所述方法还包括：

对所述延迟锁相环路进行校准；

在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号。

可选的，所述在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：

设置环路锁定的目标工作点；

当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号。

可选的，所述设置环路锁定的目标工作点的步骤包括：

通过预设的查找方法，确定环路锁定的目标工作点。

可选的，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：

获取供电电源的电压值；

以环路锁定时所述第三电容的电压值接近二分之一所述供电电源的电压值为目标，确定环路锁定的目标工作点。

根据供电电源的电压值，以提高信号量为目标，分析所述第三电容的电压值；

根据所述第三电容的电压值，确定环路锁定的目标工作点。

可选的，所述当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：

通过调整第二电容的值，得到多个候选延迟时间；

根据环路锁定在所述目标工作点时，从所述多个候选延迟时间中确定目标候选延迟时间；

根据所述目标候选延迟时间和所述参考时钟信号，确定第二延迟信号。

可选的，所述通过调整所述第二电容的值，得到多个候选延迟时间的步骤包括：

获取目标延迟锁相环路中的当前使用环境参数；

根据所述当前使用环境参数，获取参考延迟锁相环路的第二电容历史变化值，所述参考延迟锁相环路与所述目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；

根据所述第二电容历史变化值，预测所述目标延迟锁相环路的第二电容的初始值；

通过调整所述所述第二电容的初始值，得到多个候选延迟时间。

可选的，所述当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括:

获取目标延迟锁相环路中的当前使用环境参数；

根据所述当前使用环境参数，获取参考延迟锁相环路的历史延迟时间，所述参考延迟锁相环路与所述目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；

根据所述历史延迟时间，通过预训练的预测网络对所述目标延迟锁相环路的延迟时间进行预测，得到预测延迟时间；

以所述预测延迟时间为初始延迟时间，对所述第二电容的值进行调整，得到多个候选延迟时间；

根据环路锁定在所述目标工作点时，从所述多个候选延迟时间或初始延迟时间中，确定目标候选延迟时间；

第二方面，本发明实施例提供一种电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述延迟锁相环路用于实现如本发明实施例中任一项所述的基于延迟锁相环路的电容检测方法中的步骤。

本发明实施例中，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号，其中，所述第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将所述第一延迟信号与第三延迟信号输入主通路，得到所述主通路在当前时间步的输出信号；在所述主通路在当前时间步的输出信号稳定时，根据所述当前时间步的输出信号计算所述第一电容的值。通过将在校准环节中，当环路锁定时相对参考时钟信号的延迟信号作为第二延迟信号，并在第二延迟信号与上一时间步的输出信号的基础上，通过第二电容进行延迟处理，得到第三延迟信号，并第三延迟信号与第一延迟信号共同输入主通路，得到当前时间步输出信号，与现有技术相比，使用第二延迟信号替代参考时钟信号与上一时间步的输出信号进行延迟处理，从而在使得延迟锁相环路的能在提高电容检测范围的同时，避免使用参考时钟信号造成信号通路与消除通路的延迟无法相等，使得延迟锁相环锁定失败的情况。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种电容检测电路的结构图；

图2是现有技术中电容检测电路的结构图；

图3是本发明实施例提供的一种对参考时钟信号进行延迟的原理图；

图4是本发明实施例提供的一种反向器对电容充电过程的等效电路图;

图5是本发明实施例提供的一种RC网络对阶跃信号的响应过程示意图;

图6是本发明实施例提供的一种基于延迟锁相环路的电容检测方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参见图1，图1是本发明实施例提供的一种电容检测电路的结构图，如图1所示，该电容检测电路包括：主通路、信号通路以及消除通路。

在本发明实施例中，信号通路的输出端与主通路的输入端电连接，消除通路的输出端与主通路的输入端电连接，消除通路的输出端与主通路的输出端电连接，其中，信号通路包括第一电容，消除通路包括第二电容。其中，主通路与消除通路构建延迟锁相环，第一电容也可以称为待检测电容。

信号通路的输入为参考时钟信号Vosc，信号通路中的第一电容Cx对参考时钟信号Vosc进行延迟，得到信号通路输出的第一延迟信号Vosc_Cx。

请继续参考图2，图2现有技术中电容检测电路的结构图，如图2所示，在现有技术中，消除通路的输入为参考时钟信号Vosc，消除通路中的第二电容Cc中加载有主通路在上一时间步的输出信号Dout，消除通路中的第二电容Cc对参考时钟信号Vosc进行延迟，得到消除通路输出的第三延迟信号Vosc_Cc。在当前时间步，将第一延迟信号Vosc_Cx与第三延迟信号Vosc_Cc输入到主通路中，得到主通路在当前时间步的输出信号Dout。可以看出，由于第一电容Cx上充电需要时间，所以参考时钟信号Vosc就产生了延迟，得到第一延迟信号Vosc_Cx，当第一电容Cx的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。第一延迟信号Vosc_Cx跟第三延迟信号Vosc_Cc主通路后输出对应的输出信号Dout。输出信号Dout又会反馈去控制消除通路上第二电容Cc的大小。当环路锁定稳定时，第一延迟信号Vosc_Cx跟第三延迟信号Vosc_Cc的相位相同，主通路的输出稳定会稳定到某个值。当主通路的输出稳定时，可以从主通路的输出信号Dout推出当前时间步的第二电容Cc的值。而消除通道的延迟时间跟信号通路的延迟时间是正相关的。所以通过分析主通路的输出信号Dout，就可以得到第一电容Cx的具体变化量，这样就实现了对第一电容Cx的检测。

需要说明的是，第一电容Cx的大小变化可以是通过生物触摸产生的大小变化。另外，在本发明实施例中，采用第二延迟信号Vosc_delay输入到消除通路中，消除通路中的第二电容Cc对第二延迟信号Vosc_delay进行延迟，得到消除通路输出的第三延迟信号Vosc_Cc。第二延迟信号Vosc_delay为相对信号通路延迟后的信号，第二延迟信号可以是预先设置的可调节的信号。

具体的，在本发明实施例中，信号通路包括第一反向器和第二反向器，第一反向器和第二反向器之间耦接第一电容Cx。主通路包括鉴频鉴相器PFD、电荷泵CP（chargepump）以及ADC采样器。消除通路包括第三反向器和第四反向器，第三反向器和第四反向器之间耦接第二电容Cc。请参考图3，图3是本发明实施例提供的一种对参考时钟信号进行延迟的原理图，如图3所示，参考时钟信号Vosc通过第一反向器输入第一电容Cx，对第一电容Cx进行充电，使第一电容Cx的电压从0上升到供电电源的电压值VDD，当第一电容Cx的电压超过第二反向器阈值电压的时候，第二反向器的输出会从VDD降到0。由于第一电容Cx上充电需要时间，所以参考时钟信号Vosc就产生了延迟，得到第一延迟信号Vosc_Cx，当第一电容Cx的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。

进一步的，在本发明实施例中，反向器对电容充电过程可以等效成RC网络对阶跃信号的响应过程，请参考图4和图5，图4是本发明实施例提供的一种反向器对电容充电过程的等效电路图，图5是本发明实施例提供的一种RC网络对阶跃信号的响应过程示意图，如图4所示，Step Input是参考时钟信号的信号源，信号强度为供电电源的电压值VDD， R为反向器的等效输出阻抗，C为负载电容，Vout为等效电路的输出信号。请结合图5，以从0开始的阶跃为例，相当于反向器输出从0到供电电源的电压值VDD的建立过程。当输出电压超过一级翻转点后，可以寻找一个时间点Tp，在这个时间点Tp上，电容C上的电压达到第二级翻转点。可以假定第二级翻转点是VDD/2，Tp满足下面等式：

在等式中，τ= RC =时间常数（time comstant）。

当Vout等于VDD / 2，时间为Tp，从上述等式中，可以得到VDD / 2 =（1-

） VDD，进而可以得到Tp = ln（2 ）τ=0.69τ，由于τ= RC =时间常数，则可以得到Tp = 0.69RC。

进一步可以看出，当电容发生微小变化时，引起的延迟时间变化为：

可以看出，延迟时间变化的信号量与等效电阻正相关，为了提高延迟时间变化的信号量要提高反向器的等效电阻R。但是等效电阻不能无限提高，因为反向器要工作，需要信号基本建立。如果R过于大，信号建立时间过长，那整个反向器组成的信号通路和消除通路就不翻转了，工作就不再正常。另外，由于信号通路和消除通路的输入信号都是时钟参考信号，当延迟锁相环路的输出稳定时，要求消除通路的延迟时间等于信号通路的延迟时间：

。而消除通路中第二电容Cc的值一般是小于信号通路中第一电容Cx的值的，这就要求消除通路的等效电阻

要大于信号通路的等效电阻

。可以动态的去调整消除通路中第二电容Cc的值，使消除通路的等效电阻

固定下来。

实际应用中，信号通路中第一电容Cx的取值范围会非常大，比如支持信号通路中第一电容Cx接近0pF的情况。这样，当信号通路中第一电容Cx较小的时候，消除通路中第二电容Cc即使也很小，在满足

大于

的条件下，可能会出现信号通路和消除通路的延迟永远无法相等的情况，导致时钟同步不准确。所以

不能设置得太大，这样就降低了延迟时间的信号量。

在本发明实施例中，由于采用第二延迟信号作为消除通路的输入信号，与信号通路的输入信号不同，所以当延迟锁相环路的输出稳定时，不要求消除通路的延迟时间等于信号通路的延迟时间。因此，当延迟锁相环路的输出稳定时，不需要要求消除通路的等效电阻

要大于信号通路的等效电阻

，当信号通路中第一电容Cx较小的时候，消除通路中第二电容Cc即使也很小，也不会出现信号通路和消除通路的延迟永远无法相等的情况，提高了时钟同步的准确率。将消除通路的等效电阻

与信号通路的等效电阻

进行解耦，信号通路的等效电阻

在设置时，不需要考虑环路锁定范围，延迟时间的信号量也得到了增强。另外，将消除通路的等效电阻

与信号通路的等效电阻

的解耦，也可以使得信号通路中第一电容Cx与消除通路中第二电容Cc也得到解耦，消除通路中第二电容Cc的取值范围不用再去覆盖信号通路中第一电容Cx的取值范围。进而可以降低消除通路中第二电容Cc 的大小，消除通路中第二电容Cc是由片上电容组成，其大小跟芯片面积正相关。降低消除通路中第二电容Cc的大小，也就降低的芯片的面积，降低了芯片成本。

请参见图6，图6是本发明实施例提供的一种基于延迟锁相环路的电容检测方法的流程图，如图6所示，该基于延迟锁相环路的电容检测方法包括以下步骤：

601、将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号。

在本发明实施例中，基于延迟锁相环路的电容检测方法应用于电容检测电路，上述电容检测电路包括：主通路、信号通路以及消除通路，上述信号通路的输出端与上述主通路的输入端电连接，上述消除通路的输出端与上述主通路的输入端电连接，上述消除通路的输出端与上述主通路的输出端电连接，其中，上述信号通路包括第一电容，上述消除通路包括第二电容。其中，上述主通路与上述消除通路构成延迟锁相环路。

上述参考时钟信号可以是从时钟信号源产生的时钟信号，在一个时钟网络中，可以包括主时钟设备和从时钟设备，主时钟设备可以将自身系统时钟作为参考时钟信号发送到从时钟设备中，使从时钟设备与主时钟设备具有同步的时钟。上述主时钟设备可以作为时钟信号源。而本发明实施例中的延迟锁相环路可以利用从时钟设备与主时钟设备的时钟同步，计算出第一电容的值，第一电容可以是应用于电容控制设备，比如电容式触摸屏或电容式信号发生器等电容控制设备。

上述延迟处理过程为对第一电容进行充电的过程，由于第一电容上充电需要时间，所以参考时钟信号就产生了延迟，得到第一延迟信号，当第一电容的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。

具体的，信号通路包括第一反向器和第二反向器，第一反向器和第二反向器之间耦接第一电容。参考时钟信号通过第一反向器输入到第一电容，通过第一电容的充电进行延迟，通过第二反向器进行翻转后得到第一延迟信号。

602、将第二延迟信号与主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第三延迟信号。

在本发明实施例中，上述第二延迟信号为校准环节中，当环路锁定时相对于上述参考时钟信号的延迟信号。

需要说明的是，上述校准环节是在正式对延迟锁相环路中的第一电容和第二电容进行检测之前进行自动校准及延迟时间校准的环节。

通过校准环节得到第二延迟信号替代现有技术中的参考时钟信号作为消除通路的输入信号，可以使得延迟锁相环路的输出稳定时，不要求消除通路的延迟时间等于信号通路的延迟时间。因此，当延迟锁相环路的输出稳定时，不需要要求消除通路的等效电阻要大于信号通路的等效电阻，当信号通路中第一电容较小的时候，消除通路中第二电容即使也很小，也不会出现信号通路和消除通路的延迟永远无法相等的情况，从而提高时钟同步的准确率。

上一时间步指的是第一电容和第二电容的上一次检测对应的时间步，比如，在t时刻对第一电容和第二电容进行检测时，主通路在上一时间步的输出信号则为主通路在t－1时刻的输出信号。

具体的，消除通路包括第三反向器和第四反向器，第三反向器和第四反向器之间耦接第二电容。

将第二延迟信号与主通路在上一时间步的输出信号通过第二电容进行延迟处理的过程中，主通路在上一时间步的输出信号是直接加载于第二电容的，第二延迟信号则是通过第三反向器输入到第二电容的，第二延迟信号通过加载了主通路在上一时间步的输出信号的第二电容进行充电延迟，得到第三延迟信号。

上一时间步对应的第一延迟信号与上一时间步的第三延迟信号同时输入到主通路的鉴频鉴相器PFD，通过鉴频鉴相器PFD后输入到电荷泵CP，通过电荷泵CP后经过ADC采样器采样输出上一时间步的输出信号。

603、将第一延迟信号与第三延迟信号输入主通路，得到主通路在当前时间步的输出信号。

在本发明实施例中，主通路包括鉴频鉴相器PFD、电荷泵CP以及ADC采样器。在当前时间步，第一延迟信号与第三延迟信号输入主通路中，同时输入到主通路的鉴频鉴相器PFD，通过鉴频鉴相器PFD后输入到电荷泵CP，通过电荷泵CP后经过ADC采样器采样输出当前时间步的输出信号。可以将ADC采样器的输出信号通过数字处理后加载到第二电容上，用来改变第二电容的大小。

604、在主通路在当前时间步的输出信号稳定时，根据当前时间步的输出信号计算第一电容的值。

在本发明实施例中，在鉴频鉴相器PFD中，当第一延迟信号与第三延迟信号的相位相同时，电荷泵CP的输出稳定不变，而ADC采样器的输出也会稳定在某个值，此时，控制延迟锁相环路进行锁定，锁定第二电容的值不再变化，则第一延迟信号与第三延迟信号的相位也不再变化，依然保持相位的相同，完成时钟信号的同步。当第一电容受外界影响产生变化时，通过分析当前时间步主通路的输出信号，就可以得到第一电容的具体变化量，这样就实现了对第一电容的检测。

具体的，在当前时间步，将第一延迟信号与第三延迟信号输入到主通路中，得到主通路在当前时间步的输出信号。由于第一电容上充电需要时间，所以参考时钟信号就产生了延迟，得到第一延迟信号，当第一电容的大小变化时，充电需要时间也会发生变化，因此，延迟时间也发生变化。第一延迟信号跟第三延迟信号通过主通路后输出对应的输出信号。输出信号又会反馈去控制消除通路上第二电容的大小。当环路锁定稳定时，第一延迟信号跟第三延迟信号的相位相同，主通路的输出稳定会稳定到某个值。当主通路的输出稳定时，可以从主通路的输出信号推出当前时间步的第二电容的值。而消除通道的延迟时间跟信号通路的延迟时间是正相关的。所以通过分析主通路的输出信号，就可以得到第一电容的具体变化量，这样就实现了对第一电容的检测。

本发明实施例中，将参考时钟信号通过所述第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号，其中，所述第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将所述第一延迟信号与第三延迟信号输入主通路，得到所述主通路在当前时间步的输出信号；在主通路在当前时间步的输出信号稳定时，根据当前时间步的输出信号计算第一电容的值。通过将在校准环节中，当环路锁定时相对参考时钟信号的延迟信号作为第二延迟信号，并在第二延迟信号与上一时间步的输出信号的基础上，通过第二电容进行延迟处理，得到第三延迟信号，并第三延迟信号与第一延迟信号共同输入主通路，得到当前时间步输出信号，根据当前时间步的输出信号，计算第一电容的变化值和第二电容的变化值，可以根据第二电容的变化值调整第二电容，与现有技术相比，使用第二延迟信号替代参考时钟信号与上一时间步的输出信号进行延迟处理，从而在使得延迟锁相环路的能在提高电容检测范围的同时，避免使用参考时钟信号造成信号通路与消除通路的延迟无法相等，使得延迟锁相环锁定失败的情况。

可选的，在将第二延迟信号与主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第三延迟信号的步骤之前，还可以对延迟锁相环路进行校准，在校准环节中，当环路锁定时，获取参考时钟信号的延迟信号作为第二延迟信号。

在本发明实施例中，在正式对延迟锁相环路中的第一电容和第二电容进行检测之前，可以先对延迟锁相环路进行自动校准以及延迟时间校准，来确定环路锁定时，第二延迟信号相对于参考时钟信号的延迟时间。

需要说明的是，第二延迟信号为参考时钟信号加上自动校准以及延迟时间校准所得到的延迟时间。在本发明实施例中，可以通过一个适合的第二延迟信号来帮助延迟锁相环路在正式对第一电容和第二电容进行检测时，使主通路的输出信号快速达到稳定状态，使环路锁定速度提高。

可选的，在校准环节中，当环路锁定时，获取参考时钟信号的延迟信号作为第二延迟信号的步骤中，可以设置环路锁定的目标工作点；当环路锁定在目标工作点时，获取参考时钟信号的延迟信号作为第二延迟信号。

在本发明实施例中，环路锁定的目标工作点指的是延迟锁相环路稳定时的工作点，具体的，在鉴频鉴相器PFD中，当第一延迟信号与第三延迟信号的相位相同时，电荷泵CP的输出稳定不变，而ADC采样器的输出也会稳定在某个值，该某个值则为延迟锁相环路稳定时的工作点，此时，控制延迟锁相环路进行锁定，锁定第一电容和第二电容的值不再变化，则第一延迟信号与第三延迟信号的相位也不再变化，依然保持相位的相同，完成时钟信号在该个工作点的同步。

在校准环节中，可以先对延迟锁相环路进行自动校准以及延迟时间校准，来确定延迟锁相环路在环路锁定时的工作点作为目标工作点，此时，将获取到的延迟时间与参考时钟信号进行相加，得到参考时钟信号的延迟信号作为第二延迟信号。在正式对延迟锁相环路进行电容检测时，可以通过第二延迟信号延迟锁相环路快速锁定在目标工作点，提高延迟锁相环路的锁定速度。

可选的，在设置环路锁定的目标工作点的步骤中，可以通过预设的查找方法，确定环路锁定的目标工作点。

在本发明实施例中，上述预设的查找法可以是二分查找法、遍历查找法以及穷举法中的一种，优选为二分查找法，具体的，可以预先设置延迟时间的有序表，通过二分查找法在有序表中查找到合适的延迟时间，使得延迟锁相环路在一个较好的工作点上进行环路锁定。通过二分查找法对延迟时间的有序表进行延迟时间查找，具有比较次数少、查找速度快、平均性能好、占用系统内存较少的优点。

在本发明实施例中，上述有序表中延迟时间可以是按升序排列，将表中间位置记录的延迟时间用于校准环节，如果延迟锁相环路在相同的工作点上进行环路锁定，则查找成功；否则利用中间位置记录将表分成前、后两个子表，如果中间位置记录的延迟时间的工作点大于延迟锁相环路在校准环节的工作点，则进一步查找前一子表，否则进一步查找后一子表。重复以上过程，直到找到满足条件的延迟时间，使查找成功，或直到子表不存在为止，此时查找不成功。查找不成功时，可以选择延迟时间的工作点与延迟锁相环路在校准环节的工作点最相近的延迟时间与参考时钟信号进行相加，得到第二延迟信号，再通过第二延迟信号确定校准环节中环路锁定的目标工作点。

可选的，主通路包括第三电容，在设置环路锁定的目标工作点的步骤中，可以获取供电电源的电压值；以环路锁定时第三电容的电压值接近二分之一供电电源的电压值为目标，确定环路锁定的目标工作点。

在本发明实施例中，供电电源的电压值VDD，在校准环节中，当环路锁定，且第三电容的电压值接近1/2VDD时延迟锁相环路的工作点为目标工作点。计算延迟锁相环路在该个目标工作点下的延迟时间，将延迟时间与参考时钟信号进行相加，得到第二延迟信号。在检测延迟锁相环路中第一电容和第二电容时，使用校准环节得到的延迟时间与参考时钟信号进行相加，可以帮助延迟锁相环路快速稳定下来。

可选的，主通路包括第三电容，设置环路锁定的目标工作点的步骤中，可以根据供电电源的电压值，以提高信号量为目标，分析第三电容的电压值；根据第三电容的电压值，确定环路锁定的目标工作点。

在本发明实施例中，上述信号量为延迟时间的信号量，可以通过相同结构的延迟锁相环路的数据进行大数据分析，分析第三电容的电压值、供电电源的电压值以及延迟时间的信号量三者之间的关系，从而找到使延迟时间信号量最大的第三电容的最佳电压值，使得校准环节中，延迟锁相环路在环路锁定时，第三电容的电压值处于最佳电压值。使用校准环节得到的延迟时间与参考时钟信号进行相加，可以帮助延迟锁相环路快速稳定下来。

可选的，在当环路锁定在目标工作点时，获取参考时钟信号的延迟信号作为第二延迟信号的步骤中，可以通过调整第二电容的值，得到多个候选延迟时间；根据环路锁定在目标工作点时，从多个候选延迟时间中确定目标候选延迟时间；根据目标候选延迟时间和参考时钟信号，确定第二延迟信号。

在本发明实施例中，当第一电容的值发生变化时，可以通过主通路输出信号的变化，调整第二电容的值大小，从而使环路锁定。在校准环节中，确定目标工作点后，可以通过调整第二电容的值，使得延迟锁相环路在不同工作点进行环路锁定，此时，可以得到多个候选延迟时间。当延迟锁相环路在目标工作点进行环路锁定时，确定此时延迟时间为目标候选延迟时间。可以将目标候选延迟时间和参考时钟信号进行相加，得到第二延迟信号。使用校准环节得到的延迟时间与参考时钟信号进行相加，可以帮助延迟锁相环路快速稳定下来。

可选的，在通过调整第二电容的值，得到多个候选延迟时间的步骤中，可以获取目标延迟锁相环路中的当前使用环境参数；根据当前使用环境参数，获取参考延迟锁相环路的第二电容历史变化值，参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；根据第二电容历史变化值，预测目标延迟锁相环路的第二电容的初始值；通过调整第二电容的初始值，得到多个候选延迟时间。

在本发明实施例中，上述当前使用环境参数可以是延迟锁相环路所要应用的工况条件，比如工作频率、工作温度、主时钟设备参数和从时钟设备参数等。

在得到参考延迟锁相环路的第二电容历史变化值后，可以通过第二电容历史变化值，预测目标延迟锁相环路的第二电容的初始值。具体的，可以将第二电容历史变化值输入预先训练好的第一时序网络预测中，预设得到目标延迟锁相环路的第一电容的初始值和第二电容的初始值。

由于参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数，因此，参考延迟锁相环路与目标延迟锁相环路具有相似的工作参数，以第二电容历史变化值，预测目标延迟锁相环路的第二电容的初始值，通过调整第二电容的初始值，可以在校准环节，帮助延迟锁相环路快速稳定，从而帮助延迟锁相环路快速进行环路锁定。

可选的，在当环路锁定在目标工作点时，获取参考时钟信号的延迟信号作为第二延迟信号的步骤中，可以获取目标延迟锁相环路中的当前使用环境参数；根据当前使用环境参数，获取参考延迟锁相环路的历史延迟时间，参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数；根据历史延迟时间，通过预训练的预测网络对目标延迟锁相环路的延迟时间进行预测，得到预测延迟时间；以预测延迟时间为初始延迟时间，对第二电容的值进行调整，得到多个候选延迟时间；根据环路锁定在目标工作点时，从多个候选延迟时间或初始延迟时间中，确定目标候选延迟时间；根据目标候选延迟时间和参考时钟信号，确定第二延迟信号。

在本发明实施例中，上述当前使用环境参数可以是延迟锁相环路所要应用的工况条件，比如工作频率、工作温度、工作湿度、主时钟设备参数和从时钟设备参数等。

在得到参考延迟锁相环路的历史延迟时间后，可以通过历史延迟时间，预测目标延迟锁相环路的预测延迟时间。具体的，可以将第二电容历史变化值输入预先训练好的第二时序网络预测中，预设得到目标延迟锁相环路的预测延迟时间。

由于参考延迟锁相环路与目标延迟锁相环路具有相同的电路结构以及相同的使用环境参数，因此，参考延迟锁相环路与目标延迟锁相环路具有相似的工作参数，以历史延迟时间，预测目标延迟锁相环路的预测延迟时间，并将预测延迟时间与参考信号进行相加，得到预测的第二延迟信号，通过预测的第二延迟信号，可以在校准环节，帮助延迟锁相环路快速稳定，从而帮助延迟锁相环路快速进行环路锁定。

在校准环节完成后，正式检测延迟锁相环路中的第一电容和第二电容的变化时，可以根据当前时间步的输出信号，计算第一电容的变化值和第二电容的变化值，可以根据第第二电容的变化值调整第二电容，使得延迟锁相环路进行环路锁定。在本发明实施例中，使用自动校准时得到的延迟时间与参考时钟信号进行相加，得到第二延迟信号，可以帮助延迟锁相环路快速稳定，从而帮助延迟锁相环路快速进行环路锁定。在检测到第一电容发生变化时，主通路的输出信号也会发生变化，通过主通路的输出信号的变化，调整第二电容的大小，从而使延迟锁相环路的输出再次稳定下来，使延迟锁相环路进行环路锁定。

在本发明实施例中，需要说明的是，消除通道的输入信号相对于信号通道的输入信号有延迟，即第二延迟信号与参考时钟信号之间存在延迟时间，延迟时间为正式做电容检测前的校准环节进行确定。

本发明实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任何一种基于延迟锁相环路的电容检测优化方法的部分或全部步骤。

本发明实施例还提供一种电子设备，所述电子设备包括存储了计算机程序的非瞬时性计算机可读存储介质，所述计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种基于延迟锁相环路的电容检测方法的部分或全部步骤。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。

所述集成的单元如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备（可为单片机、个人计算机、服务器或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种基于延迟锁相环路的电容检测方法，其特征在于，应用于电容检测电路，所述电容检测电路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述方法包括以下步骤：

2.如权利要求1所述的基于延迟锁相环路的电容检测方法，其特征在于，在所述将第二延迟信号与所述主通路在上一时间步的输出信号通过所述第二电容进行延迟处理，得到第三延迟信号的步骤之前，所述方法还包括：

对所述延迟锁相环路进行校准；

3.如权利要求2所述的基于延迟锁相环路的电容检测方法，其特征在于，所述在所述校准环节中，当环路锁定时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：

设置环路锁定的目标工作点；

4.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述设置环路锁定的目标工作点的步骤包括：

通过预设的查找方法，确定环路锁定的目标工作点。

5.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：

获取供电电源的电压值；

6.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述主通路包括第三电容，所述设置环路锁定的目标工作点的步骤包括：

根据所述第三电容的电压值，确定环路锁定的目标工作点。

7.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括：

通过调整所述第二电容的值，得到多个候选延迟时间；

8.如权利要求7所述的基于延迟锁相环路的电容检测方法，其特征在于，所述通过所述第二电容的值，得到多个候选延迟时间的步骤包括：

获取目标延迟锁相环路中的当前使用环境参数；

通过调整所述第二电容的初始值，得到多个候选延迟时间。

9.如权利要求3所述的基于延迟锁相环路的电容检测方法，其特征在于，所述当环路锁定在所述目标工作点时，获取所述参考时钟信号的延迟信号作为所述第二延迟信号的步骤包括:

获取目标延迟锁相环路中的当前使用环境参数；

10.一种电容检测电路，其特征在于，所述延迟锁相环路包括：主通路、信号通路以及消除通路，所述信号通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输入端电连接，所述消除通路的输出端与所述主通路的输出端电连接以使所述主通路与所述消除通路构成延迟锁相环路，其中，所述信号通路包括第一电容，所述消除通路包括第二电容，所述延迟锁相环路用于实现如权利要求1至9中任一项所述的基于延迟锁相环路的电容检测方法中的步骤。