JP6896186B2 - ロック検出回路及び位相同期回路 - Google Patents

ロック検出回路及び位相同期回路 Download PDF

Info

Publication number
JP6896186B2
JP6896186B2 JP2020557064A JP2020557064A JP6896186B2 JP 6896186 B2 JP6896186 B2 JP 6896186B2 JP 2020557064 A JP2020557064 A JP 2020557064A JP 2020557064 A JP2020557064 A JP 2020557064A JP 6896186 B2 JP6896186 B2 JP 6896186B2
Authority
JP
Japan
Prior art keywords
convergence
circuit
period
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020557064A
Other languages
English (en)
Other versions
JPWO2020105116A1 (ja
Inventor
恒次 堤
恒次 堤
翔 池田
翔 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020105116A1 publication Critical patent/JPWO2020105116A1/ja
Application granted granted Critical
Publication of JP6896186B2 publication Critical patent/JP6896186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Description

この発明は、位相同期回路の出力信号が収束している度合を算出するロック検出回路と、電圧制御発振器の出力信号が収束している度合を算出する位相同期回路とに関するものである。
位相同期回路（以下、「ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路」と称する）は、基準信号を出力する基準信号源と、基準信号源から出力された基準信号と後述の可変分周器から出力された分周信号との位相差を出力する位相比較器とを備えている。
また、ＰＬＬ回路は、位相比較器から出力された位相差に従って出力信号の周波数が変化する電圧制御発振器と、電圧制御発振器の出力信号を分周し、分周後の出力信号を分周信号として、位相比較器に出力する可変分周器とを備えている。
ＰＬＬ回路は、可変分周器における出力信号の分周比を変えることで、電圧制御発振器の出力信号の周波数を変えることができる。
ＰＬＬ回路の性能指標の１つとして、収束時間がある。収束時間は、出力信号の周波数を急峻に変化させたときに、出力信号の周波数が安定するまでに要する時間である。
以下の非特許文献１には、基準信号と分周信号との位相差が閾値以下になれば、出力信号が収束していると判定するロック検出回路が開示されている。
Peadar Forbes, Ian Collins著「Lock Detect on the ADF4xxx Family of PLL Synthesizers」, Analog Devices社 アプリケーションノート AN-873
非特許文献１に開示されているロック検出回路は、基準信号と分周信号との位相差が閾値以下になれば、出力信号が収束していると判定する。しかし、位相差は、出力信号の分周比を変えることで、出力信号の周波数を急峻に変化させると、安定するまでの間、減衰振動を生じる。したがって、単に位相差と閾値を比較するだけでは、出力信号が、どの程度、収束しているかを算出することができないという課題があった。
この発明は上記のような課題を解決するためになされたもので、出力信号が収束している度合を算出することができるロック検出回路及び位相同期回路を得ることを目的とする。
この発明に係るロック検出回路は、位相同期回路の出力信号における過渡応答期間内の一定期間中に、位相同期回路における分周信号と基準信号との位相差を積分し、位相同期回路の出力信号における収束期間内の一定期間中に、分周信号と基準信号との位相差を積分する積分回路と、過渡応答期間内の一定期間中の積分回路における位相差の積分結果と、収束期間内の一定期間中の積分回路における位相差の積分結果とを比較することで、位相同期回路の出力信号が収束している度合を算出する収束度合算出回路とを備えるようにしたものである。
この発明によれば、収束度合算出回路が、過渡応答期間内の一定期間中の積分回路における位相差の積分結果と、収束期間内の一定期間中の積分回路における位相差の積分結果とから、位相同期回路の出力信号が収束している度合を算出するように、ロック検出回路を構成した。したがって、この発明に係るロック検出回路は、位相同期回路の出力信号が収束している度合を算出することができる。
実施の形態１に係る位相同期回路を示す構成図である。 ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流及び電圧電流変換器１４から出力される電流を示す説明図である。 実施の形態２に係る位相同期回路を示す構成図である。 ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流及び電圧電流変換器１４から出力される電流を示す説明図である。 スイッチトキャパシタ回路２２の動作を説明するための説明図である。 実施の形態３に係る位相同期回路を示す構成図である。 ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流及び電圧電流変換器１４から出力される電流を示す説明図である。 演算回路１９によりＮ回算出された収束度合Ｃ（１）〜Ｃ（Ｎ）を示す説明図である。 実施の形態４に係るＰＬＬ回路を示す構成図である。 ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流、電圧電流変換器１４から出力される電流及び収束時間ＣＴｉｍｅを示す説明図である。 実施の形態５に係るＰＬＬ回路を示す構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１に係る位相同期回路（以下、「ＰＬＬ回路」と称する）を示す構成図である。
図１において、基準信号源１は、周波数が一定の基準信号を位相比較器２に出力する。
位相比較器２は、基準信号源１から出力された基準信号の位相と、可変分周器６から出力された分周信号の位相とを比較する。
位相比較器２は、分周信号の位相が基準信号の位相よりも進んでいれば、基準信号と分周信号との位相差を示す位相誤差信号ＵＰをチャージポンプ３及び論理和回路１３のそれぞれに出力する。
位相比較器２は、分周信号の位相が基準信号の位相よりも遅れていれば、基準信号と分周信号との位相差を示す位相誤差信号ＤＮをチャージポンプ３及び論理和回路１３のそれぞれに出力する。
位相誤差信号ＵＰ及び位相誤差信号ＤＮのそれぞれは、電圧信号である。
チャージポンプ３は、位相比較器２から位相誤差信号ＵＰが出力されると、位相誤差信号ＵＰが示す位相差が大きい程、パルス幅が広い正極性のパルス電流をループフィルタ４に出力する。
チャージポンプ３は、位相比較器２から位相誤差信号ＤＮが出力されると、位相誤差信号ＤＮが示す位相差が大きい程、パルス幅が広い負極性のパルス電流をループフィルタ４に出力する。
チャージポンプ３は、位相比較器２から位相誤差信号ＵＰ及び位相誤差信号ＤＮの双方が出力されていなければ、パルス電流をループフィルタ４に出力しない。
ループフィルタ４は、チャージポンプ３から出力されたパルス電流を電圧に変換して、電圧の平滑化を行い、平滑化後の電圧を電圧制御発振器（以下、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と称する）５に出力する。
ＶＣＯ５は、ループフィルタ４から出力された電圧に対応する周波数の出力信号を可変分周器６及び出力端子７のそれぞれに出力する。ＶＣＯ５の出力信号は、ＰＬＬ回路の出力信号である。
可変分周器６は、周波数制御器８から出力された制御信号が示す分周比で、ＶＣＯ５の出力信号を分周し、分周後の出力信号を分周信号として位相比較器２に出力する。
出力端子７は、ＶＣＯ５の出力信号を外部に出力するための端子である。
周波数制御器８は、出力信号の分周比を示す制御信号を可変分周器６に出力する。
また、周波数制御器８は、オン又はオフを指示する制御信号をリセットスイッチ１６に出力し、充電量のサンプリングを指示する制御信号をアナログデジタル変換器（以下、「ＡＤＣ」と称する）１８に出力する。
ロック検出回路１０は、積分回路１１及び収束度合算出回路１７を備えている。
積分回路１１は、電流出力回路１２、コンデンサ１５及びリセットスイッチ１６を備えている。
積分回路１１は、ＶＣＯ５の出力信号における過渡応答期間内の一定期間中に、位相比較器２から出力された位相誤差信号ＵＰが示す位相差又は位相誤差信号ＤＮが示す位相差を積分する。積分回路１１は、当該位相差の積分結果を第１の積分結果として収束度合算出回路１７に出力する。過渡応答期間は、出力信号の周波数が減衰振動を生じている期間であり、出力信号の周波数は、所望周波数からずれている。
また、積分回路１１は、ＶＣＯ５の出力信号における収束期間内の一定期間中に、位相比較器２から出力された位相誤差信号ＵＰが示す位相差又は位相誤差信号ＤＮが示す位相差を積分する。積分回路１１は、当該位相差の積分結果を第２の積分結果として収束度合算出回路１７に出力する。収束期間は、出力信号の周波数が所望周波数とほぼ一致している期間である。
電流出力回路１２は、論理和回路１３及び電圧電流変換器１４を備えている。
電流出力回路１２は、位相比較器２から出力された位相誤差信号ＵＰが示す位相差又は位相誤差信号ＤＮが示す位相差に対応する電流をＡＤＣ１８に出力する。
論理和回路１３は、位相比較器２から位相誤差信号ＵＰが出力されると、位相誤差信号ＵＰを電圧電流変換器１４に出力し、位相比較器２から位相誤差信号ＤＮが出力されると、位相誤差信号ＤＮを電圧電流変換器１４に出力する。
電圧電流変換器１４は、論理和回路１３から位相誤差信号ＵＰを受けると、位相誤差信号ＵＰを電流に変換する。
電圧電流変換器１４は、論理和回路１３から位相誤差信号ＤＮを受けると、位相誤差信号ＤＮを電流に変換する。
コンデンサ１５は、位相差の積分として、過渡応答期間内の一定期間中に、電圧電流変換器１４から出力された電流に従って電荷を充電する。
コンデンサ１５は、位相差の積分として、収束期間内の一定期間中に、電圧電流変換器１４から出力された電流に従って電荷を充電する。
リセットスイッチ１６は、周波数制御器８から出力された制御信号が“オン”を指示していればオンになり、周波数制御器８から出力された制御信号が“オフ”を指示していればオフになる。
収束度合算出回路１７は、ＡＤＣ１８及び演算回路１９を備えている。
収束度合算出回路１７は、積分回路１１から出力された第１の積分結果と第２の積分結果とから、ＶＣＯ５の出力信号が収束している度合（以下、「収束度合」と称する）を算出する。
ＡＤＣ１８は、過渡応答期間内に、周波数制御器８から充電量のサンプリングを指示する制御信号を受けると、過渡応答期間内の一定期間中に充電された電荷の充電量に相当している電圧として、コンデンサ１５に印加されている電圧をサンプリングする。
ＡＤＣ１８は、サンプリングした電圧を示すアナログ値をデジタル値（以下、「第１のデジタル値」と称する）に変換し、第１のデジタル値を演算回路１９に出力する。
ＡＤＣ１８は、収束期間内に、周波数制御器８から充電量のサンプリングを指示する制御信号を受けると、収束期間内の一定期間中に充電された電荷の充電量に相当している電圧として、コンデンサ１５に印加されている電圧をサンプリングする。
ＡＤＣ１８は、サンプリングした電圧を示すアナログ値をデジタル値（以下、「第２のデジタル値」と称する）に変換し、第２のデジタル値を演算回路１９に出力する。
演算回路１９は、ＶＣＯ５の出力信号の収束度合として、ＡＤＣ１８から出力された第１のデジタル値と第２のデジタル値との差分を算出する。あるいは、演算回路１９は、ＶＣＯ５の出力信号の収束度合として、ＡＤＣ１８から出力された第１のデジタル値と第２のデジタル値との比を算出する。
次に、図１に示すＰＬＬ回路の動作について説明する。
ここでは、ＰＬＬ回路が、周波数が鋸波状に変化する出力信号を生成する例を説明する。
図２は、ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流及び電圧電流変換器１４から出力される電流を示す説明図である。
周波数制御器８は、ＶＣＯ５の出力信号の周波数が、図２の点線で表されるような鋸波状に変化するように、出力信号の分周比を制御する。
周波数制御器８によって、ＶＣＯ５の出力信号の周波数が徐々に上昇される場合、周波数制御器８の制御による分周比の変化は小さい。周波数制御器８が制御する分周比の変化が小さければ、出力信号の周波数は、分周比の変化に追従して変化する。
周波数制御器８によって、ＶＣＯ５の出力信号の周波数が急峻に低下される場合、周波数制御器８の制御による分周比の変化が大きい。周波数制御器８が制御する分周比の変化が大きければ、出力信号の周波数は、分周比の変化に追従しきれないため、減衰振動を生じる。
したがって、ＶＣＯ５の出力信号における実際の周波数は、図２の実線で表されるような波形となる。
図１に示すＰＬＬ回路は、ＶＣＯ５の出力信号の周波数が急峻に低下を開始した時点から、Ｔｍｅａｓの時間を経過した時点Ｔｍ１での出力信号の収束度合を算出することが可能なロック検出回路１０を備えている。
まず、基準信号源１は、周波数が一定の基準信号を位相比較器２に出力する。
位相比較器２は、基準信号源１から基準信号を受けると、基準信号の位相と、可変分周器６から出力された分周信号の位相とを比較する。
位相比較器２は、分周信号の位相が基準信号の位相よりも進んでいれば、基準信号と分周信号との位相差を示す位相誤差信号ＵＰをチャージポンプ３及び論理和回路１３のそれぞれに出力する。
位相比較器２は、分周信号の位相が基準信号の位相よりも遅れていれば、基準信号と分周信号との位相差を示す位相誤差信号ＤＮをチャージポンプ３及び論理和回路１３のそれぞれに出力する。
位相誤差信号ＵＰが示す位相差は、分周信号の位相が、基準信号の位相よりも進んでおり、基準信号に対する分周信号の位相の進み具合が大きくなるほど大きくなる。
位相誤差信号ＤＮが示す位相差は、分周信号の位相が、基準信号の位相よりも遅れており、基準信号に対する分周信号の位相の遅れ具合が大きくなるほど大きくなる。
チャージポンプ３は、位相比較器２から位相誤差信号ＵＰが出力されると、ＶＣＯ５の出力信号の周波数を上げるため、図２に示すように、正極性のパルス電流をループフィルタ４に出力する。
チャージポンプ３は、位相誤差信号ＵＰが示す位相差が大きい程、パルス幅が広い正極性のパルス電流をループフィルタ４に出力する。したがって、ＶＣＯ５の出力信号の周波数を大きく上げるときは、パルス幅が広い正極性のパルス電流をループフィルタ４に出力し、出力信号の周波数を小さく上げるときは、パルス幅が狭い正極性のパルス電流をループフィルタ４に出力する。ＶＣＯ５の出力信号が収束している収束期間では、出力信号の周波数の上昇率が一定であるため、チャージポンプ３からは、一定のパルス幅のパルス電流が繰り返し出力される。
チャージポンプ３は、位相比較器２から位相誤差信号ＤＮが出力されると、ＶＣＯ５の出力信号の周波数を下げるため、図２に示すように、負極性のパルス電流をループフィルタ４に出力する。
チャージポンプ３は、位相誤差信号ＤＮが示す位相差が大きい程、パルス幅が広い負極性のパルス電流をループフィルタ４に出力する。したがって、ＶＣＯ５の出力信号の周波数を大きく下げるときは、パルス幅が広い負極性のパルス電流をループフィルタ４に出力し、出力信号の周波数を小さく下げるときは、パルス幅が狭い負極性のパルス電流をループフィルタ４に出力する。
ループフィルタ４は、チャージポンプ３からパルス電流を受けると、パルス電流を電圧に変換して、電圧の平滑化を行い、平滑化後の電圧をＶＣＯ５に出力する。
チャージポンプ３から出力されたパルス電流が正極性のパルス電流であれば、平滑化後の電圧は、高くなり、チャージポンプ３から出力されたパルス電流が負極性のパルス電流であれば、平滑化後の電圧は、低くなる。
ＶＣＯ５は、ループフィルタ４から平滑化後の電圧を受けると、平滑化後の電圧に対応する周波数の出力信号を可変分周器６及び出力端子７のそれぞれに出力する。
可変分周器６は、周波数制御器８から出力された制御信号が示す分周比で、ＶＣＯ５の出力信号を分周し、分周後の出力信号を分周信号として位相比較器２に出力する。
論理和回路１３は、位相比較器２から位相誤差信号ＵＰが出力されると、位相誤差信号ＵＰを電圧電流変換器１４に出力する。
論理和回路１３は、位相比較器２から位相誤差信号ＤＮが出力されると、位相誤差信号ＤＮを電圧電流変換器１４に出力する。
電圧電流変換器１４は、論理和回路１３から位相誤差信号ＵＰを受けると、位相誤差信号ＵＰを電流に変換する。
電圧電流変換器１４は、論理和回路１３から位相誤差信号ＤＮを受けると、位相誤差信号ＤＮを電流に変換する。
周波数制御器８は、ＶＣＯ５の出力信号の周波数が急峻に低下を開始した時点から、Ｔｍｅａｓの時間を経過した時点Ｔｍ１での出力信号の収束度合を算出するために、時刻Ｔａ１になると、“オフ”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器８から“オフ”を指示する制御信号を受けると、オフになる。時刻Ｔａ１よりも前の時刻では、リセットスイッチ１６は、オンされている。
コンデンサ１５は、リセットスイッチ１６がオフになると、電圧電流変換器１４から出力された電流に従う電荷の充電を開始する。
周波数制御器８は、時刻Ｔｂ１になると、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
時刻Ｔａ１，Ｔｂ１は、周波数制御器８の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
時刻Ｔａ１から時刻Ｔｂ１までの期間（一定期間）は、過渡応答期間内である。また、時刻Ｔａ１から時点Ｔｍ１までの期間の長さと、時点Ｔｍ１から時刻Ｔｂ１までの期間の長さとは、同じ長さである。
したがって、時刻Ｔａ１は、時点Ｔｍ１よりも時間ΔＴａだけ前の時点であり、時刻Ｔｂ１は、時点Ｔｍ１よりも時間ΔＴａだけ後の時点である。
例えば、Ｔｍｅａｓの時間が１０［μｓ］であり、ΔＴａ＝１であれば、時刻Ｔａ１は、出力信号の周波数が急峻に低下を開始した時点から９［μｓ］の時間を経過した時点である。時刻Ｔｂ１は、出力信号の周波数が急峻に低下を開始した時点から１１［μｓ］の時間を経過した時点である。
ＡＤＣ１８は、周波数制御器８から充電量のサンプリングを指示する制御信号を受けると、コンデンサ１５に印加されている電圧Ｖｃをサンプリングする。コンデンサ１５に印加されている電圧Ｖｃは、コンデンサ１５における電荷の充電量と正比例しているため、コンデンサ１５に印加されている電圧Ｖｃをサンプリングすることは、コンデンサ１５における電荷の充電量をサンプリングすることに相当する。
ＡＤＣ１８は、サンプリングした電圧Ｖｃを示すアナログ値を第１のデジタル値Ｖａｄｃ１に変換し、第１のデジタル値Ｖａｄｃ１を演算回路１９に出力する。
周波数制御器８は、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力したのち、時刻Ｔａ２になる前に、コンデンサ１５をリセットするため、“オン”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器８から“オン”を指示する制御信号を受けると、オンになる。
コンデンサ１５は、リセットスイッチ１６がオンになると、充電していた電荷を放電する。
次に、周波数制御器８は、時刻Ｔａ２になると、“オフ”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器８から“オフ”を指示する制御信号を受けると、オフになる。
コンデンサ１５は、リセットスイッチ１６がオフになると、電圧電流変換器１４から出力された電流に従う電荷の充電を開始する。
周波数制御器８は、時刻Ｔｂ２になると、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
時刻Ｔａ２，Ｔｂ２は、周波数制御器８の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
時刻Ｔａ２から時刻Ｔｂ２までの期間（一定期間）は、収束期間内である。また、時刻Ｔａ２から時刻Ｔｂ２までの期間の長さは、時刻Ｔａ１から時刻Ｔｂ１までの期間の長さと同じ長さである。
周波数制御器８において、収束期間の正確な期間は不明であるが、おおよその収束期間は、設計時に知り得るため、周波数制御器８において、時刻Ｔａ２から時刻Ｔｂ２までの期間を収束期間内に設定することは可能である。
ＡＤＣ１８は、周波数制御器８から充電量のサンプリングを指示する制御信号を受けると、コンデンサ１５に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ１８は、サンプリングした電圧Ｖｃを示すアナログ値を第２のデジタル値Ｖａｄｃ２に変換し、第２のデジタル値Ｖａｄｃ２を演算回路１９に出力する。
演算回路１９は、以下の式（１）に示すように、ＶＣＯ５の出力信号の収束度合Ｃとして、ＡＤＣ１８から出力された第１のデジタル値Ｖａｄｃ１と、第２のデジタル値Ｖａｄｃ２との差分を算出する。Ｃが０に近い程、ＶＣＯ５の出力信号の周波数が所望周波数に近いため、過度応答期間内の第１のデジタル値Ｖａｄｃ１は、収束に近い状態である。
Ｃ＝Ｖａｄｃ１−Ｖａｄｃ２ （１）
ここでは、演算回路１９が、ＶＣＯ５の出力信号の収束度合Ｃとして、第１のデジタル値Ｖａｄｃ１と第２のデジタル値Ｖａｄｃ２との差分を算出している。しかし、これは一例に過ぎず、演算回路１９が、ＶＣＯ５の出力信号の収束度合Ｃとして、以下の式（２）に示すように、第１のデジタル値Ｖａｄｃ１と第２のデジタル値Ｖａｄｃ２との比を算出するようにしてもよい。Ｃが１に近い程、ＶＣＯ５の出力信号の周波数が所望周波数に近いため、過度応答期間内の第１のデジタル値Ｖａｄｃ１は、収束に近い状態である。
Ｃ＝Ｖａｄｃ１／Ｖａｄｃ２ （２）
以上の実施の形態１は、ＶＣＯ５の出力信号における過渡応答期間内の一定期間中に、ＶＣＯ５における分周信号と基準信号との位相差を積分し、ＶＣＯ５の出力信号における収束期間内の一定期間中に、分周信号と基準信号との位相差を積分する積分回路１１と、過渡応答期間内の一定期間中の積分回路１１における位相差の積分結果と、収束期間内の一定期間中の積分回路１１における位相差の積分結果とから、ＶＣＯ５の出力信号が収束している度合を算出する収束度合算出回路１７とを備えるように、ロック検出回路１０を構成した。したがって、ロック検出回路１０は、ＶＣＯ５の出力信号が収束している度合を算出することができる。
実施の形態２．
図１に示すロック検出回路１０は、ＶＣＯ５の出力信号における過渡応答期間内の一定期間中に、分周信号と基準信号との位相差を積分し、ＶＣＯ５の出力信号における収束期間内の一定期間中に、分周信号と基準信号との位相差を積分する積分回路１１を備えている。また、図１に示すロック検出回路１０は、積分回路１１から出力された第１の積分結果と第２の積分結果とから、ＶＣＯ５の出力信号の収束度合を算出する収束度合算出回路１７とを備えている。
ロック検出回路１０は、図３に示すように、スイッチトキャパシタ回路２２を含む積分回路２１と、スイッチトキャパシタ回路２２により電荷が負方向に充電された後のコンデンサ３０における電荷の充電量を求める収束度合算出回路４１とを備えるものであってもよい。
図３は、実施の形態２に係るＰＬＬ回路を示す構成図である。図３において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
周波数制御器９は、図１に示す周波数制御器８と同様に、ＶＣ０５の出力信号の分周比を示す制御信号を可変分周器６に出力する。
周波数制御器９は、オン又はオフを指示する制御信号をスイッチ３１〜３５に出力し、充電量のサンプリングを指示する制御信号を収束度合算出回路４１のＡＤＣ４２に出力する。
積分回路２１は、電流出力回路１２及びスイッチトキャパシタ回路２２を備えている。
スイッチトキャパシタ回路２２は、コンデンサ３０及びスイッチ３１〜３５を備えている。
スイッチトキャパシタ回路２２は、過渡応答期間内の一定期間中に、電流出力回路１２から出力された電流に従ってコンデンサ３０に電荷を正方向に充電する。
次に、スイッチトキャパシタ回路２２は、収束期間内の一定期間中に、電流出力回路１２から出力された電流に従ってコンデンサ３０に電荷を負方向に充電する。
コンデンサ３０は、一端がスイッチ３１の一端と接続され、他端がスイッチ３２の一端と接続されている。
コンデンサ３０は、電流出力回路１２から出力された電流に従って電荷を正方向に充電、あるいは、電流出力回路１２から出力された電流に従って電荷を負方向に充電する。コンデンサ３０の充電量は、積分回路２１の積分結果に相当する。
スイッチ３１〜３５は、周波数制御器９から“オン”を指示する制御信号を受けると、オンになり、周波数制御器９から“オフ”を指示する制御信号を受けると、オフになる。
スイッチ３１は、一端がコンデンサ３０の一端と接続され、他端がグランドと接続されている。
スイッチ３２は、一端がコンデンサ３０の他端と接続され、他端がグランドと接続されている。
スイッチ３３は、一端が電圧電流変換器１４の出力側と接続され、他端がコンデンサ３０の他端と接続されている。
スイッチ３４は、一端が電圧電流変換器１４の出力側と接続され、他端がコンデンサ３０の一端と接続されている。
スイッチ３５は、一端がコンデンサ３０の一端と接続され、他端がＡＤＣ４２の入力側と接続されている。
収束度合算出回路４１は、ＡＤＣ４２を備えている。
収束度合算出回路４１は、ＶＣ０５の出力信号の収束度合として、スイッチトキャパシタ回路２２により電荷が負方向に充電された後のコンデンサ３０の充電量を求める。
ＡＤＣ４２は、周波数制御器９からサンプリングを指示する制御信号を受けると、コンデンサ３０における電荷の充電量に相当している電圧として、コンデンサ３０に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ４２は、サンプリングした電圧Ｖｃを示すアナログ値をデジタル値Ｖａｄｃ３に変換する。デジタル値Ｖａｄｃ３は、ＶＣ０５の出力信号の収束度合Ｃを示すものである。
次に、図３に示すＰＬＬ回路の動作について説明する。ただし、周波数制御器９、スイッチトキャパシタ回路２２及び収束度合算出回路４１以外の構成要素は、図１に示すＰＬＬ回路と同様であるため、ここでは、周波数制御器９、スイッチトキャパシタ回路２２及び収束度合算出回路４１の動作のみを説明する。
図４は、ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流及び電圧電流変換器１４から出力される電流を示す説明図である。
図５は、スイッチトキャパシタ回路２２の動作を説明するための説明図である。
図３に示すＰＬＬ回路においても、ＶＣＯ５の出力信号の周波数が急峻に低下を開始した時点から、Ｔｍｅａｓの時間を経過した時点Ｔｍ１での出力信号の収束度合を算出するものとする。
収束度合Ｃの算出処理を行う前においては、周波数制御器９は、図４の（１）に示すように、“オン”を指示する制御信号をスイッチ３１，３２に出力し、“オフ”を指示する制御信号をスイッチ３３〜３５に出力している。
スイッチ３１，３２は、周波数制御器９から“オン”を指示する制御信号を受けると、図５の（１）に示すように、オンになる。
スイッチ３３〜３５は、周波数制御器９から“オフ”を指示する制御信号を受けると、図５の（１）に示すように、オフになる。
図５の（１）は、コンデンサ３０のリセットを示しており、コンデンサ３０に充電されている電荷は、全て放電される。
周波数制御器９は、時刻Ｔａ１になると、図４の（１）に示すように、“オン”を指示する制御信号をスイッチ３２，３４に出力し、“オフ”を指示する制御信号をスイッチ３１，３３，３５に出力する。
スイッチ３２，３４は、周波数制御器９から“オン”を指示する制御信号を受けると、図５の（２）に示すように、オンになる。
スイッチ３１，３３，３５は、周波数制御器９から“オフ”を指示する制御信号を受けると、図５の（２）に示すように、オフになる。
図５の（２）は、過度応答期間におけるコンデンサ３０の充電を示しており、コンデンサ３０は、電圧電流変換器１４から出力された電流に従って電荷が正方向に充電される。
周波数制御器９は、時刻Ｔｂ１になると、図４の（３）に示すように、“オフ”を指示する制御信号をスイッチ３１〜３５に出力する。
スイッチ３１〜３５は、周波数制御器９から“オフ”を指示する制御信号を受けると、図５の（３）に示すように、オフになる。
図５の（３）は、コンデンサ３０により充電された電荷の保持を示している。
周波数制御器９は、時刻Ｔａ２になると、図４の（４）に示すように、“オン”を指示する制御信号をスイッチ３１，３３に出力し、“オフ”を指示する制御信号をスイッチ３２，３４，３５に出力する。
スイッチ３１，３３は、周波数制御器９から“オン”を指示する制御信号を受けると、図５の（４）に示すように、オンになる。
スイッチ３２，３４，３５は、周波数制御器９から“オフ”を指示する制御信号を受けると、図５の（４）に示すように、オフになる。
図５の（４）は、収束期間におけるコンデンサ３０の充電を示しており、コンデンサ３０は、電圧電流変換器１４から出力された電流に従って電荷が負方向に充電される。
周波数制御器９は、時刻Ｔｂ２になると、図４の（５）に示すように、“オン”を指示する制御信号をスイッチ３２，３５に出力し、“オフ”を指示する制御信号をスイッチ３１，３３，３４に出力する。
また、周波数制御器９は、充電量のサンプリングを指示する制御信号を収束度合算出回路４１のＡＤＣ４２に出力する。
スイッチ３２，３５は、周波数制御器９から“オン”を指示する制御信号を受けると、図５の（５）に示すように、オンになる。
スイッチ３１，３３，３４は、周波数制御器９から“オフ”を指示する制御信号を受けると、図５の（５）に示すように、オフになる。
図５の（５）は、コンデンサ３０に印加されている電圧がＡＤＣ４２にサンプリングされることを示している。
ＡＤＣ４２は、周波数制御器９から充電量のサンプリングを指示する制御信号を受けると、コンデンサ３０の充電量に相当している電圧として、コンデンサ３０に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ４２は、サンプリングした電圧Ｖｃを示すアナログ値をデジタル値Ｖａｄｃ３に変換する。デジタル値Ｖａｄｃ３は、ＶＣ０５の出力信号の収束度合Ｃを示すものである。Ｃが０に近い程、ＶＣＯ５の出力信号の周波数が所望周波数に近いため、過度応答期間内のデジタル値Ｖａｄｃ３は、収束に近い状態である。
以上の実施の形態２は、積分回路２１が、電流出力回路１２及びスイッチトキャパシタ回路２２を備え、収束度合算出回路４１が、ＶＣ０５の出力信号の収束度合として、スイッチトキャパシタ回路２２により電荷が負方向に充電された後のコンデンサ３０における電荷の充電量を求めるように、ロック検出回路１０を構成した。したがって、ロック検出回路１０は、ＶＣＯ５の出力信号の収束度合を算出することができる。
実施の形態３．
実施の形態３では、ＶＣ０５の出力信号の収束時間を検出する収束時間算出部５２を備えるＰＬＬ回路について説明する。
図６は、実施の形態３に係るＰＬＬ回路を示す構成図である。図６において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
周波数制御器５１は、図１に示す周波数制御器８と同様に、ＶＣ０５の出力信号の分周比を示す制御信号を可変分周器６に出力する。
また、周波数制御器５１は、図１に示す周波数制御器８と同様に、オン又はオフを指示する制御信号をリセットスイッチ１６に出力し、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
ただし、周波数制御器５１は、図１に示す周波数制御器８と異なり、位相差の積分期間を切り換えながら、積分回路１１に対して、過渡応答期間内の一定期間における位相差の積分及び収束期間内の一定期間における位相差の積分のそれぞれを複数回実施させる。
また、周波数制御器５１は、収束度合算出回路１７に対して、積分回路１１から出力されたそれぞれの第１の積分結果とそれぞれの第２の積分結果とから、ＶＣＯ５の出力信号の収束度合をそれぞれ算出させる。
収束時間算出部５２は、収束度合算出回路１７により算出されたそれぞれの収束度合から、ＶＣＯ５の出力信号の収束時間を算出する。
図６に示すＰＬＬ回路の構成は、図１に示すＰＬＬ回路に収束時間算出部５２を付加し、周波数制御器８の代わりに、周波数制御器５１を用いている構成である。しかし、これに限るものではなく、図３に示すＰＬＬ回路に収束時間算出部５２を付加し、周波数制御器９の代わりに、周波数制御器５１を用いているＰＬＬ回路であってもよい。
次に、図６に示すＰＬＬ回路の動作について説明する。
図１に示すＰＬＬ回路は、ＶＣＯ５の出力信号の周波数が急峻に低下を開始した時点から、Ｔｍｅａｓの時間を経過した時点Ｔｍ１での出力信号の収束度合Ｃを１回だけ算出している。
図６に示すＰＬＬ回路は、収束度合Ｃを１回だけ算出するのでなく、Ｔｍｅａｓの時間を切り換えることで、Ｔｍｅａｓ（１）〜Ｔｍｅａｓ（Ｎ）の時間をそれぞれ経過した時点Ｔｍ（１）〜Ｔｍ（Ｎ）での出力信号の収束度合Ｃ（１）〜Ｃ（Ｎ）をそれぞれ算出する。
具体的には、以下の通りである。
図７は、ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流及び電圧電流変換器１４から出力される電流を示す説明図である。ただし、図面の簡単化のため、図７は、２回の収束度合Ｃ（１），Ｃ（２）の算出のみに対応している。
周波数制御器５１は、出力信号の周波数が急峻に低下を開始した時点から、Ｔｍｅａｓ（１）の時間を経過した時点Ｔｍ（１）での出力信号の収束度合を算出するため、時刻Ｔａ１（１）になると、“オフ”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器５１から“オフ”を指示する制御信号を受けると、オフになる。時刻Ｔａ１（１）よりも前の時刻では、リセットスイッチ１６は、オンされている。
コンデンサ１５は、リセットスイッチ１６がオフになると、電圧電流変換器１４から出力された電流に従う電荷の充電を開始する。
周波数制御器５１は、時刻Ｔｂ１（１）になると、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
時刻Ｔａ１（１），Ｔｂ１（１）は、周波数制御器５１の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
時刻Ｔａ１（１）から時刻Ｔｂ１（１）までの期間（一定期間）は、過渡応答期間内である。また、時刻Ｔａ１（１）から時点Ｔｍ（１）までの期間の長さと、時点Ｔｍ（１）から時刻Ｔｂ１（１）までの期間の長さとは、同じ長さである。
ＡＤＣ１８は、周波数制御器５１から充電量のサンプリングを指示する制御信号を受けると、コンデンサ１５に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ１８は、サンプリングした電圧Ｖｃを示すアナログ値を第１のデジタル値Ｖａｄｃ１（１）に変換し、第１のデジタル値Ｖａｄｃ１（１）を演算回路１９に出力する。
周波数制御器５１は、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力したのち、時刻Ｔａ２（１）になる前に、コンデンサ１５をリセットするため、“オン”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器５１から“オン”を指示する制御信号を受けると、オンになる。
コンデンサ１５は、リセットスイッチ１６がオンになると、充電していた電荷を放電する。
次に、周波数制御器５１は、時刻Ｔａ２（１）になると、“オフ”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器５１から“オフ”を指示する制御信号を受けると、オフになる。
コンデンサ１５は、リセットスイッチ１６がオフになると、電圧電流変換器１４から出力された電流に従う電荷の充電を開始する。
周波数制御器５１は、時刻Ｔｂ２（１）になると、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
時刻Ｔａ２（１），Ｔｂ２（１）は、周波数制御器５１の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
時刻Ｔａ２（１）から時刻Ｔｂ２（１）までの期間（一定期間）は、収束期間内である。また、時刻Ｔａ２（１）から時刻Ｔｂ２（１）までの期間の長さは、時刻Ｔａ１（１）から時刻Ｔｂ１（１）までの期間の長さと同じ長さである。
周波数制御器５１において、収束期間の正確な期間は不明であるが、おおよその収束期間は、設計時に知り得るため、周波数制御器５１において、時刻Ｔａ２（１）から時刻Ｔｂ２（１）までの期間を収束期間内に設定することは可能である。
ＡＤＣ１８は、周波数制御器５１から充電量のサンプリングを指示する制御信号を受けると、コンデンサ１５に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ１８は、サンプリングした電圧Ｖｃを示すアナログ値を第２のデジタル値Ｖａｄｃ２（１）に変換し、第２のデジタル値Ｖａｄｃ２（２）を演算回路１９に出力する。
演算回路１９は、以下の式（３）に示すように、ＶＣＯ５の出力信号の収束度合Ｃ（１）として、ＡＤＣ１８から出力された第１のデジタル値Ｖａｄｃ１（１）と、第２のデジタル値Ｖａｄｃ２（１）との差分を算出する。
Ｃ（１）＝Ｖａｄｃ１（１）−Ｖａｄｃ２（１） （３）
ここでは、演算回路１９が、ＶＣＯ５の出力信号の収束度合Ｃ（１）として、第１のデジタル値Ｖａｄｃ１（１）と第２のデジタル値Ｖａｄｃ２（１）との差分を算出している。しかし、これは一例に過ぎず、演算回路１９が、ＶＣＯ５の出力信号の収束度合Ｃ（１）として、以下の式（４）に示すように、第１のデジタル値Ｖａｄｃ１（１）と第２のデジタル値Ｖａｄｃ２（１）との比を算出するようにしてもよい。
Ｃ（１）＝Ｖａｄｃ１（１）／Ｖａｄｃ２（１） （４）
周波数制御器５１は、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力したのち、時刻Ｔａ（２）になる前に、コンデンサ１５をリセットするため、“オン”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器５１から“オン”を指示する制御信号を受けると、オンになる。
コンデンサ１５は、リセットスイッチ１６がオンになると、充電していた電荷を放電する。
次に、周波数制御器５１は、出力信号の周波数が急峻に低下を開始した時点から、Ｔｍｅａｓ（ｎ）の時間を経過した時点Ｔｍ（ｎ）での出力信号の収束度合を算出するため、時刻Ｔａ１（ｎ）になると、“オフ”を指示する制御信号をリセットスイッチ１６に出力する。ｎ＝２，３，・・・，Ｎである。Ｔｍｅａｓ（１）、Ｔｍｅａｓ（２）、・・・、Ｔｍｅａｓ（Ｎ）は、互いに異なる時間である。したがって、Ｎ回の収束度合Ｃ（１）〜Ｃ（Ｎ）における位相差の積分期間は、異なっている。
リセットスイッチ１６は、周波数制御器５１から“オフ”を指示する制御信号を受けると、オフになる。
コンデンサ１５は、リセットスイッチ１６がオフになると、電圧電流変換器１４から出力された電流に従う電荷の充電を開始する。
周波数制御器５１は、時刻Ｔｂ１（ｎ）になると、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
時刻Ｔａ１（ｎ），Ｔｂ１（ｎ）は、周波数制御器５１の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
時刻Ｔａ１（ｎ）から時刻Ｔｂ１（ｎ）までの期間（一定期間）は、過渡応答期間内である。また、時刻Ｔａ１（ｎ）から時点Ｔｍ（ｎ）までの期間の長さと、時点Ｔｍ（ｎ）から時刻Ｔｂ１（ｎ）までの期間の長さとは、同じ長さである。
時刻Ｔａ１（ｎ）から時刻Ｔｂ１（ｎ）までの期間の長さは、時刻Ｔａ１（１）から時刻Ｔｂ１（１）までの期間の長さと同じ長さである。
ＡＤＣ１８は、周波数制御器５１から充電量のサンプリングを指示する制御信号を受けると、コンデンサ１５に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ１８は、サンプリングした電圧Ｖｃを示すアナログ値を第１のデジタル値Ｖａｄｃ１（ｎ）に変換し、第１のデジタル値Ｖａｄｃ１（ｎ）を演算回路１９に出力する。
周波数制御器５１は、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力したのち、時刻Ｔａ２（ｎ）になる前に、コンデンサ１５をリセットするため、“オン”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器５１から“オン”を指示する制御信号を受けると、オンになる。
コンデンサ１５は、リセットスイッチ１６がオンになると、充電していた電荷を放電する。
次に、周波数制御器５１は、時刻Ｔａ２（ｎ）になると、“オフ”を指示する制御信号をリセットスイッチ１６に出力する。
リセットスイッチ１６は、周波数制御器５１から“オフ”を指示する制御信号を受けると、オフになる。
コンデンサ１５は、リセットスイッチ１６がオフになると、電圧電流変換器１４から出力された電流に従う電荷の充電を開始する。
周波数制御器５１は、時刻Ｔｂ２（ｎ）になると、充電量のサンプリングを指示する制御信号をＡＤＣ１８に出力する。
時刻Ｔａ２（ｎ），Ｔｂ２（ｎ）は、周波数制御器５１の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
時刻Ｔａ２（ｎ）から時刻Ｔｂ２（ｎ）までの期間（一定期間）は、収束期間内である。また、時刻Ｔａ２（ｎ）から時刻Ｔｂ２（ｎ）までの期間の長さは、時刻Ｔａ１（ｎ）から時刻Ｔｂ１（ｎ）までの期間の長さと同じ長さである。
周波数制御器５１において、収束期間の正確な期間は不明であるが、おおよその収束期間は、設計時に知り得るため、周波数制御器５１において、時刻Ｔａ２（ｎ）から時刻Ｔｂ２（ｎ）までの期間を収束期間内に設定することは可能である。
ＡＤＣ１８は、周波数制御器５１から充電量のサンプリングを指示する制御信号を受けると、コンデンサ１５に印加されている電圧Ｖｃをサンプリングする。
ＡＤＣ１８は、サンプリングした電圧Ｖｃを示すアナログ値を第２のデジタル値Ｖａｄｃ２（ｎ）に変換し、第２のデジタル値Ｖａｄｃ２（ｎ）を演算回路１９に出力する。
演算回路１９は、以下の式（５）に示すように、ＶＣＯ５の出力信号の収束度合Ｃ（ｎ）として、ＡＤＣ１８から出力された第１のデジタル値Ｖａｄｃ１（ｎ）と、第２のデジタル値Ｖａｄｃ２（ｎ）との差分を算出する。
Ｃ（ｎ）＝Ｖａｄｃ１（ｎ）−Ｖａｄｃ２（ｎ） （５）
ここでは、演算回路１９が、ＶＣＯ５の出力信号の収束度合Ｃ（ｎ）として、第１のデジタル値Ｖａｄｃ１（ｎ）と第２のデジタル値Ｖａｄｃ２（ｎ）との差分を算出している。しかし、これは一例に過ぎず、演算回路１９が、ＶＣＯ５の出力信号の収束度合Ｃ（ｎ）として、以下の式（６）に示すように、第１のデジタル値Ｖａｄｃ１（ｎ）と第２のデジタル値Ｖａｄｃ２（ｎ）との比を算出するようにしてもよい。
Ｃ（ｎ）＝Ｖａｄｃ１（ｎ）／Ｖａｄｃ２（ｎ） （６）
図８は、演算回路１９によりＮ回算出された収束度合Ｃ（１）〜Ｃ（Ｎ）を示す説明図である。
図８において、黒丸は、演算回路１９によりＮ回算出された収束度合Ｃ（１）〜Ｃ（Ｎ）を示している。図８の横軸の時間は、出力信号の周波数が急峻に低下を開始した時点から時点Ｔｍ（ｎ）までの時間を表している。
収束時間算出部５２は、収束度合算出回路１７によりＮ回算出された収束度合Ｃ（１）〜Ｃ（Ｎ）と閾値Ｃｔｈとを比較する。閾値Ｃｔｈは、収束時間算出部５２の内部メモリに記憶されているものであってもよいし、外部から与えられるものであってもよい。
Ｃ（ｎ）（ｎ＝１，２，・・・，Ｎ）が０に近い程、ＶＣＯ５の出力信号の周波数が所望周波数に近い状態である。しかし、Ｃ（ｎ）が閾値Ｃｔｈに近ければ、ＶＣＯ５の出力信号の周波数は、ほぼ所望周波数と一致しているため、ＶＣＯ５の出力信号が既に収束していると考えられる。
そこで、収束時間算出部５２は、収束度合Ｃ（１）〜Ｃ（Ｎ）の中で、閾値Ｃｔｈよりも小さい収束度合（ｎ）のうち、最も値が大きな収束度合Ｃ（ｎ）を探索する。
収束時間算出部５２は、ＶＣＯ５の出力信号が、探索した収束度合Ｃ（ｎ）に対応する時点Ｔｍ（ｎ）で収束したものとして、出力信号の周波数が急峻に低下を開始した時点から時点Ｔｍ（ｎ）までの時間を、ＶＣＯ５の出力信号の収束時間ＣＴｉｍｅとして算出する。
実施の形態３のロック検出回路１０は、積分回路１１が、位相差の積分期間を切り換えながら、過渡応答期間内の一定期間における位相差の積分及び収束期間内の一定期間における位相差の積分のそれぞれを複数回実施して、それぞれの第１の積分結果とそれぞれの第２の積分結果とを収束度合算出回路１７に出力する。また、収束度合算出回路１７が、積分回路１１から出力されたそれぞれの第１の積分結果とそれぞれの第２の積分結果とから、ＶＣＯ５の出力信号の収束度合をそれぞれ算出する。したがって、ロック検出回路１０は、ＶＣＯ５の出力信号の収束時間ＣＴｉｍｅを算出することができる。
実施の形態４．
実施の形態４では、収束時間算出部５２により算出された収束時間ＣＴｉｍｅから、ＶＣＯ５の出力信号の利用可能な時間帯を検出する時間帯検出部５３を備えるＰＬＬ回路について説明する。
図９は、実施の形態４に係るＰＬＬ回路を示す構成図である。図９において、図１、図３及び図６と同一符号は同一又は相当部分を示すので説明を省略する。
時間帯検出部５３は、収束時間算出部５２により算出された収束時間ＣＴｉｍｅから、ＶＣＯ５の出力信号の利用可能な時間帯を検出する。
図９に示すＰＬＬ回路の構成は、図６に示すＰＬＬ回路に時間帯検出部５３を付加している構成である。しかし、これに限るものではなく、図３に示すＰＬＬ回路に収束時間算出部５２及び時間帯検出部５３を付加し、周波数制御器９の代わりに、周波数制御器５１を用いているＰＬＬ回路であってもよい。
次に、図９に示すＰＬＬ回路の動作について説明する。ただし、時間帯検出部５３以外の構成要素は、図６に示すＰＬＬ回路と同様であるため、ここでは、時間帯検出部５３の動作のみを説明する。
例えば、ＶＣＯ５の出力信号を利用して、通信信号を送受信する図示せぬ通信システムがある。
しかし、通信システムにおいて、高精度な通信信号の送受信を実現するには、収束している出力信号を利用する必要がある。通信システムが、収束していない出力信号を利用すると、高精度な通信信号の送受信を実現できないことがある。
また、ＶＣＯ５の出力信号を利用して、レーダ信号の信号処理を行う図示せぬレーダシステムがある。
しかし、レーダシステムにおいて、高精度な信号処理を実現するには、収束している出力信号を利用する必要がある。レーダシステムが、収束していない出力信号を利用すると、高精度な信号処理を実現できないことがある。
図１０に示すように、ＶＣＯ５の出力信号のうち、収束時間算出部５２により算出された収束時間ＣＴｉｍｅから、次に周波数が急峻に低下を開始する時点までの出力信号は、収束している出力信号である。
図１０は、ＶＣＯ５の出力信号の周波数、チャージポンプ３から出力される電流、電圧電流変換器１４から出力される電流及び収束時間ＣＴｉｍｅを示す説明図である。
時間帯検出部５３は、ＶＣＯ５の出力信号の利用可能な時間帯として、収束時間算出部５２により算出された収束時間ＣＴｉｍｅから、次にＶＣＯ５の出力信号の周波数が急峻に低下を開始する時点までの時間帯を検出する。
時間帯検出部５３は、周波数制御器５１から可変分周器６に出力される分周比を示す制御信号を監視することで、ＶＣＯ５の出力信号の周波数が急峻に低下を開始する時点を認識することができる。
以上の実施の形態４は、収束時間算出部５２により算出された収束時間ＣＴｉｍｅから、ＶＣＯ５の出力信号の利用可能な時間帯を検出する時間帯検出部５３を備えるように、ロック検出回路１０を構成した。したがって、ロック検出回路１０は、ＶＣＯ５の出力信号のうち、利用可能な時間帯の出力信号を、通信システム又はレーダシステムなどに出力することができる。
実施の形態５．
実施の形態５では、収束時間算出部５２により算出された収束時間ＣＴｉｍｅが短くなるように、ループフィルタ４の入力側に電流を加える収束時間調整回路５４を備えるＰＬＬ回路について説明する。
図１１は、実施の形態５に係るＰＬＬ回路を示す構成図である。図１１において、図１、図３、図６及び図９と同一符号は同一又は相当部分を示すので説明を省略する。
収束時間調整回路５４は、収束時間算出部５２により算出された収束時間ＣＴｉｍｅが短くなるように、ループフィルタ４の入力側に電流を加える回路である。
図１１に示すＰＬＬ回路の構成は、図６に示すＰＬＬ回路に収束時間調整回路５４を付加している構成である。しかし、これに限るものではなく、図３に示すＰＬＬ回路に収束時間算出部５２及び収束時間調整回路５４を付加し、周波数制御器９の代わりに、周波数制御器５１を用いているＰＬＬ回路であってもよい。
次に、図１１に示すＰＬＬ回路の動作について説明する。ただし、収束時間調整回路５４以外の構成要素は、図６に示すＰＬＬ回路と同様であるため、ここでは、収束時間調整回路５４の動作のみを説明する。
ループフィルタ４は、チャージポンプ３からパルス電流を受けると、実施の形態１と同様に、パルス電流を電圧に変換して、電圧の平滑化を行い、平滑化後の電圧をＶＣＯ５に出力する。
このとき、ループフィルタ４からＶＣＯ５に出力される電圧は、チャージポンプ３から出力されたパルス電流とは別に、他のパルス電流がループフィルタ４に入力されると、変化するため、ＶＣＯ５の出力信号の収束時間ＣＴｉｍｅも変化する。
収束時間調整回路５４は、ループフィルタ４の入力側に加えるパルス電流の大きさ又は極性を変えながら、収束時間算出部５２により算出された収束時間ＣＴｉｍｅを記憶する。
収束時間調整回路５４は、ループフィルタ４の入力側に加えたパルス電流のうち、記憶した複数の収束時間ＣＴｉｍｅの中で最も短い収束時間ＣＴｉｍｅに対応するパルス電流を特定する。
以降、収束時間調整回路５４は、特定したパルス電流をループフィルタ４の入力側に加える。
以上の実施の形態５は、収束時間算出部５２により算出された収束時間ＣＴｉｍｅが短くなるように、ループフィルタ４の入力側に電流を加える収束時間調整回路５４を備えるように、ロック検出回路１０を構成した。したがって、実施の形態５のロック検出回路１０は、実施の形態１〜４のロック検出回路１０よりも収束時間ＣＴｉｍｅを短縮することができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、位相同期回路の出力信号が収束している度合を算出するロック検出回路に適している。
また、この発明は、電圧制御発振器の出力信号が収束している度合を算出する位相同期回路に適している。
１ 基準信号源、２ 位相比較器、３ チャージポンプ、４ ループフィルタ、５ ＶＣＯ、６ 可変分周器、７ 出力端子、８，９ 周波数制御器、１０ ロック検出回路、１１ 積分回路、１２ 電流出力回路、１３ 論理和回路、１４ 電圧電流変換器、１５ コンデンサ、１６ リセットスイッチ、１７ 収束度合算出回路、１８ ＡＤＣ、１９ 演算回路、２１ 積分回路、２２ スイッチトキャパシタ回路、３０ コンデンサ、３１〜３５ スイッチ、４１ 収束度合算出回路、４２ ＡＤＣ、５１ 周波数制御器、５２ 収束時間算出部、５３ 時間帯検出部、５４ 収束時間調整回路。

Claims (9)

  1. 位相同期回路の出力信号における過渡応答期間内の一定期間中に、前記位相同期回路における分周信号と基準信号との位相差を積分し、前記位相同期回路の出力信号における収束期間内の一定期間中に、前記分周信号と前記基準信号との位相差を積分する積分回路と、
    過渡応答期間内の一定期間中の前記積分回路における位相差の積分結果と、収束期間内の一定期間中の前記積分回路における位相差の積分結果とを比較することで、前記位相同期回路の出力信号が収束している度合を算出する収束度合算出回路と
    を備えたロック検出回路。
  2. 前記収束度合算出回路は、前記位相同期回路の出力信号が収束している度合として、過渡応答期間内の一定期間中の前記積分回路における位相差の積分結果である第１の積分結果と、収束期間内の一定期間中の前記積分回路における位相差の積分結果である第２の積分結果との差分、又は、前記第１の積分結果と前記第２の積分結果との比を算出することを特徴とする請求項１記載のロック検出回路。
  3. 前記積分回路は、
    前記分周信号と前記基準信号との位相差を示す電流を出力する電流出力回路と、
    位相差の積分として、過渡応答期間内の一定期間中に、前記電流出力回路から出力された電流に従って電荷を充電し、収束期間内の一定期間中に、前記電流出力回路から出力された電流に従って電荷を充電するコンデンサとを備え、
    前記収束度合算出回路は、前記位相同期回路の出力信号が収束している度合として、過渡応答期間内の一定期間中の前記コンデンサにおける電荷の充電量と、収束期間内の一定期間中の前記コンデンサにおける電荷の充電量との差分、又は、過渡応答期間内の一定期間中の前記コンデンサにおける電荷の充電量と、収束期間内の一定期間中の前記コンデンサにおける電荷の充電量との比を算出することを特徴とする請求項２記載のロック検出回路。
  4. 前記収束度合算出回路は、前記位相同期回路の出力信号が収束している度合として、過渡応答期間内の一定期間中の前記積分回路における位相差の積分結果と、収束期間内の一定期間中の前記積分回路における位相差の積分結果との差分を算出することを特徴とする請求項１記載のロック検出回路。
  5. 前記積分回路は、
    前記分周信号と前記基準信号との位相差を示す電流を出力する電流出力回路と、
    位相差の積分として、過渡応答期間内の一定期間中に、前記電流出力回路から出力された電流に従ってコンデンサに電荷を正方向に充電したのち、収束期間内の一定期間中に、前記電流出力回路から出力された電流に従って前記コンデンサに電荷を負方向に充電するスイッチトキャパシタ回路とを備え、
    前記収束度合算出回路は、前記位相同期回路の出力信号が収束している度合として、前記スイッチトキャパシタ回路によって負方向に充電された後の前記コンデンサにおける電荷の充電量を求めることを特徴とする請求項４記載のロック検出回路。
  6. 前記積分回路は、前記位相差の積分期間を切り換えながら、過渡応答期間内の一定期間における前記位相差の積分及び収束期間内の一定期間における前記位相差の積分のそれぞれを複数回実施し、
    前記収束度合算出回路は、過渡応答期間内の一定期間中の前記積分回路における位相差のそれぞれの積分結果と、収束期間内の一定期間中の前記積分回路における位相差のそれぞれの積分結果とを比較することで、前記位相同期回路の出力信号が収束している度合をそれぞれ算出し、
    前記収束度合算出回路によりそれぞれ算出された収束している度合から、前記位相同期回路の出力信号の収束時間を算出する収束時間算出部を備えたことを特徴とする請求項１記載のロック検出回路。
  7. 前記収束時間算出部により算出された収束時間から、前記位相同期回路の出力信号の利用可能な時間帯を検出する時間帯検出部を備えたことを特徴とする請求項６記載のロック検出回路。
  8. 前記収束時間算出部により算出された収束時間が短くなるように、前記位相同期回路に含まれているループフィルタの入力側に電流を加える収束時間調整回路を備えたことを特徴とする請求項６記載のロック検出回路。
  9. 基準信号を出力する基準信号源と、
    前記基準信号源から出力された基準信号と分周信号との位相差を出力する位相比較器と、
    前記位相比較器から出力された位相差に従って出力信号の周波数が変化する電圧制御発振器と、
    前記電圧制御発振器の出力信号を分周し、分周後の出力信号を前記分周信号として、前記位相比較器に出力する可変分周器と、
    前記電圧制御発振器の出力信号における過渡応答期間内の一定期間中に、前記位相比較器から出力された位相差を積分し、前記電圧制御発振器の出力信号における収束期間内の一定期間中に、前記位相比較器から出力された位相差を積分する積分回路と、
    過渡応答期間内の一定期間中の前記積分回路における位相差の積分結果と、収束期間内の一定期間中の前記積分回路における位相差の積分結果とを比較することで、前記電圧制御発振器の出力信号が収束している度合を算出する収束度合算出回路と
    を備えた位相同期回路。
JP2020557064A 2018-11-20 2018-11-20 ロック検出回路及び位相同期回路 Active JP6896186B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/042815 WO2020105116A1 (ja) 2018-11-20 2018-11-20 ロック検出回路及び位相同期回路

Publications (2)

Publication Number Publication Date
JPWO2020105116A1 JPWO2020105116A1 (ja) 2021-03-18
JP6896186B2 true JP6896186B2 (ja) 2021-06-30

Family

ID=70774652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020557064A Active JP6896186B2 (ja) 2018-11-20 2018-11-20 ロック検出回路及び位相同期回路

Country Status (4)

Country Link
US (1) US11283455B2 (ja)
JP (1) JP6896186B2 (ja)
DE (1) DE112018008073B4 (ja)
WO (1) WO2020105116A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11277140B1 (en) * 2021-06-07 2022-03-15 Qualcomm Incorporated Sampling phase-locked loop

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327488A (ja) * 1992-05-19 1993-12-10 Hitachi Ltd 位相同期回路における同期外れ検出回路
JP4545985B2 (ja) * 2001-05-17 2010-09-15 ルネサスエレクトロニクス株式会社 ロック検出回路および位相同期ループ回路
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US8049540B2 (en) 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
JP2016178351A (ja) * 2015-03-18 2016-10-06 トヨタ自動車株式会社 Ｐｌｌ回路
EP3258603B1 (en) * 2016-06-15 2022-11-09 Nxp B.V. Phase locked loop with lock/unlock detector
WO2018109898A1 (ja) * 2016-12-15 2018-06-21 三菱電機株式会社 Ｐｌｌ回路

Also Published As

Publication number Publication date
US11283455B2 (en) 2022-03-22
WO2020105116A1 (ja) 2020-05-28
DE112018008073T5 (de) 2021-07-01
DE112018008073B4 (de) 2022-08-11
US20210211134A1 (en) 2021-07-08
JPWO2020105116A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
US7372339B2 (en) Phase lock loop indicator
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US20200014374A1 (en) System and method for calibrating pulse width and delay
US9285778B1 (en) Time to digital converter with successive approximation architecture
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
TWI533614B (zh) 具有迴路頻寬校正功能的鎖相迴路裝置及其方法
US9608646B2 (en) PLL circuit and operation method
US11128256B2 (en) Oscillator circuit
WO2018000530A1 (zh) 锁相环路中压控振荡器的校准系统及方法
US7663417B2 (en) Phase-locked loop circuit
US8686768B2 (en) Phase locked loop
KR20170120514A (ko) 신호 생성회로 및 신호 생성방법
JP6896186B2 (ja) ロック検出回路及び位相同期回路
US10826501B1 (en) Ring oscillator based RC calibration circuit
JP2003133949A5 (ja)
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
US20110260760A1 (en) Voltage control oscillator and control method thereof
CN108566199B (zh) 一种锁相环及频率控制方法
JP7120155B2 (ja) 異常検出装置
KR101465881B1 (ko) 디지털 위상 고정 루프 장치
CN116436459B (zh) 一种校准电路
KR101832197B1 (ko) 위상고정루프 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201207

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201207

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210608

R150 Certificate of patent or registration of utility model

Ref document number: 6896186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150