KR101832197B1 - 위상고정루프 장치 - Google Patents

위상고정루프 장치 Download PDF

Info

Publication number
KR101832197B1
KR101832197B1 KR1020160144850A KR20160144850A KR101832197B1 KR 101832197 B1 KR101832197 B1 KR 101832197B1 KR 1020160144850 A KR1020160144850 A KR 1020160144850A KR 20160144850 A KR20160144850 A KR 20160144850A KR 101832197 B1 KR101832197 B1 KR 101832197B1
Authority
KR
South Korea
Prior art keywords
voltage
directly connected
node
loop filter
capacitor
Prior art date
Application number
KR1020160144850A
Other languages
English (en)
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020160144850A priority Critical patent/KR101832197B1/ko
Application granted granted Critical
Publication of KR101832197B1 publication Critical patent/KR101832197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상고정루프 장치가 제공된다. 위상고정루프 장치는, 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업 신호(UP)와 다운 신호(DOWN) 중 어느 하나를 출력하는 위상 주파수 검출기, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호와 상기 다운 신호 중 어느 하나에 비례하는 전류를 출력하는 차지 펌프, 상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터, 상기 제1 제어 전압에 기초하여 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator), 제1 노드를 포함하는 제1 시정수 회로 및 제2 노드를 포함하는 제2 시정수 회로를 포함하고, 상기 제1 제어 전압에 따른 상기 제1 노드의 제1 전압과 상기 제2 노드의 제2 전압의 차이인 제2 제어 전압을 생성하는 시정수 비교 회로 및 상기 제2 제어 전압이 증가하면 상기 제1 제어 전압을 감소시키고, 상기 제2 제어 전압이 감소하면 상기 제1 제어 전압을 증가시키는 제어 회로를 포함하고, 상기 제1 시정수 회로의 제1 시정수는, 상기 제2 시정수 회로의 제2 시정수보다 작다.

Description

위상고정루프 장치{Phase locked loop apparatus}
본 발명은 위상고정루프 장치에 관한 것이다.
위상고정루프(PLL: Phase Locked Loop) 장치는 기준신호와 출력신호의 위상을 지속적으로 비교하고, 그 결과에 기초하여 주파수를 보정함으로써 출력신호가 항상 일정한 주파수를 유지하도록 하는 회로이다.
위상고정루프 장치는 예를 들어, 위상검출기, 차지 펌프, 루프 필터 및 전압 제어 발진기를 포함할 수 있다. 일반적인 위상고정루프는 대역폭보다 낮은 주파수 영역에서 잡음이 감쇄되지 않아 잡음 특성이 좋지 못하는 문제점이 있을 수 있다.
대한민국공개특허 제 10-2010-0087469호
본 발명이 해결하고자 하는 기술적 과제는 시정수 비교 회로를 이용하여 루프 필터의 출력 전압을 제어함으로써, 잡음을 현저히 감소시킬 수 있는 위상고정루프 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 시정수 비교 회로를 이용하여 루프 필터의 출력 전압을 제어함으로써, 더욱 더 안정하게 동작할 수 있는 위상고정루프 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치는, 기준 신호와 피드백 신호의 위상차를 비교하고, 위상차에 따라서 업 신호(UP)와 다운 신호(DOWN) 중 어느 하나를 출력하는 위상 주파수 검출기, 위상 주파수 검출기에서 출력되는 업 신호와 다운 신호 중 어느 하나에 비례하는 전류를 출력하는 차지 펌프, 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터, 제1 제어 전압에 기초하여 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고, 출력 신호를 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator), 제1 노드를 포함하는 제1 시정수 회로 및 제2 노드를 포함하는 제2 시정수 회로를 포함하고, 제1 제어 전압에 따른 제1 노드의 제1 전압과 제2 노드의 제2 전압의 차이인 제2 제어 전압을 생성하는 시정수 비교 회로 및 제2 제어 전압이 증가하면 제1 제어 전압을 감소시키고, 제2 제어 전압이 감소하면 제1 제어 전압을 증가시키는 제어 회로를 포함하고, 제1 시정수 회로의 제1 시정수는, 제2 시정수 회로의 제2 시정수보다 작다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치는, 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업 신호(UP)와 다운 신호(DOWN) 중 어느 하나를 출력하는 위상 주파수 검출기, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호와 상기 다운 신호 중 어느 하나에 비례하는 전류를 출력하는 차지 펌프, 상기 차지 펌프에서 출력되는 전류를 제어 전압으로 변환하는 루프 필터, 상기 제1 제어 전압에 기초하여 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator), 상기 제어 전압을 제공받고, 제1 노드를 포함하는 제1 시정수 회로와 제2 노드를 포함하는 제2 시정수 회로를 이용하여 상기 루프 필터를 제어하는 제어부를 포함하고, 상기 루프 필터는, 상기 제어 전압을 결정하는 제1 루프 필터 커패시터를 포함하고, 상기 제어부는, 상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하여 상기 제1 루프 필터 커패시터를 충전 시키거나 방전시킬 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 2는 도 1의 전압 제어 발진기의 블록도이다.
도 3a 내지 도 3c는 도 1의 시정수 비교 회로의 예시적인 회로도들이다.
도 4는 본 발명의 몇몇 실시예들에 따른 시정수 비교 회로의 제1 및 제2 전압의 예시적인 파형을 도시한 그래프들이다.
도 5는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 효과를 설명하기 위한 도면이다.
도 6은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 7은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 루프 필터와 제어 회로의 연결 방법을 설명하기 위한 예시적인 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 도 1 내지 도 5를 참조하여 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다. 도 2는 도 1의 전압 제어 발진기(140)의 블록도이다. 도 3a 내지 도 3c는 도 1의 시정수 비교 회로(180)의 예시적인 회로도들이다. 도 4는 본 발명의 몇몇 실시예들에 따른 시정수 비교 회로의 제1 및 제2 전압의 예시적인 파형을 도시한 그래프들이다. 도 5는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 효과를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 기술적 사상에 따른 위상고정루프 장치는, 위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130), 전압 제어 발진기(140)(VCO: Voltage Controlled Oscillator), 시정수 비교 회로(180), 제어 회로(190)를 포함할 수 있다. 몇몇 실시예에서, 위상고정루프 장치는 분주기(150)를 더 포함할 수도 있다.
위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130) 및 제어 회로(190)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 전압 제어 발진기(140)로부터 출력되는 출력 신호(Sout)의 주파수(Fout)를 비교하고, 그 차이에 따라 제1 제어 전압(V1)을 생성할 수 있다.
예를 들어, 위상고정루프 장치가 분주기(150)를 더 포함할 경우, 제어 전압 생성부(10)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 분주기(150)로부터 출력되는 분주 신호(Sn)의 주파수(Fn)를 비교하고, 그 차이에 따라 제1 제어 전압(V1)을 생성할 수 있다. 위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130) 및 제어 회로(190)로부터 생성된 제1 제어 전압(V1)은, 전압 제어 발진기(140)에 전달될 수 있다.
그러나 본 발명의 실시예들이 이에 제한되는 것은 아니며, 제1 제어 전압(V1)을 생성하기 위해, 필요에 따라 위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130) 및 제어 회로(190) 이 외의 추가적인 구성 요소를 더 포함할 수도 있다. 또한 예를 들어, 위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130) 및 제어 회로(190)는 필요에 따라, 위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130) 중 적어도 하나가 생략될 수도 있다.
위상 주파수 검출기(110)는, 기준 신호(Sref)와 피드백 신호(분주 신호(Sn) 또는 출력 신호(Sout))를 입력받아, 위상 차를 비교할 수 있다. 위상 주파수 검출기(110)는 비교된 위상 차에 따라 업 신호(UP)와 다운 신호(DN) 중 어느 하나를 생성하여 차지 펌프(120)에 제공할 수 있다.
업 신호(UP)는 제1 제어 전압(V1)을 증가시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 증가할 수 있다. 다운 신호(DN)는 제1 제어 전압(V1)을 감소시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 감소할 수 있다.
차지 펌프(120)는 제1 전류원(121) 및 제2 전류원(122)을 포함할 수 있다. 차지 펌프(120)는 위상 주파수 검출기(110)에서 출력된 업/다운 신호(UP/DN)에 비례하는 전류를 출력할 수 있다. 이러한 출력 전류는 루프 필터(130)로 전달될 수 있다.
루프 필터(130)는, 차지 펌프(120)의 출력인 전류를 제1 제어 전압(V1)으로 변환할 수 있다. 이때 루프 필터(130)는 잡음을 제거하여 전압 제어 발진기(140)로 평활화된 제1 제어 전압(V1)을 출력할 수 있다.
루프 필터(130)는, 1차, 2차 또는 그 이상 차수의 루프 필터 구조를 가질 수 있으며, 예를 들어, 저항 및 커패시터로 이루어진 수동 필터(passive filter) 로 구성될 수 있다. 루프 필터(130)는 제1 루프 필터 저항(RL1), 제1 루프 필터 커패시터(CL) 및 제2 루프 필터 커패시터(Cp)를 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다.
예를 들어, 루프 필터(130)에는, 루프 필터(130)에서 발생하는 초과 위상을 줄이기 위해, 다양한 구조의 수동 필터가 채택될 수 있다. 구체적으로, 루프 필터(130)에는, 루프 필터(130)의 출력 전압인 제1 제어 전압(V1)의 크기를 종래의 기술보다 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 필터가 채택될 수 있다.
전압 제어 발진기(140)는, 제1 제어 전압(V1)을 입력받아, 이에 대응되는 주파수를 갖는 출력 신호(Sout-)를 생성하고, 이를 위상 주파수 검출기(110)에 피드백 신호로 제공할 수 있다.
몇몇 실시예에서, 위상고정루프 장치가 분주기(150)를 더 포함하는 경우, 전압 제어 발진기(140)의 출력 신호(Sout)는 분주기(150)의 입력으로 제공될 수 있다. 분주기(150)는 출력 신호(Sout)를 분주한 분주 신호(Sn)를 제어 전압 생성부(10)로 피드백시킬 수 있다.
도 2를 함께 참조하면, 전압 제어 발진기(140)는 복수의 지연 소자(161)를 포함할 수 있다. 전압 제어 발진기(140)의 복수의 지연 소자(161)는, 루프 필터(130)로부터 출력된 제1 제어 전압(V1)으로 제어될 수 있다.
버퍼(170)는, 제1 제어 전압(V1)을 입력 받아, 제1 제어 전압(V1)을 출력하여, 시정수 비교 회로(180)에 전달할 수 있다.
시정수 비교 회로(180)는, 제1 및 제2 시정수 회로를 포함할 수 있다. 시정수 비교 회로(180)는, 제1 제어 전압(V1)을 입력 받아, 제2 제어 전압(V2)을 생성하여 제어 회로(190)에 전달할 수 있다.
시정수 비교 회로(180)는, 도 3a 내지 도 3c에 각각 도시된 바와 같이 다양한 구성(180-1 내지 180-3)을 가질 수 있다.
도 1 및 도 3a를 참조하면, 본 발명의 기술적 사상에 따른 위상고정루프 장치의 시정수 비교 회로(180-1)는, 제1 시정수 회로(181-1)와 제2 시정수 회로(182-1)를 포함할 수 있다.
제1 시정수 회로(181-1)는, 제1 저항(R1)과 제1 커패시터(C1)를 포함할 수 있다. 제1 저항(R1)의 일단은 버퍼(170)의 출력과 직접 접속되고, 타단은 제1 노드(node 1)와 직접 접속될 수 있다. 제1 커패시터(C1)의 일단은 제1 노드(node 1)와 직접 접속되고, 타단은 예를 들어, 접지 전압(GND)과 직접 접속될 수 있다. 시정수 비교 회로(180)에 제1 제어 전압(V1)이 인가될 경우, 제1 시정수 회로(181)의 제1 노드(node 1) 의 전압은 제1 전압(Vn1)일 수 있다. 여기서, 제1 전압(Vn1)은, 제1 커패시터(C1) 양 단에 인가되는 전압일 수 있다. 이러한 제1 전압(Vn1)은, 차동 증폭기(185)의 제1 입력으로 인가될 수 있다.
제2 시정수 회로(182-2)는, 제2 저항(R2)과 제2 커패시터(C2)를 포함할 수 있다. 제2 저항(R2)의 일단은 제1 노드(node 1)와 직접 접속되고, 타단은 제2 노드(node 2)와 직접 접속될 수 있다. 제2 커패시터(C2)의 일단은 제2 노드(node 2)와 직접 접속되고, 타단은 예를 들어, 접지 전압(GND)과 직접 접속될 수 있다. 시정수 비교 회로(180)에 제1 제어 전압(V1)이 인가될 경우, 제2 시정수 회로(182)의 제2 노드(node 2) 의 전압은 제2 전압(Vn2)일 수 있다. 여기서, 제2 전압(Vn2)은, 제2 커패시터(C2) 양 단에 인가되는 전압일 수 있다. 이러한 제2 전압(Vn2)은, 차동 증폭기(185)의 제2 입력으로 인가될 수 있다.
도 1 및 도 3b를 참조하면, 본 발명의 기술적 사상에 따른 위상고정루프 장치의 시정수 비교 회로(180-2)는, 제1 시정수 회로(181-2)와 제2 시정수 회로(182-2)를 포함할 수 있다.
도 3a에서와 달리 제1 시정수 회로(181-2)와 제2 시정수 회로(182-2)는 버퍼(170)의 출력단과 차동 증폭기(185) 사이에서 병렬로 접속될 수 있다. 구체적으로, 도 3a에서는 제1 시정수 회로(181-1)와 제2 시정수 회로(182-1)가 버퍼(170)의 출력단과 차동 증폭기(185) 사이에서 직렬 접속되었으나, 여기서는 제1 시정수 회로(181-2)와 제2 시정수 회로(182-2)가 버퍼(170)의 출력단과 차동 증폭기(185) 사이에서 병렬로 접속될 수 있다
도 1 및 도 3c를 참조하면, 본 발명의 기술적 사상에 따른 위상고정루프 장치의 시정수 비교 회로(180-3)는, 제1 시정수 회로(181-3)와 제2 시정수 회로(182-3)를 포함할 수 있다.
도 3a 및 도 3b에서와 달리 제2 시정수 회로(182-3)는 제3 저항(R3) 및 제3 커패시터(C3)를 더 포함할 수 있다. 도 3a 및 도 3b와 도 3c의 차이만 설명하면, 도 3c에서의 제2 저항(R2)은 제3 노드(node 3)와 직접 접속될 수 있다. 제3 저항(R3)의 일단은 버퍼(170)의 출력과 직접 접속되고, 타단은 제3 노드(node 3)와 직접 접속될 수 있다. 제3 커패시터(C3)의 일단은 제3 노드(node 3)와 접속되고 타단은 접지 전압(GND)과 직접 접속될 수 있다.
제2 시정수 회로(182-3)의 제2 노드(node 2)에서의 전압은 제2 전압(Vn2)일 수 있다. 제2 전압(Vn2)은, 제2 커패시터(C2) 양 단에 인가되는 전압일 수 있다. 이러한 제2 전압(Vn2)은, 차동 증폭기(185)의 제2 입력으로 인가될 수 있다.
도 1 및 도 3a 내지 도 3c를 참조하면, 차동 증폭기(185)는, 제1 입력으로 제공받은 제1 전압(Vn1)과 제2 입력으로 제공받은 제2 전압(Vn2)의 차이인 제2 제어 전압(V2)을 출력할 수 있다.
제1 시정수 회로(181-1 내지 181-3)의 제1 저항(R1)의 크기는, 예를 들어, 제2 시정수 회로(182-1 내지 182-3)의 제2 저항(R2)의 크기 보다 작을 수 있다. 또한, 제1 시정수 회로(181-1 내지 181-3)의 제1 커패시터(C1)의 커패시턴스의 크기는, 예를 들어, 제2 시정수 회로(182-1 내지 182-3)의 제2 커패시터(C2)의 커패시턴스의 크기보다 작을 수 있다. 이에 따라, 제1 시정수 회로(181-1 내지 181-3)의 제1 시정수(R1C1)의 크기는, 제2 시정수 회로(182-1 내지 182-3)의 제2 시정수(R2C2)의 크기보다 작을 수 있다.
그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 저항(R1)의 크기가 제2 저항(R2)의 크기 보다 크더라도, 제1 커패시터(C1)의 커패시턴스의 크기가 제2 커패시터(C2)의 커패시턴스의 크기 보다 작아서, 제1 시정수 회로(181-1 내지 181-3)의 제1 시정수(R1C1)의 크기가 제2 시정수 회로(182-1 내지 182-3)의 제2 시정수(R2C2)의 크기보다 작다면, 본 발명의 기술적 사상에 따른 시정수 비교 회로(180)로 이용될 수 있다.
도 1 내지 도 4를 참조하면, 도 4의 제1 그래프(graph 1)는 시간 경과에 따라 제1 노드(node 1)에서 측정한 제1 전압(Vn1)과, 제2 노드(node 2)에서 측정한 제2 전압(Vn2)을 비교한 그래프이다. 제2 그래프(graph 2)는 시간 경과에 따른 제1 전압(Vn1)과 제2 전압(Vn2)의 차이인 제2 제어 전압(V2)을 도시한 그래프이다. 제3 그래프(graph 3)는 시간 경과에 따른 제2 제어 전압(V2)을 스위칭 신호(D2)로 나타낸 그래프이다.
제1 시정수 회로(181-1 내지 181-3)의 제1 시정수(R1C1)의 크기는 제2 시정수 회로(182-1 내지 182-3)의 제2 시정수(R2C2)의 크기 보다 비교적 작을 수 있다. 따라서, 제1 노드(node 1)의 전압인 제1 전압(Vn1)의 파형은, 제1 그래프(graph 1)에서와 같이, 루프 필터(130)의 출력 전압인 제1 제어 전압(V1) 신호와 실질적으로 동일한 파형을 가질 수 있다. 다시 말해서, 비교적 작은 크기의 시정수를 갖는 제1 시정수 회로(181-1 내지 181-3)에 포함된 제1 노드(node 1)에서의 신호는, 루프 필터(130)의 출력의 변화를 비교적 민감하게(신속하게) 반영하여 출력될 수 있다.
이와 비교하여, 제2 시정수 회로(182-1 내지 182-3)의 제2 시정수(R2C2)의 크기는 제1 시정수 회로(181-1 내지 181-3)의 제1 시정수(R1C1)의 크기 보다 비교적 클 수 있다. 따라서, 제2 노드(node 2)의 전압인 제2 전압(Vn2)의 파형은, 제1 그래프(graph 1)에서와 같이, 루프 필터(130)의 출력 전압인 제1 제어 전압(V1) 신호의 평균과 실질적으로 동일한 파형을 가질 수 있다. 다시 말해서, 비교적 큰 크기의 시정수를 갖는 제2 시정수 회로(182-1 내지 182-3)에 포함된 제2 노드(node 2)에서의 신호는, 루프 필터(130)의 출력의 평균 값을 반영하여 출력될 수 있다.
제2 제어 전압(V2)은, 제1 전압(Vn1)과 제2 전압(Vn2)의 차이이기 때문에, 제2 그래프(graph 2)와 같이 나타날 수 있다. 예를 들어, t1과 t2 사이의 구간에서와 같이, 제1 전압(Vn1)이 제2 전압(Vn2)보다 큰 경우, 제2 제어 전압(V2)은, 양의 값을 가질 수 있다.
이를 스위칭 신호(D2)로 나타내면, 제3 그래프(graph 3)와 같이 스위칭 신호(D2)는 1의 값(예를 들어, 논리 레벨 high)을 가질 수 있다.
예를 들어, t2와 t3 사이의 구간에서와 같이, 제1 전압(Vn1)이 제2 전압(Vn2)보다 작은 경우, 제2 제어 전압(V2)은, 음의 값을 가질 수 있다. 이를 스위칭 신호(D2)로 나타내면, 제3 그래프(graph 3)와 같이 스위칭 신호(D2)는 0의 값(논리 레벨 low)을 가질 수 있다.
다시 도 1을 참조하면, 몇몇 실시예에서, 버퍼(170), 시정수 비교 회로(180) 및 제어 회로(190)는 제어부를 구성할 수 있다. 제어부는, 제1 제어 전압(V1)을 이용하여 루프 필터(130)를 제어할 수 있다.
제어 회로(190)는, 차지 펌프(120)에 포함될 수 있다. 제어 회로(190)는 차지 펌프(120)의 전류원과 연결되어 루프 필터(130)의 출력을 제어할 수 있다. 시정수 비교 회로(180)에서 제공된 제2 제어 전압(V2)은, 차지 펌프(120)에 제공될 수 있다. 이 때, 몇몇 실시예에서, 제2 제어 전압(V2)은, 스위칭 신호(D2)로 변환되어 차지 펌프(120)에 제공될 수 있다.
제어 회로(190)는, 제1 및 제2 스위치(191, 192)를 포함할 수 있다. 제어 회로(190)의 제1 스위치(191)의 일단은 제1 전류원(121)의 일단과 연결되고, 타단은 제2 스위치(192)의 일단, 제1 전류원(121)의 타단 및 제2 전류원(122)의 일단과 연결될 수 있다. 제2 스위치(192)의 타단 및 제2 전류원(122)의 타단은 접지 전압(GND)과 연결될 수 있다. 제1 및 제2 스위치(191, 192)는, 스위칭 신호(D2)에 의해 게이팅될 수 있다. 다시 말해서, 제2 제어 전압(V2)은, 스위칭 신호(D2)로 변환되어, 제1 및 제2 스위치(191, 192)를 제어할 수 있다.
도면에서, 제어 회로(190)는 PMOS 트랜지스터인 제1 스위치(191)와, NMOS 트랜지스터인 제2 스위치(192)를 포함하는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제2 제어 전압(V2)(또는, 스위칭 신호(D2))에 기초하여 차지 펌프(120)의 출력을 루프 필터(130)에 선택적으로 전달할 수 있다면, 다른 구성이 채용될 수 있음은 물론이다.
제1 스위치(191)는 루프 필터(130)를 충전시킬 수 있다. 제1 전압(Vn1)이 제2 전압(Vn2) 보다 작은 경우, 제2 제어 전압(V2)은 감소되어 음의 값을 갖고(도 4의 제2 그래프(graph 2)의 t2 내지 t3 구간 참조), 이를 스위칭 신호(D2)로 표현하면, 0의 값(논리 레벨 low, 도 4의 제3 그래프(graph 3) t2 내지 t3 구간 참조)을 갖는다고 볼 수 있다. 제2 제어 전압(V2)(즉, 스위칭 신호(D2))의 값이 0(논리 레벨 low)을 의미하는 경우, 제1 스위치(191)는 스위치 온 되고, 제2 스위치(192)는 스위치 오프 될 수 있다. 이에 따라, 차지 펌프(120)의 전류원의 전류는 루프 필터(130)의 제2 루프 필터 커패시터(Cp)로 흘러들어가게 되고, 제2 루프 필터 커패시터(Cp)가 충전될 수 있다. 따라서, 루프 필터(130)의 출력인 제1 제어 전압(V1)은 증가될 수 있다.
제2 스위치(192)는 루프 필터(130)를 방전시킬 수 있다. 예를 들어, 제1 전압(Vn1)이 제2 전압(Vn2) 보다 큰 경우, 제2 제어 전압(V2)은 증가되어 양의 값을 갖고(도 4의 제2 그래프(graph 2)의 t1 내지 t2 구간 참조), 스위칭 신호(D2)로 표현하면, 1의 값(논리 레벨 high, 도 4의 제3 그래프(graph 3) t1 내지 t2 구간 참조)을 갖는다고 볼 수 있다. 제2 제어 전압(V2)(즉, 스위칭 신호(D2))의 값이 1(논리 레벨 high)을 의미하는 경우, 제1 스위치(191)는 스위치 오프(switch off)되고, 제2 스위치(192)는 스위치 온(switch on) 될 수 있다. 이에 따라, 차지 펌프(120)의 전류원의 전류는 접지 전압(GND)으로 흘러들어가고, 루프 필터(130)의 제2 루프 필터 커패시터(Cp)는 방전될 수 있다. 따라서, 루프 필터(130)의 출력인 제1 제어 전압(V1)은 감소될 수 있다.
도 5는, 본 실시예와 달리 시정수 비교 회로 및 제어 회로를 포함하지 않은 위상고정루프 장치의 루프 필터의 출력 파형(V1')과 본 발명의 몇몇 실시예들에 따른 루프 필터(130)의 출력 파형(V1)을 시간 흐름에 따라 비교한 그래프이다. 여기서, Vref는 이상적인 루프 필터의 출력 전압이다.
도 1 내지 도 5를 참조하면, 루프 필터의 출력 전압이 상승하는 경우, 루프 필터의 출력 파형(V1')에 비해, 본 발명의 몇몇 실시예들에 따른 루프 필터(130)의 출력 파형(V1)의 변동 폭이 작다는 것을 알 수 있다.
본 발명의 기술적 사상에 따른 위상고정루프 장치는, 시정수 비교 회로(180) 및 제어 회로(190)를 이용하여 루프 필터(130)의 출력 전압(V1)을 제어함으로써, 위상이 고정된 이후 루프 필터(130)에 나타나는 출력 전압(V1)의 변동 폭을 최소화할 수 있다. 이는, 위상고정루프 장치의 잡음을 현저시 감소시킬 수 있고, 나아가 위상고정루프 장치가 더욱 더 안정하게 동작할 수 있도록 한다.
본 발명의 기술적 사상에 따른 위상고정루프 장치는, 시정수의 크기가 서로 다른 노드에서의 전압의 크기를 비교할 수 있는 시정수 비교 회로(180)를 이용함으로써, 시정수 비교 회로(180)의 제2 전압(Vn2)을 기준으로 빠르게 변화하는 제1 전압(Vn1)의 증감을 감지하여 루프 필터(130)의 출력 전압(V1)의 변동 폭을 감소시킬 수 있다. 또한 제어 회로(190)가 시정수의 크기가 서로 다른 노드에서의 전압의 크기를 비교한 값(V2)을 이용하여, 루프 필터(130)를 제어함으로써, 루프 필터(130)의 출력 전압(V1)의 변동을 최소화시킬 수 있다. 이는, 위상고정루프 장치의 잡음을 현저시 감소시킬 수 있고, 나아가 위상고정루프 장치가 더욱 더 안정하게 동작할 수 있도록 한다.
이하에서 도 2 내지 도 4, 도 6 및 도 7을 참조하여 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 6은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다. 도 7은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 루프 필터(130)와 제어 회로(190)의 연결 방법을 설명하기 위한 예시적인 회로도이다.
도 2 내지 도 4, 도 6 및 도 7을 참조하면, 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 제어 회로(190')는, 도 1에서와 달리 차지 펌프(120')와 별도로 구성될 수 있다.
몇몇 실시예에서, 본 발명의 기술적 사상에 따른 위상고정루프 장치는, 제어부(control unit) (20)를 포함할 수 있다. 제어부(20)는, 예를 들어, 버퍼(170), 시정수 비교 회로(180) 및 제어 회로(190')를 포함할 수 있다.
제어부(20)는, 예를 들어, 제1 제어 전압(V1)을 입력 받아 제어 전류(Ic)를 생성하여 루프 필터(130')에 인가시킬 수 있다
제어 회로(190')는 시정수 비교 회로(180)의 출력인 제2 제어 전압(V2)을 입력 받아, 제어 전류(Ic)를 생성하여, 루프 필터(130')에 전달할 수 있다. 몇몇 실시예에서, 제어 회로(190')는, 시정수 회로(180)의 출력인 제2 제어 전압(V2)에 비례하는 전류를 출력할 수 있다. 예를 들어, 제어 회로(190')는, 전류원을 포함할 수 있다.
루프 필터(130')는 예를 들어, 저항과 커패시터로 구성될 수 있다. 그러나 본 발명이 이에 제한되는 것은 아니고, 전술한 바와 같이 루프 필터(130')는 필요에 따라 다양한 구성을 가질 수 있으며, 제어 회로(190')는 루프 필터(130')에 포함되는 커패시터 중 어느 하나를 충/방전 시킬 수 있다면, 어느 노드와도 연결이 가능함은 물론이다.
루프 필터(130')의 제1 루프 필터 저항(RL1)은, 일단이 차지 펌프(120')의 출력단과 직접 접속되고, 타단은 a 노드(node a)와 직접 접속될 수 있다. 제1 루프 필터 커패시터(Cp1)는, 일단이 a 노드(node a)와 직접 접속되고, 타단은 예를 들어, 접지 전압(GND)과 직접 접속될 수 있다. 제2 루프 필터 커패시터(Cp2)는, 일단이 차지 펌프(120')의 출력단인 b 노드(node b)와 직접 접속되고, 타단은 예를 들어, 접지 전압(GND)과 직접 접속될 수 있다. 제2 루프 필터 저항(RL2)은, 일단이 b 노드(node b)와 직접 접속되고, 타단은 전압 제어 발진기(140)의 입력단과 직접 접속될 수 있다. 제3 루프 필터 커패시터(CL)는, 일단이 제2 루프 필터 저항(RL2)의 타단과 직접 접속되고, 타단은 예를 들어, 접지 전압(GND)과 직접 접속될 수 있다. 루프 필터(130')의 출력인 제1 제어 전압(V1)은, 제3 루프 필터 커패시터(CL)의 양 단에 걸리는 전압일 수 있다.
몇몇 실시예에서, 제어 회로(190')의 출력단은, a 노드(node a)와 직접 접속될 수 있다. 이 경우, 제어 회로(190')는, 제1 루프 필터 커패시터(Cp1)를 방전시키거나, 제1 루프 필터 커패시터(Cp1)를 제어 전류(Ic)로 충전시킬 수 있다. 다시 말해서, 제어 회로(190')는, 루프 필터(130')의 출력을 제어할 수 있다.
예를 들어, 제1 전압(Vn1)이 제2 전압(Vn2) 보다 큰 경우, 제2 제어 전압(V2)은 증가될 수 있다. 증가된 제2 제어 전압(V2)을 입력받은 제어 회로(190')는, 루프 필터(130')의 제1 루프 필터 커패시터(Cp1)를 방전시켜, 제1 제어 전압(V1)을 감소시킬 수 있다.
예를 들어, 제1 전압(Vn1)이 제2 전압(Vn2) 보다 작은 경우, 제2 제어 전압(V2)은 감소될 수 있다. 감소된 제2 제어 전압(V2)을 입력받은 제어 회로(190')는, 루프 필터(130')의 제1 루프 필터 커패시터(Cp1)를 제어 전류(Ic)로 충전시켜, 제1 제어 전압(V1)을 증가시킬 수 있다.
몇몇 실시예에서, 제어 회로(190')의 출력단은, b 노드(node b)와 직접 접속될 수 있다. 이 경우, 제어 회로(190')는, 제2 루프 필터 커패시터(Cp2)를 방전시키거나, 제2 루프 필터 커패시터(Cp2)를 제어 전류(Ic)로 충전시킬 수 있다. 다시 말해서, 제어 회로(190')는, 루프 필터(130')의 출력을 제어할 수 있다.
예를 들어, 제1 전압(Vn1)이 제2 전압(Vn2) 보다 큰 경우, 제2 제어 전압(V2)은 증가될 수 있다. 증가된 제2 제어 전압(V2)을 입력받은 제어 회로(190')는, 루프 필터(130')의 제2 루프 필터 커패시터(Cp2)를 방전시켜, 제1 제어 전압(V1)을 감소시킬 수 있다.
예를 들어, 제1 전압(Vn1)이 제2 전압(Vn2) 보다 작은 경우, 제2 제어 전압(V2)은 감소될 수 있다. 감소된 제2 제어 전압(V2)을 입력받은 제어 회로(190')는, 루프 필터(130')의 제2 루프 필터 커패시터(Cp2)를 제어 전류(Ic)로 충전시켜, 제1 제어 전압(V1)을 증가시킬 수 있다.
이하에서 도 8을 참조하여 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 8은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블록도이다.
도 8을 참조하면, 전자 장치(1000)는 위상고정루프 장치(1010)와 처리부(1020)를 포함할 수 있다.
위상고정루프 장치(1010)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1010)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.
위상고정루프 장치(1010)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1000) 내부에서 생성할 수도 있다.
이러한 위상고정루프 장치(1010)로는 예를 들어, 앞서 설명한 본 발명의 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.
처리부(1020)는 위상고정루프 장치(1010)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.
실시예에서, 입력 신호(IS)는 전자 장치(1000)의 외부로부터 제공되고, 출력 신호(OS)는 전자 장치(1000) 내부에 배치된 다른 장치(미도시)로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이하에서 도 9를 참조하여 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 9는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블록도이다.
도 9를 참조하면, 전자 장치(1100)는 위상고정루프 장치(1110)와 처리부(1120)를 포함할 수 있다.
위상고정루프 장치(1110)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1110)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.
위상고정루프 장치(1110)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1100) 내부에서 생성할 수도 있다.
이러한 위상고정루프 장치(1110)로는 예를 들어, 앞서 설명한 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.
처리부(1120)는 위상고정루프 장치(1110)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.
실시예에서, 입력 신호(IS)는 전자 장치(1100)의 내부의 다른 장치(미도시)로부터 제공되고, 출력 신호(OS)는 전자 장치(1100) 외부로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 위상 주파수 검출기 120: 차지 펌프
130: 루프 필터 140: 전압 제어 발진기
180: 시정수 비교 회로 190: 제어 회로

Claims (20)

  1. 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업 신호(UP)와 다운 신호(DOWN) 중 어느 하나를 출력하는 위상 주파수 검출기;
    상기 위상 주파수 검출기에서 출력되는 상기 업 신호와 상기 다운 신호 중 어느 하나에 비례하는 전류를 출력하는 차지 펌프;
    상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터;
    상기 제1 제어 전압에 기초하여 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator);
    제1 노드를 포함하는 제1 시정수 회로 및 제2 노드를 포함하는 제2 시정수 회로를 포함하고, 상기 제1 제어 전압에 따른 상기 제1 노드의 제1 전압과 상기 제2 노드의 제2 전압의 차이인 제2 제어 전압을 생성하는 시정수 비교 회로; 및
    상기 제2 제어 전압이 증가하면 상기 제1 제어 전압을 감소시키고, 상기 제2 제어 전압이 감소하면 상기 제1 제어 전압을 증가시키는 제어 회로를 포함하고,
    상기 제1 시정수 회로의 제1 시정수는, 상기 제2 시정수 회로의 제2 시정수보다 작은 위상고정루프 장치.
  2. 제 1항에 있어서,
    상기 차지 펌프는 상기 제어 회로를 포함하고,
    상기 시정수 비교 회로에서 제공된 상기 제2 제어 전압은 상기 차지 펌프에 제공되는 위상고정루프 장치.
  3. 제 2항에 있어서,
    상기 제어 회로는, 상기 루프 필터를 충전시키는 제1 스위치와, 상기 루프 필터를 방전시키는 제2 스위치를 포함하고,
    상기 제2 제어 전압은 스위칭 신호로 변환되어 상기 제1 및 제2 스위치를 제어하는 위상고정루프 장치.
  4. 제 3항에 있어서,
    상기 차지 펌프는 제1 전류원 및 제2 전류원을 포함하고,
    상기 제1 스위치의 일단은 상기 제1 전류원의 일단과 연결되고, 상기 제1 스위치의 타단은 상기 제1 전류원의 타단, 상기 제2 스위치의 일단 및 상기 제2 전류원의 일단과 연결되고,
    상기 제2 스위치의 타단 및 상기 제2 전류원의 타단은 접지 전압과 연결되고,
    상기 루프 필터는 일단이 상기 제1 전류원의 상기 타단, 상기 제1 스위치의 상기 타단, 상기 제2 스위치의 상기 일단 및 상기 제2 전류원의 상기 일단과 직접 접속되고, 타단이 상기 접지 전압과 직접 접속되는 커패시터를 포함하고,
    상기 제1 스위치는 상기 커패시터를 충전시키고, 상기 제2 스위치는 상기 커패시터를 방전시키는 위상고정루프 장치.
  5. 제 1항에 있어서,
    상기 제어 회로는, 상기 차지 펌프와 분리되어 배치되고, 상기 제2 제어 전압에 비례하는 제어 전류를 출력하여 상기 루프 필터에 인가하는 위상고정루프 장치.
  6. 제 5항에 있어서,
    상기 루프 필터는, 일단이 상기 제어 회로의 출력과 접속되고, 타단이 접지 전압과 접속되는 제1 커패시터를 포함하고,
    상기 제2 제어 전압이 증가하면 상기 제1 커패시터는 방전되고,
    상기 제2 제어 전압이 감소하면 상기 제1 커패시터는 상기 제어 전류에 의해 충전되는 위상고정루프 장치.
  7. 제 6항에 있어서,
    상기 제1 커패시터의 상기 일단은 상기 제어 회로의 출력과 직접 접속(directly connected)되고, 상기 제1 커패시터의 상기 타단은 상기 접지 전압과 직접 접속되고,
    상기 루프 필터는,
    일단이 상기 차지 펌프의 출력과 직접 접속되고 타단이 상기 제1 커패시터의 상기 일단과 직접 접속되는 제1 저항과,
    일단이 상기 차지 펌프의 출력과 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제2 커패시터와,
    일단이 상기 차지 펌프의 출력과 직접 접속되고 타단이 상기 전압 제어 발진기의 입력과 직접 접속되는 제2 저항과,
    일단이 상기 제2 저항의 타단과 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제3 커패시터를 포함하는 위상고정루프 장치.
  8. 제 6항에 있어서,
    상기 제1 커패시터의 상기 일단은 상기 제어 회로의 출력과 직접 접속(directly connected)되고, 상기 제1 커패시터의 상기 타단은 상기 접지 전압과 직접 접속되고,
    상기 루프 필터는,
    일단이 상기 제1 커패시터의 일단과 직접 접속되고 타단이 제2 커패시터의 일단과 직접 접속되는 제1 저항과,
    타단이 상기 접지 전압과 직접 접속되는 상기 제2 커패시터와,
    일단이 상기 제1 커패시터의 일단과 직접 접속되고 타단이 상기 전압 제어 발진기의 입력과 직접 접속되는 제2 저항과,
    일단이 상기 제2 저항의 타단과 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제3 커패시터를 포함하는 위상고정루프 장치.
  9. 제 1항에 있어서,
    상기 제1 제어 전압을 상기 시정수 비교 회로에 전달하는 버퍼(buffer)를 더 포함하는 위상고정루프 장치.
  10. 제 1항에 있어서,
    상기 제1 시정수 회로는, 일단이 상기 제1 제어 전압과 접속되고 타단이 상기 제1 노드와 직접 접속되는 제1 저항 및 일단이 상기 제1 노드와 직접 접속되고 타단이 접지 전압과 직접 접속되는 제1 커패시터를 포함하고,
    상기 제2 시정수 회로는, 일단이 상기 제1 노드와 직접 접속되고 타단이 상기 제2 노드와 직접 접속되는 제2 저항 및 일단이 상기 제2 노드와 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제2 커패시터를 포함하고,
    상기 시정수 비교 회로는, 상기 제1 및 제2 전압을 입력 받아 상기 제2 제어 전압을 출력하는 차동 증폭기를 포함하는 위상고정루프 장치.
  11. 제 1항에 있어서,
    상기 제1 시정수 회로는, 일단이 상기 제1 제어 전압과 접속되고 타단이 상기 제1 노드와 직접 접속되는 제1 저항 및 일단이 상기 제1 노드와 직접 접속되고 타단이 접지 전압과 직접 접속되는 제1 커패시터를 포함하고,
    상기 제2 시정수 회로는, 일단이 상기 제1 제어 전압과 접속되고 타단이 상기 제2 노드와 직접 접속되는 제2 저항 및 일단이 상기 제2 노드와 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제2 커패시터를 포함하는 위상고정루프 장치.
  12. 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업 신호(UP)와 다운 신호(DOWN) 중 어느 하나를 출력하는 위상 주파수 검출기;
    상기 위상 주파수 검출기에서 출력되는 상기 업 신호와 상기 다운 신호 중 어느 하나에 비례하는 전류를 출력하는 차지 펌프;
    상기 차지 펌프에서 출력되는 전류를 제어 전압으로 변환하는 루프 필터;
    상기 제어 전압에 기초하여 상기 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator);
    상기 제어 전압을 제공받고, 제1 노드를 포함하는 제1 시정수 회로와 제2 노드를 포함하는 제2 시정수 회로를 이용하여 상기 루프 필터를 제어하는 제어부를 포함하고,
    상기 루프 필터는, 상기 제어 전압을 결정하는 제1 루프 필터 커패시터를 포함하고,
    상기 제어부는, 상기 제1 노드의 전압과 상기 제2 노드의 전압을 비교하여 상기 제1 루프 필터 커패시터를 충전 시키거나 방전시키는 위상고정루프 장치.
  13. 제 12항에 있어서,
    상기 제1 시정수 회로의 시정수는, 상기 제2 시정수 회로의 시정수보다 작은 위상고정루프 장치.
  14. 제 12항에 있어서,
    상기 제어부는,
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 작은 경우, 상기 차지 펌프의 출력인 상기 전류를 상기 루프 필터의 상기 제1 루프 필터 커패시터에 제공하여 상기 제1 루프 필터 커패시터를 충전시키는 제1 스위치와,
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 큰 경우, 상기 제1 루프 필터 커패시터를 방전시키는 제2 스위치를 포함하는 위상고정루프 장치.
  15. 제 14항에 있어서,
    상기 차지 펌프는 제1 전류원 및 제2 전류원을 포함하고,
    상기 제1 스위치의 일단은 상기 제1 전류원의 일단과 연결되고, 상기 제1 스위치의 타단은 상기 제1 전류원의 타단, 상기 제2 스위치의 일단 및 상기 제2 전류원의 일단과 연결되고,
    상기 제2 스위치의 타단 및 상기 제2 전류원의 타단은 접지 전압과 연결되고,
    상기 루프 필터의 상기 제1 루프 필터 커패시터는, 일단이 상기 제1 전류원의 상기 타단, 상기 제1 스위치의 상기 타단, 상기 제2 스위치의 상기 일단 및 상기 제2 전류원의 상기 일단과 직접 접속되고, 타단이 상기 접지 전압과 직접 접속되는 위상고정루프 장치.
  16. 제 12항에 있어서,
    상기 제어부는,
    상기 차지 펌프와 별도로 구성되고, 상기 제1 노드의 전압과 상기 제2 노드의 전압의 차이에 비례하는 제어 전류를 출력하고,
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 작으면, 상기 제1 루프 필터 커패시터를 상기 제어 전류로 충전시키고,
    상기 제1 노드의 전압이 상기 제2 노드의 전압보다 크면, 상기 제1 루프 필터 커패시터를 방전시키는 위상고정루프 장치.
  17. 제 16항에 있어서,
    상기 제1 루프 필터 커패시터의 일단은 상기 제어부의 출력과 직접 접속(directly connected)되고, 상기 제1 루프 필터 커패시터의 타단은 접지 전압과 직접 접속되고,
    상기 루프 필터는,
    일단이 상기 차지 펌프의 출력과 직접 접속되고 타단이 상기 제1 루프 필터 커패시터의 상기 일단과 직접 접속되는 제1 저항과,
    일단이 상기 차지 펌프의 출력과 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제2 루프 필터 커패시터와,
    일단이 상기 차지 펌프의 출력과 직접 접속되고 타단이 상기 전압 제어 발진기의 입력과 직접 접속되는 제2 저항과,
    일단이 상기 제2 저항의 타단과 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제3 루프 필터 커패시터를 포함하는 위상고정루프 장치.
  18. 제 16항에 있어서,
    상기 제1 루프 필터 커패시터의 일단은 상기 제어부의 출력과 직접 접속(directly connected)되고, 상기 제1 루프 필터 커패시터의 타단은 접지 전압과 직접 접속되고,
    상기 루프 필터는,
    일단이 상기 제1 루프 필터 커패시터의 일단과 직접 접속되고 타단이 제2 루프 필터 커패시터의 일단과 직접 접속되는 제1 저항과,
    타단이 상기 접지 전압과 직접 접속되는 상기 제2 루프 필터 커패시터와,
    일단이 상기 제1 루프 필터 커패시터의 일단과 직접 접속되고 타단이 상기 전압 제어 발진기의 입력과 직접 접속되는 제2 저항과,
    일단이 상기 제2 저항의 타단과 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제3 루프 필터 커패시터를 포함하는 위상고정루프 장치.
  19. 제 12항에 있어서,
    상기 제1 시정수 회로는, 일단이 상기 제어 전압과 접속되고 타단이 상기 제1 노드와 직접 접속되는 제1 저항 및 일단이 상기 제1 노드와 직접 접속되고 타단이 접지 전압과 직접 접속되는 제1 커패시터를 포함하고,
    상기 제2 시정수 회로는, 일단이 상기 제1 노드와 직접 접속되고 타단이 상기 제2 노드와 직접 접속되는 제2 저항 및 일단이 상기 제2 노드와 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제2 커패시터를 포함하고,
    상기 제어부는 상기 제1 노드의 전압과 상기 제2 노드의 전압의 차이를 출력하는 차동 증폭기를 포함하는 위상고정루프 장치.
  20. 제 12항에 있어서,
    상기 제1 시정수 회로는, 일단이 상기 제어 전압과 접속되고 타단이 상기 제1 노드와 직접 접속되는 제1 저항 및 일단이 상기 제1 노드와 직접 접속되고 타단이 접지 전압과 직접 접속되는 제1 커패시터를 포함하고,
    상기 제2 시정수 회로는, 일단이 상기 제어 전압과 접속되고 타단이 상기 제2 노드와 직접 접속되는 제2 저항 및 일단이 상기 제2 노드와 직접 접속되고 타단이 상기 접지 전압과 직접 접속되는 제2 커패시터를 포함하는 위상고정루프 장치.
KR1020160144850A 2016-11-02 2016-11-02 위상고정루프 장치 KR101832197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160144850A KR101832197B1 (ko) 2016-11-02 2016-11-02 위상고정루프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160144850A KR101832197B1 (ko) 2016-11-02 2016-11-02 위상고정루프 장치

Publications (1)

Publication Number Publication Date
KR101832197B1 true KR101832197B1 (ko) 2018-02-27

Family

ID=61394268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160144850A KR101832197B1 (ko) 2016-11-02 2016-11-02 위상고정루프 장치

Country Status (1)

Country Link
KR (1) KR101832197B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063884A1 (en) 2007-08-30 2009-03-05 Weekly Roger D Application of Multiple Voltage Droop Detection and Instruction Throttling Instances with Customized Thresholds Across a Semiconductor Chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063884A1 (en) 2007-08-30 2009-03-05 Weekly Roger D Application of Multiple Voltage Droop Detection and Instruction Throttling Instances with Customized Thresholds Across a Semiconductor Chip

Similar Documents

Publication Publication Date Title
US20200014374A1 (en) System and method for calibrating pulse width and delay
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
JP4539977B2 (ja) 容量性チャージ・ポンプ
US20060097795A1 (en) Phase and delay locked loops and semiconductor memory device having the same
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
US11128256B2 (en) Oscillator circuit
US7339420B2 (en) Method of switching PLL characteristics and PLL circuit
ITMI20011291A1 (it) Metodo di calibrazione automatica di un sistema ad aggancio di fase
TWI412234B (zh) 鎖相迴路及其壓控振盪器
US20170310328A1 (en) Signal generation circuit and signal generation method
WO2018000530A1 (zh) 锁相环路中压控振荡器的校准系统及方法
EP3499726B1 (en) Delay-locked loop having initialization circuit
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US9294107B2 (en) Phase locked loop circuit, phase locked loop module, and phase locked loop method
KR101701641B1 (ko) 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프
KR101832197B1 (ko) 위상고정루프 장치
EP0896434A1 (en) Phase locked loop circuit
US6407596B1 (en) Apparatus and method for a clock period subdivider
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
US6320458B1 (en) Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements
US8373465B1 (en) Electronic device and method for phase locked loop
WO2020105116A1 (ja) ロック検出回路及び位相同期回路
KR102316443B1 (ko) 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant