CN103248340A - 比较器以及张弛振荡器 - Google Patents

Abstract

本发明提供一种比较器。所述比较器包括一电压产生器、一缓冲单元以及一临界控制回路。所述电压产生器用以根据一固定电流而提供一参考电压。所述缓冲单元根据一第一输入信号以及一偏压信号而提供一输出信号。所述临界控制回路根据一第二输入信号而提供所述偏压信号至所述缓冲单元，以便调整所述缓冲单元的一相变临界值，使所述相变临界值接近所述第二输入信号。所述输出信号表示所述第一输入信号以及所述第二输入信号的一比较结果。所述缓冲单元以及所述临界控制回路由所述参考电压提供电源。

Description

比较器以及张弛振荡器

技术领域

本发明有关于一种振荡器，且特别有关于一种比较器以及张弛振荡器。

背景技术

对低成本的单芯片系统来说，芯片内振荡器可取代外部晶体。在对抗温度以及供应电压之变化上，芯片内振荡器的频率稳定度是重要的规格。当由电池进行供电时，芯片内振荡器能工作在宽范围的供应电压下亦较佳，以便得到更多的操作时间。

一般而言，具有典型频率稳定度的宽供应范围之振荡器能考虑到温度的变化。此外，具有平均电压反馈（voltage averaging feedback，VAF）或是偏移量抵消技术的张弛振荡器（relaxation oscillator）在温度方面具有好的稳定度，其中张弛振荡器能操作在有限的供应电压范围下。再者，在宽供应电压范围以及温度变化下，具有频率追踪回路之振荡器能提供稳定的输出时钟。但是所述振荡器需要高准确度的能带隙（bandgap）电路，其将增加制造成本。

因此，需要一种具有适应性供应电压产生方式（adaptive supply voltagegeneration）的张弛振荡器，以便在宽供应电压变化下获得较佳的频率稳定度以及固定输出时钟。而为了获得所述具有适应性供应电压产生方式，需要提出一种具有相变临界值追踪能力的比较电路。

发明内容

有鉴于此，有必要提供一种比较器以及采用该比较器的张弛振荡器，以解决所述技术问题。

本发明提供一种比较器。所述比较器包括：一电压产生器，具有一输出端，用以根据一固定电流而提供一参考电压；一缓冲单元，用以根据一第一输入信号以及一偏压信号而提供一输出信号；以及一临界控制回路，用以根据一第二输入信号而提供所述偏压信号至所述缓冲单元，以便调整所述缓冲单元的一相变临界值，使所述相变临界值接近所述第二输入信号。所述输出信号表示所述第一输入信号以及所述第二输入信号的一比较结果。所述缓冲单元以及所述临界控制回路由所述参考电压提供电源。

再者，本发明提供另一种比较器，包括：一缓冲单元，用以根据一第一输入信号以及一偏压信号而提供一输出信号；以及一临界控制回路，用以根据一第二输入信号而提供所述偏压信号至所述缓冲单元，以便调整所述缓冲单元的一相变临界值，使所述相变临界值接近所述第二输入信号。

再者，本发明另提供一种张弛振荡器，其采用上述的比较器，以根据所述输出信号而提供一时钟信号。

由于本发明的比较器以及张弛振荡器能够调整所述缓冲单元的一相变临界值，使所述相变临界值接近所述第二输入信号，从而提供相变临界值追踪能力，以获得适应性供应电压产生方式。

附图说明

图1显示本发明一实施例的张弛振荡器；

图2显示图1的张弛振荡器的切换单元；

图3显示本发明另一实施例的张弛振荡器；

图4显示图3的张弛振荡器的切换单元的示意图；

图5显示图3的张弛振荡器的时序图；

图6显示图3的NMOS晶体管之间存在着明显的不匹配的示意图；

图7显示图3的张弛振荡器的比较器；以及

图8显示图3的张弛振荡器的时钟产生器。

具体实施方式

为使本发明之所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

图1显示根据本发明一实施例所述的张弛振荡器100。张弛振荡器100包括电流源110与120、切换单元130、比较器140、时钟产生器150、电阻性组件（例如电阻R_C）、电容性组件（例如电容C_C）以及开关SW。电阻R_C耦接于电流源110以及接地端GND之间，而电容C_C耦接于电流源120以及接地端GND之间。电流源110耦接于供应电压V_DD，其用来提供电流I_r至电阻R_C，以便产生电压V_r至切换单元130的端点T2。电流源120耦接于供应电压V_DD，其用来提供电流I_c至电容C_C，以便产生电压V_c至切换单元130的端点T1。比较器140的非反相输入端以及反相输入端分别耦接于切换单元130的端点T3与端点T4。比较器140的输出端耦接于时钟产生器150。根据来自时钟产生器150的输出时钟V_out，切换单元130会经由其端点T3来交替地提供电压V_c或电压V_r至比较器140的非反相输入端，以及经由其端点T4来交替地提供电压V_r或电压V_c至比较器140的反相输入端。例如，当输出时钟V_out在第一电压位准（例如高逻辑位准HIGH）时，切换单元130分别提供电压V_c与电压V_r至比较器140的非反相输入端以及反相输入端，而当输出时钟V_out在第二电压位准（例如低逻辑位准LOW）时，切换单元130分别提供电压V_r与电压V_c至比较器140的非反相输入端以及反相输入端。比较器140会对电压V_r与电压V_c进行比较而得到重置脉波V_rst，并提供重置脉波V_rst至时钟产生器150以及开关SW。开关SW以并联方式耦接于电容C_C，并根据重置脉波V_rst对电容C_C进行放电。在一实施例中，当比较结果（重置脉波V_rst）指示电容性组件C_C的跨压V_c大体上达到电阻性组件R_C的跨压V_r时，时钟产生器150会对时钟信号（输出时钟V_out）进行转相（flip）。因此，当时钟信号V_out转相（例如从高逻辑位准转变为低逻辑位准或是从低逻辑位准转变为高逻辑位准）时或是当比较结果指示电压V_c大体上达到电压V_r时，电容C_C会被放电。在图1中，通过将比较器140之非反相输入端以及反相输入端上的输入信号进行交换，可忽略比较器140中由组件不匹配所引起的偏移电压。于是，输出时钟V_out的时钟频率是稳定的。

图2显示根据本发明一实施例所述的图1的切换单元130。切换单元130包括两开关SW1与SW2。根据输出时钟V_out，开关SW1选择性地耦接端点T3至端点T1或端点T2，而开关SW2选择性地耦接端点T4至端点T1或端点T2。举例来说，当输出时钟V_out在第一电压位准时，端点T3与端点T4分别耦接于端点T1与端点T2，而当输出时钟V_out在第二电压位准时，端点T3与端点T4分别耦接于端点T2与端点T1。

图3显示根据本发明另一实施例提供的张弛振荡器200。所述张弛振荡器200包括电流镜210、切换单元220与230、N型金氧半导体（NMOS）晶体管N1与N2、电阻R_C、电容C_C、NMOS晶体管M_SW、比较器240以及时钟产生器250。在此实施例中，NMOS晶体管M_SW可当作开关。电流镜210包括偏压电路260以及镜像晶体管MM1与MM2。镜像晶体管MM1耦接于供应电压V_DD以及节点n3之间，而镜像晶体管MM2耦接于供应电压V_DD以及节点n4之间。镜像晶体管MM1、MM2的栅极均耦接于节点n1。偏压电路260可以是固定跨导（transconductance，gm）偏压电路，用以产生偏压电流I_b。偏压电路260包括镜像晶体管MM3与MM4、NMOS晶体管N3与N4以及电阻R。镜像晶体管MM3耦接于供应电压V_DD以及节点n1之间，且具有耦接于节点n1之栅极。镜像晶体管MM4耦接于供应电压V_DD以及节点n2之间，且具有耦接于节点n1之栅极。NMOS晶体管N3耦接于节点n1以及电阻R之间，且具有耦接于节点n2之栅极。NMOS晶体管N4耦接于节点n2以及接地端GND之间，且具有耦接于节点n2之栅极。电阻R耦接于NMOS晶体管N3以及接地端GND之间。相应于偏压电流I_b，镜像晶体管MM1会提供电流I_r至节点n3，而镜像晶体管MM2会提供电流I_c至节点n4。切换单元220的端点T1与T2分别经由节点n3、n4耦接于镜像晶体管MM1与MM2，而切换单元220的端点T3与T4分别耦接于NMOS晶体管N1与N2。根据来自时钟产生器250的截波时钟（chopper clock）V_chp与V_chpb，切换单元220交替地耦接NMOS晶体管N1与NMOS晶体管N2至节点n3与节点n4。此外，切换单元230的端点T1与T2分别耦接于NMOS晶体管N1与N2，而切换单元230的端点T3与T4分别耦接于电阻R_C与电容C_C。根据来自时钟产生器250的截波时钟V_chp与V_chpb，切换单元230交替地耦接NMOS晶体管N1与N2至电阻R_C与电容C_C。比较器240具有耦接于节点n3的第二输入端IN2以及耦接于节点n4的第一输入端IN1。比较器240对节点n3上的电压Vbn以及节点n4上的电压V_cmp进行比较，而得到重置派波V_rst。然而，此仅作为说明而非用以限定本发明。例如，比较器240可对电阻R_C的电压V_r与电容C_C的电压V_c进行比较，而得到比较结果。NMOS晶体管M_SW以并联方式耦接于电容C_C，并可根据重置派波V_rst来对电容C_C进行放电。时钟产生器250根据重置派波V_rst产生输出时钟V_out以及截波时钟V_chp与V_chpb。如此一来，通过在输出时钟V_out的每半个周期来切换比较器240的不同输入，可减少由比较器240的偏移量所引起的频率漂移。

在图3中，由NMOS晶体管N1与N2所形成的电流模式比较器会在电压V_r与电压V_c之间进行电压比较，其中电压V_c是电容C_C的跨压。在一实施例中，电容CC为金属层间（metal-over-metal，MoM）电容。通过使用电流，电流模式比较器理想上是可省电的，而振荡频率可由下列算式(1)得到：

$\mathrm{\ΔT}=\frac{I_r\·R_c\·C_c}{I_c}+\mathrm{\τ}---\left(1\right)$

，其中R_c为参考产生电阻、I_c为电容C_C的充电电流、I_r为电阻R_c的偏压电流，而τ表示由电流模式比较器以及比较器240所引起的延迟，其中τ远小于张弛振荡器200的振荡周期，所以可忽略。因此，因为电流I_r与电流I_c之间的比例与温度无关，而电容C_C的温度变化亦可以被忽略，所以温度稳定度由电阻R_C的变化所影响。然而，若将NMOS晶体管N1与N2的组件不匹配的结果考虑进来，则算式(1)可改写成下列算式(2)：

$\mathrm{\ΔT}=\frac{I_r\·R_c\·C_c}{I_c}+\frac{V_{\mathrm{os}}\·C_c}{I_c}+\mathrm{\τ}---\left(2\right)$

，其中V_OS表示NMOS晶体管N1与N2的输入相关(input-referred)之偏移电压。明显地，电流I_c大大地影响了张弛振荡器200的温度稳定度。可使用自截波（self-chopped）技术来解决所述问题，而不需要采用温度无关之电流参考。在截波时钟V_chp与V_chpb的每半个周期中，NMOS晶体管N1与N2会抵消由偏移电压VOS所引起的频率漂移。为了进一步改善温度稳定度，电阻R_c包括以串联方式连接之P型多晶硅（P-poly）电阻R_p以及N型多晶硅（N-poly）电阻R_n，其中P型多晶硅电阻R_p以及N型多晶硅电阻R_n具有相反的温度系数，因此可降低电阻R_c的温度变化。

图4显示图3的切换单元220与230的示意图。在图4中，开关SW3耦接于端点T1与T3之间，开关SW4耦接于端点T2与T3之间，开关SW5耦接于端点T1与T4之间，以及开关SW6耦接于端点T2与T4之间。开关SW3与SW6由截波时钟V_chp所控制，而开关SW4与SW5由截波时钟V_chpb所控制。在一实施例中，每一开关SW3、SW4、SW5与SW6为一传输门（transmissiongate）。此外，截波时钟Vc_hp与V_chpb可以是互补或非重迭(non-overlapped)的。

图5显示图3的张弛振荡器200的时序图。同时参考图3、图4与图5，在初始阶段，截波时钟Vchp在低电压位准，而NMOS晶体管N1与N2经由切换单元230而分别耦接于电阻R_C以及电容C_C。接着，电容C_C被充电，而电压V_c上升。当电压V_c大体上达到电压V_r时，电压V_cmp会升高至大体上达到电压V_bn，而重置脉波V_rst会被比较器240触发。再者，亦可使用重置脉波V_rst来产生双相位以及非重迭之截波时钟V_chp与V_chpb。在时钟产生器250中，重置脉波V_rst的双向触变（toggle）会将截波时钟V_chp与V_chpb进行转相，其将NMOS晶体管N1与N2的漏极/源极连接进行交换，且另一交换周期开始。在电容C_C再次充电至电压V_r之后，整个截波周期才完成。

图6显示图3之NMOS晶体管N1与N2之间存在着明显的不匹配之示意图。由偏移电压V_OS所引起的时间误差可以被忽略。偏移电压V_OS仅降低截波时钟V_chp与V_chpb的一半工作周期，而与时钟频率的稳定度相比，降低工作周期的重要性更低。值得注意的是，截波时钟V_chp亦为张弛振荡器200的输出时钟V_out。

在图3的张弛振荡器200中，电压V_cmp的相变临界值（transition threshold）是重要的，其可决定电容C_C的放电情况(即当比较结果指示V_cmp大体上达到电压V_bn，或是电压V_c大体上达到电压V_r时)，并决定输出时钟V_out的周期。为了产生稳定的频率，比较器240使用了具有临界值追踪技术的适应性供应电压产生方式。

图7显示根据本发明一实施例所述的图3的比较器240。比较器240包括电压产生器242、临界控制回路244、缓冲单元246以及反相器INV1和INV2。电压产生器242包括电流源I_bs、PMOS晶体管P4、NMOS晶体管N11与N12以及放大器OP。电压产生器242在输出端T_out提供低压降（low dropout）参考电压V_LDO。电流源I_bs耦接于供应电压V_DD，其用以提供固定电流至PMOS晶体管P4。PMOS晶体管P4耦接于电流源I_bs以及NMOS晶体管N12之间，且具有耦接于第二输入端IN2的栅极，用以接收电压V_bn。NMOS晶体管N12耦接于PMOS晶体管P4以及NMOS晶体管N11之间，且具有耦接于第二输入端IN2的栅极。NMOS晶体管N11耦接于NMOS晶体管N12以及接地端GND之间，且具有耦接于第二输入端IN2的栅极。PMOS晶体管P4以及NMOS晶体管N11与N12一起形成了由固定电流I_bs以及电压V_bn（即电流镜210之第二输出端的电压）所偏压的反相器。放大器OP具有耦接于电流源I_bs以及PMOS晶体管P4的非反相输入端、耦接于输出端T_out的反相输入端以及耦接于输出端T_out的输出端。临界控制回路244包括PMOS晶体管P3以及NMOS晶体管N9与N10。PMOS晶体管P3耦接于输出端T_out以及节点n7之间，且具有耦接于第二输入端IN2的栅极。NMOS晶体管N10耦接于节点n7以及NMOS晶体管N9之间，且具有耦接于第二输入端IN2的栅极。NMOS晶体管N9耦接于NMOS晶体管N10以及接地端GND之间，且具有耦接于节点n7的栅极。临界控制回路244由低压降参考电压V_LDO所供电，并根据在第二输入端IN2（例如电流镜210的第二输出端）所接收之输入信号V_bn来提供偏压信号V_bias至缓冲单元246，以便调整缓冲单元246的相变临界值，使相变临界值能接近电压V_bn。缓冲单元246包括PMOS晶体管P1与P2以及NMOS晶体管N5-N8。PMOS晶体管P1耦接于输出端T_out以及节点n5之间，且具有耦接于第一输入端IN1的栅极，用以接收电压V_cmp。NMOS晶体管N6耦接于节点n5以及NMOS晶体管N5之间，且具有耦接于第一输入端IN1的栅极。NMOS晶体管N5耦接于NMOS晶体管N6以及接地端GND之间，且具有耦接于临界控制回路244的节点n7的栅极，用以接收偏压信号V_bias。PMOS晶体管P2耦接于输出端T_out以及节点n6之间，且具有耦接于节点n5的栅极。NMOS晶体管N8耦接于节点n6以及NMOS晶体管N7之间，且具有耦接于节点n5的栅极。NMOS晶体管N7耦接于NMOS晶体管N8以及接地端GND之间，且具有耦接于节点n7的栅极，用以接收偏压信号V_bias。反相器INV1耦接于节点n6以及反相器INV2之间。缓冲单元246根据在第一输入端IN1（例如电流镜210的第一输出端）所接收的输入信号V_cmp以及偏压信号V_bias来提供输出信号，其中所述输出信号表示输入信号V_cmp以及电压V_bn的比较结果。反相器INV2耦接于反相器INV1的输出端，并用来输出重置脉波V_rst。具体而言，临界控制回路244、频率缓冲器246以及反相器INV1与INV2由低压降参考电压V_LDO所供电。

在电压产生器242中，通过使用由电流源I_bs所提供的固定电流来对仿真（dummy）反相器进行偏压，可产生参考电压V_bs，其中仿真反相器由PMOS晶体管P4以及NMOS晶体管N11与N12所形成。值得注意的是，仿真反相器的栅极由电压Vbn所偏压，而不是由仿真反相器的输出所偏压。通过适当调整尺寸，可设定仿真反相器的相变临界值来接近电压V_bn，其表示：若具有相同尺寸的PMOS晶体管P4以及NMOS晶体管N11与N12的反相器由电压V_bn所偏压时，相变临界值将在电压V_bn的附近。为了消除由电压产生器242所引起的系统与随机偏移量，可使用临界控制回路244来调整缓冲单元246的相变临界值。

图8显示根据本发明一实施例所述的图3的时钟产生器250。时钟产生器250包括多个延迟单元DL、D型正反器（D flip-flop）252、低至高位准位移器（level shifter）254以及非重迭时钟产生器256，其中非重迭时钟产生器256包括NOR逻辑闸NOR1与NOR2以及反相器INV3-INV9。首先，延迟单元DL会对重置脉冲V_rst进行延迟，然后被延迟的重置脉冲V_rst会将D型正反器252进行双向触变。低至高位准位移器254将除二之频率转换至供应电压V_DD。接着，非重迭时钟产生器256会对经过位准位移的时钟进行处理，然后产生截波时钟V_chp与V_chpb。因此，通过使用截波时钟V_chp与V_chpb来控制切换单元220与230，图3中具有适应性供应电压产生方式的张弛振荡器200能提供稳定的输出时钟V_out来适应温度以及供应电压上的变化。

在前面详细的描述中，通过参考本发明描述的特定实施例，本领域技术人员可以理解的是，在没有背离本发明的精神的情况下可以做出各种修改。且前面详细的描述以及附图应所述理解为是为了清楚的阐述发明，而不是作为本发明的限制。

Claims (10)

1.一种比较器，包括：

一电压产生器，用以根据一固定电流提供一参考电压；

一缓冲单元，用以根据一第一输入信号以及一偏压信号而提供一输出信号；以及

一临界控制回路，用以根据一第二输入信号而提供所述偏压信号至所述缓冲单元，以便调整所述缓冲单元的一相变临界值，使所述相变临界值接近所述第二输入信号，

其中所述输出信号表示所述第一输入信号以及所述第二输入信号的一比较结果，且所述缓冲单元以及所述临界控制回路由所述参考电压提供电源。

2.如权利要求1所述的比较器，其特征在于，所述缓冲单元包括：

一第一P型金氧半导体晶体管，耦接于所述参考电压以及一第一节点之间，具有一栅极用以接收所述第一输入信号；

一第一N型金氧半导体晶体管，耦接于一接地端，具有一栅极用以接收所述偏压信号；

一第二N型金氧半导体晶体管，耦接于所述第一N型金氧半导体晶体管以及所述第一节点之间，具有一栅极用以接收所述第一输入信号；

一第二P型金氧半导体晶体管，耦接于所述参考电压所述以及一第二节点之间，具有一栅极耦接于所述第一节点；

一第三N型金氧半导体晶体管，耦接于所述接地端，具有一栅极用以接收所述偏压信号；以及

一第四N型金氧半导体晶体管，耦接于所述第三N型金氧半导体晶体管以及所述第二节点之间，具有一栅极用以耦接所述第一节点，

其中所述第二节点的电压表示所述第一输入信号以及所述第二输入信号的所述比较结果。

3.如权利要求2所述的比较器，更包括：

一第一反相器，耦接于所述缓冲单元所述的第二节点；以及

一第二反相器，耦接于所述第一反相器，用以输出所述输出信号，

其中所述第一反相器以及所述第二反相器由所述参考电压提供电源。

4.如权利要求1所述的比较器，其特征在于，所述临界控制回路包括：

一第三P型金氧半导体晶体管，耦接于所述参考电压所述以及一第三节点之间，具有一栅极用以接收所述第二输入信号；

一第五N型金氧半导体晶体管，耦接于一接地端，具有一栅极耦接于所述第三节点；以及

一第六N型金氧半导体晶体管，耦接于所述第三节点以及所述第五N型金氧半导体晶体管之间，具有一栅极用以接收所述第二输入信号，

其中所述偏压信号是所述第三节点之信号。

5.如权利要求1所述的比较器，其特征在于，所述电压产生器包括：

一电流源，用以提供所述固定电流；以及

一反相器，耦接于所述电流源，具有一端点用以接收所述第二输入信号，

其中所述反相器由所述固定电流所偏压，并产生所述参考电压。

6.如权利要求1所述的比较器，其特征在于，所述电压产生器包括：

一电流源，用以提供所述固定电流；

一第四P型金氧半导体晶体管，耦接于所述电流源，具有一栅极用以接收所述第二输入信号；

一第七N型金氧半导体晶体管，耦接于一接地端，具有一栅极用以接收所述第二输入信号；

一第八N型金氧半导体晶体管，耦接于所述第四P型金氧半导体晶体管以及所述第七N型金氧半导体晶体管之间，具有一栅极用以接收所述第二输入信号；以及

一放大器，具有一非反相输入端、一反相输入端以及一输出端，其中所述非反相输入端耦接于所述电流源及所述第四P型金氧半导体晶体管，以及所述输出端耦接于所述反相输入端，用以提供所述参考电压。

7.一种比较器，包括：

一缓冲单元，用以根据一第一输入信号以及一偏压信号而提供一输出信号；以及

一临界控制回路，用以根据一第二输入信号而提供所述偏压信号至所述缓冲单元，以便调整所述缓冲单元的一相变临界值，使所述相变临界值接近所述第二输入信号。

8.如权利要求7所述的比较器，其特征在于，所述临界控制回路包括：

一第一P型金氧半导体晶体管，耦接一第一节点，具有一栅极用以接收所述第二输入信号；

一第一N型金氧半导体晶体管，耦接于一接地端，具有一栅极耦接于所述第一节点；以及

一第二N型金氧半导体晶体管，耦接于所述第一节点以及所述第一N型金氧半导体晶体管之间，具有一栅极用以接收所述第二输入信号，其中所述偏压信号是所述第一节点之信号，

其中所述输出信号表示所述第一输入信号以及所述第二输入信号的一比较结果。

9.如权利要求8所述的比较器，其特征在于，所述缓冲单元包括：

一第二P型金氧半导体晶体管，耦接于一第二节点，具有一栅极用以接收所述第一输入信号；

一第三N型金氧半导体晶体管，耦接于所述接地端，具有一栅极用以接收所述偏压信号；

一第四N型金氧半导体晶体管，耦接于所述第三N型金氧半导体晶体管以及所述第二节点之间，具有一栅极用以接收所述第一输入信号；

一第三P型金氧半导体晶体管，耦接于一第三节点，具有一栅极耦接于所述第二节点；

一第五N型金氧半导体晶体管，耦接于所述接地端，具有一栅极用以接收所述偏压信号；以及

一第六N型金氧半导体晶体管，耦接于所述第五N型金氧半导体晶体管以及所述第三节点之间，具有一栅极用以接收所述第一输入信号，

其中所述第二节点的电压表示所述第一输入信号以及所述第二输入信号的所述比较结果。

10.一种张弛振荡器，采用如权利要求1～10项任一项所述的比较器，以根据所述输出信号而提供一时钟信号。

Images