CN105530002B - 一种高精度时钟产生装置 - Google Patents

一种高精度时钟产生装置 Download PDF

Info

Publication number
CN105530002B
CN105530002B CN201510830769.0A CN201510830769A CN105530002B CN 105530002 B CN105530002 B CN 105530002B CN 201510830769 A CN201510830769 A CN 201510830769A CN 105530002 B CN105530002 B CN 105530002B
Authority
CN
China
Prior art keywords
transistor
vref
grid
module
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510830769.0A
Other languages
English (en)
Other versions
CN105530002A (zh
Inventor
陈艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201510830769.0A priority Critical patent/CN105530002B/zh
Publication of CN105530002A publication Critical patent/CN105530002A/zh
Application granted granted Critical
Publication of CN105530002B publication Critical patent/CN105530002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种时钟产生装置，时钟产生装置包括：基准电压产生模块和振荡电路模块；基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成。

Description

一种高精度时钟产生装置
技术领域
本发明涉及芯片系统的内部时钟实现技术，尤其涉及一种集成电路设计领域的时钟产生装置
背景技术
芯片系统的内部时钟实现方式，主要包括以下三类：一、外部晶体振荡器提供；二、内部振荡器提供；三、从数据恢复时钟提供。智能卡芯片是对成本要求很高的一类芯片，而上面提到的三类时钟实现方式对于这类产品不是都能适用，其中，方式一成本太高，方式三电路实现代价大、功耗高。所以方式二是智能卡芯片中常采用的时钟产生方式。但方式二的缺点是随工艺角、电压、温度变化太大，使有的芯片能工作在很高频率，有些芯片工作频率又很低，使芯片的一致性很差，影响用户体验。所以高精度、低功耗的内部振荡器成为研究的一个重要课题。
发明内容
为解决现有存在的技术问题，本发明实施例期望提供一种时钟产生装置和自动校验电路控制模块。
为实现上述发明目的，本发明实施例采用以下方式来实现：
本发明实施例提供了一种时钟产生装置，所述装置包括：基准电压产生模块和振荡电路模块，
基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；电阻R1的另一端接自动校验电路控制模块的VRFE端口；自动校验电路控制模块输出VREF给振荡电路模块提供比较电压；
自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到VREF；晶体管MN5的漏极接Switch2，源极和栅极一起接到VREF；
振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成；晶体管MP1的漏极接电源VDD，晶体管MP1源极与晶体管MN1的源极相接结点名称为VC1，晶体管MP1栅极与晶体管MN1的栅极相接接到D触发器FF的输出Q非端，晶体管MN1的漏极接晶体管MN4的源极，晶体管MN4的漏极接地VSS，晶体管MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，晶体管MP2源极与晶体管MN2的源极相接结点名称为VC2，晶体管MP2栅极与晶体管MN2的栅极相接接到D触发器FF的输出Q端，晶体管MN2的漏极接晶体管MN5的源极，晶体管MN5的漏极接地VSS，晶体管MN5的栅极接VREF。
上述方案中，晶体管MP3管与电阻R1串联，二者温度系数相反。
上述方案中，振荡电路模块中电容C1和C2的放电前后电压差与VDD相关，电容C1和C2放电电流也与VDD相关。
本发明实施例还提供了一种自动校验电路控制模块，由晶体管MN3、MN4、MN5、Switch1、Switch2组成；
晶体管MN3的漏极接地VSS，源极和栅极一起接到自动校验电路控制模块的VRFE端口；晶体管MN4的漏极接Switch1，源极和栅极一起接到自动校验电路控制模块的VRFE端口；晶体管MN5的漏极接Switch2，源极和栅极一起接到自动校验电路控制模块的VRFE端口。
上述方案中，通过开关Switch1和Switch2导通和断开，改变偏置电流大小，从而改变电流镜像比，来调节输出频率，校准工艺偏差引起的频率偏差。
本发明实施例所提供的一种时钟产生装置和自动校验电路控制模块，可以消除电源电压、温度和工艺对时钟频率的影响，提高时钟的精度。
附图说明
图1为本发明实施例的一种时钟产生装置的结构示意图；
图2为本发明实施例的一种自动校验电路控制模块的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。
针对常用内部振荡器的输出频率随工艺角、电压、温度变化太大的问题，本发明实施例提供一种精度高的内部振荡器装置，可以消除工艺角、电压、温度对输出频率的影响。本发明实施例适用于低成本的内部时钟产生装置设计。
根据本发明实施例的时钟产生装置如图1所示，包括：基准电压产生模块11和振荡电路模块13。
基准电压产生模块11，由晶体管MP3、自动校验电路控制模块12和电阻R1组成。其中，晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；POLY电阻R1的另一端接自动校验电路控制模块12的VRFE端口；自动校验电路控制模块12输出VREF给振荡电路模块13提供比较电压。基准电压产生模块11有两个作用，第一是产生振荡电路模块13的基准电压VREF；第二是消除电阻温度系数。
自动校验电路控制模块12如图2中所示，由晶体管MN3、MN4、MN5、Switch1(图2中21所示)、Switch2(图2中22所示)组成。其中，晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到VREF；晶体管MN5的漏极接Switch2，源极和栅极一起接到VREF；自动校验电路控制模块12的作用是通过程序控制开关校准输出频率，消除生产工艺偏差对输出频率的影响。
振荡电路模块13，由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1(图1中14所示)、COMP2(图1中15所示)；D触发器FF(图1中16所示)组成。其中，晶体管MP1的漏极接电源VDD，MP1源极与晶体管MN1的源极相接结点名称为VC1，MP1栅极与MN1的栅极相接接到D触发器FF(图1中16所示)的输出Q非端，MN1的漏极接MN4的源极，MN4的漏极接地VSS，MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，MP2源极与晶体管MN2的源极相接结点名称为VC2，MP2栅极与MN2的栅极相接接到D触发器FF(图1中16所示)的输出Q端，MN2的漏极接MN5的源极，MN5的漏极接地VSS，MN5的栅极接VREF。振荡电路模块的作用产生需要的时钟频率。
本发明实施例的时钟产生装置的工作原理如下：
如图1所示，当VC2低于VREF时，比较器输出使D触发器FF(图1中16所示)的S端为0，R端为1，Q端输出为0，Q非端输出为1。此时mp2管导通，mn2管关闭。VDD对电容C2充电，将VC2点的电压快速充电到VDD，D触发器FF(图1中16所示)的S端变为1；同时mp1管关闭，mn1管打开，VC1点的C2缓慢放电，R端仍为1，D触发器FF(图1中16所示)处于保持阶段，直至VC1点低于VREF；比较器输出使D触发器FF(图1中16所示)的S端为1，R端为0，Q端输出为1，Q非端输出为0。此时mp1管导通，mn1管关闭。VDD对电容C1充电，将VC1点的电压快速充电到VDD，R端变为1；同时mp1管关闭，mn1管打开，VC1点的C2缓慢放电，S端仍为1，D触发器FF(图1中16所示)处于保持阶段，直至VC2点放电低于VREF为一个完整周期，所以振荡周期是放电时间的2倍。
本发明实施例装置中电容C1等于电容C2，mn4、mn5管尺寸相同。根据电荷充放电公式：
I*Δt＝C*ΔV (1)
其中，公式(1)中I为放电电流等于：
Ich2＝Ich1＝K*Ich＝K(VDD-VREF)/(R1+Rmp3) (2)
公式(2)中的K为电流镜像比：晶体管mn4宽长比与校准电路中各支路晶体管的宽长比之和的比值。Δt为其中一个电容的放电时间；C为电容大小：
C＝C1＝C2 (3)
ΔV为电容冲放电前后的电压差：
ΔV＝VDD-VREF (4)
所以时钟输出周期为两路C1和C2的放电时间相加。
T＝Δt1+Δt2＝2Δt1＝2*C*ΔV/I (5)
将公式(2)(3)(4)带入公式(5)中得输出频率：
f＝1/T＝K/(2*C1*(R1+Rmp3)) (6)
本发明实施例的时钟产生装置中，由(6)可知输出频率f只与电流镜像比K、充电电容C、电阻R1和mp3管等效电阻Rmp3相关。其中电流镜像比和充电电容的温度系数很小。所以为了消除温度变化对输出频率影响，在基准电压产生模块11中将MP3管与POLY电阻R1串联，因为晶体管MP3的等效电阻Rmp3为正温度系数；电阻R1为负温度系数，两类电阻叠加可降低整体电阻的温度系数，从而消除温度对输出频率的影响，从而提高输出频率精度。
本发明实施例的时钟产生装置中，为消除电源电压变化对输出频率的影响，在基准电压产生模块11中用MP3充当MOS电阻Rmp3，流过电阻R1电流Ich＝(VDD-VREF)/(R1+Rmp3)，在振荡电路模块中再将VDD-VREF消除掉，使输出频率与电源电压VDD和比较电压VREF无关，从而提高输出频率精度。
本发明实施例的时钟产生装置中，为了消除工艺参数偏差对频率的影响，在自动校验电路控制模块12中通过控制开关调节镜像电流，如图2所示。当输出频率发生偏差时，通过开关Switch1(图2中21所示)和Switch2(图2中22所示)改变公式(6)中电流镜像比K，来自动调节输出频率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种高精度时钟产生装置，其特征在于，所述装置包括：基准电压产生模块和振荡电路模块，
基准电压产生模块，由晶体管MP3、自动校验电路控制模块和电阻R1组成；晶体管MP3的漏极接电源VDD，源极接电阻R1，栅极接地；电阻R1的另一端接自动校验电路控制模块的VRFE端口；自动校验电路控制模块输出VREF给振荡电路模块提供比较电压；
自动校验电路控制模块由晶体管MN3、MN4、MN5、Switch1、Switch2组成；晶体管MN3的漏极接地VSS，源极和栅极一起接到VREF；晶体管MN4的漏极接Switch1，源极和栅极一起接到电阻R1的另一端；振荡电路模块由晶体管MN1、MN2、MP1、MP2；电容C1、C2；比较器COMP1、COMP2；D触发器FF组成；晶体管MP1的漏极接电源VDD，晶体管MP1源极与晶体管MN1的源极相接结点名称为VC1，晶体管MP1栅极与晶体管MN1的栅极相接接到D触发器FF的输出Q非端，晶体管MN1的漏极接晶体管MN4的源极，晶体管MN4的漏极接地VSS，晶体管MN4的栅极接VREF；晶体管MP2的漏极接电源VDD，晶体管MP2源极与晶体管MN2的源极相接结点名称为VC2，晶体管MP2栅极与晶体管MN2的栅极相接接到D触发器FF的输出Q端，晶体管MN2的漏极接晶体管MN5的源极，晶体管MN5的漏极接地VSS，晶体管MN5的栅极接VREF。
2.根据权利要求1所述的一种高精度时钟产生装置，其特征在于，晶体管MP3管与电阻R1串联，二者温度系数相反，减小了输出时钟受温度影响因素，提高输出时钟的精度。
3.根据权利要求1所述时钟产生装置，其特征在于，振荡电路模块中电容C1和C2的放电电流的产生电压VDD-VREF和电容冲放电前后的电压变化VDD-VREF相等，这样放电时间与电源电压VDD和比较电压VREF无关，减小了输出时钟受电源电压影响因素，提高了输出时钟精度。
4.根据权利要求1所述一种高精度时钟产生装置，其特征在于，所述自动校验电路控制模块通过开关Switch1和Switch2导通和断开，改变偏置电流大小，从而改变电流镜像比，来调节输出频率，校准工艺偏差引起的频率偏差。
CN201510830769.0A 2015-11-26 2015-11-26 一种高精度时钟产生装置 Active CN105530002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510830769.0A CN105530002B (zh) 2015-11-26 2015-11-26 一种高精度时钟产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510830769.0A CN105530002B (zh) 2015-11-26 2015-11-26 一种高精度时钟产生装置

Publications (2)

Publication Number Publication Date
CN105530002A CN105530002A (zh) 2016-04-27
CN105530002B true CN105530002B (zh) 2018-06-22

Family

ID=55772037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510830769.0A Active CN105530002B (zh) 2015-11-26 2015-11-26 一种高精度时钟产生装置

Country Status (1)

Country Link
CN (1) CN105530002B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021173B (zh) * 2016-11-02 2020-02-28 敦宏科技股份有限公司 具温度补偿功能的震荡器电路
CN108494385B (zh) * 2018-03-05 2022-06-21 上海华虹宏力半导体制造有限公司 低频振荡电路及偏置电压和电流产生电路
CN110880914B (zh) * 2018-09-05 2022-09-09 无锡华润上华科技有限公司 起振电路及芯片
CN110943496B (zh) * 2018-09-21 2022-03-29 北京兆易创新科技股份有限公司 一种充放电电路及振荡器
CN110943497B (zh) * 2018-09-21 2022-03-29 北京兆易创新科技股份有限公司 一种充放电电路及振荡器
CN112667013B (zh) * 2020-12-24 2022-06-14 上海贝岭股份有限公司 电流比较型的时钟产生电路及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201887731U (zh) * 2010-09-25 2011-06-29 苏州华芯微电子股份有限公司 可修调的高精度rc振荡电路
CN202153721U (zh) * 2011-05-13 2012-02-29 英特格灵芯片(天津)有限公司 具有高精度振荡频率的张弛振荡时钟电路
CN103701411A (zh) * 2013-12-13 2014-04-02 电子科技大学 一种具有温度和工艺自补偿特性的cmos松弛振荡器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912855B2 (en) * 2012-02-08 2014-12-16 Mediatek Inc. Relaxation oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201887731U (zh) * 2010-09-25 2011-06-29 苏州华芯微电子股份有限公司 可修调的高精度rc振荡电路
CN202153721U (zh) * 2011-05-13 2012-02-29 英特格灵芯片(天津)有限公司 具有高精度振荡频率的张弛振荡时钟电路
CN103701411A (zh) * 2013-12-13 2014-04-02 电子科技大学 一种具有温度和工艺自补偿特性的cmos松弛振荡器

Also Published As

Publication number Publication date
CN105530002A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
CN105530002B (zh) 一种高精度时钟产生装置
CN103546123B (zh) 一种高线性度的张弛振荡器
CN102045041B (zh) Rc振荡器及其实现方法
CN103701411B (zh) 一种具有温度和工艺自补偿特性的cmos松弛振荡器
CN106959724A (zh) 参考电压电路
CN103605397B (zh) 电压跟随电路
CN105720955B (zh) 一种具有失调补偿的动态比较器
CN208015700U (zh) 上电复位电路及芯片
CN204886695U (zh) 一种电荷泵电路
CN110475190A (zh) 一种mems传感器及启动电路
CN102394565B (zh) 振荡电路及振荡系统
CN102594299B (zh) 一种方波发生器电路
CN106505849A (zh) 一种时间可控的线性软启动电路
CN108494385A (zh) 低频振荡电路及偏置电压和电流产生电路
CN103475338B (zh) 一种高精度低压振荡器
CN106026719B (zh) P-sshi有源整流电路及自供电电子设备
CN107690749A (zh) 振荡器、集成电路、计时芯片和电子设备
CN203588106U (zh) 改进的电压跟随电路
CN207926553U (zh) 一种多功能开关控制器
CN209710066U (zh) 信号产生装置
CN109387768A (zh) 参考电压电路的测试系统及测试方法
CN102156502B (zh) 一种用于模拟集成电路不同电压域的无静态功耗电路装置
CN208572053U (zh) 定时开关电路及电子设备
CN208190513U (zh) 一种智能调度的高效率电源管理器
CN106026983A (zh) 一种环形振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant