CN110943497B - 一种充放电电路及振荡器 - Google Patents

Abstract

本发明实施例提供了一种充放电电路及振荡器，该充放电电路包括：参考电压产生单元、充电单元、放电单元；参考电压产生单元用于在参考电压产生单元产生参考电压后，通过参考电压输出端输出；放电单元用于根据时钟输入端接收到的时钟信号，在比较电压输出端输出比较电压；充电单元用于为比较电压输出端充电；放电单元包括：第一N型晶体管、第二N型晶体管、第三N型晶体管。本发明实施例中的充放电电路中，在充电过程中，即使电源端中出现噪声，由于时钟信号是接入在放电单元中，充放电电路充放电时间保持不变，当充放电电路应用与振荡器时，可以保持振荡器输出的时钟周期不变；从而避免或降低振荡电路输出时钟的周期和占空比的波动。

Description

一种充放电电路及振荡器

技术领域

本发明涉及电路技术领域，特别是涉及一种充放电电路及振荡器。

背景技术

通常将能产生振荡电流的电路就叫做振荡电路，振荡电流是一种交变电流，大小和方向都随周期发生变化。

现有技术中，在搭建振荡电路时，通常会采用两个比较器：比较器A和比较器B，比较器A通常有两个输入端，其中一个输入端用于输入参考电压VREF11，另一个输入端用于输入周期变化的电压V11，根据V11与VREF11的比较结果，比较器A有相应的输出；比较器B通常有两个输入端，其中一个输入端用于输入参考电压VREF22，另一个输入端用于输入周期变化的电压V22，根据V22与VREF22的比较结果，比较器B有相应的输出；然后根据比较器A和比较器B的不同输出，振荡电路可以产生周期变化的时钟。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：现有技术中的上述振荡电路，经常出现输出时钟的周期和占空比波动较大的现象，使得振荡电路的输出很不稳定。

发明内容

鉴于上述问题，提出了本发明实施例的一种充放电电路，该充放电电路应用于振荡器是可以避免或降低输出时钟的周期和占空比的波动。

根据本发明的第一方面，提供了一种充放电电路，包括：

参考电压产生单元、充电单元、放电单元；

所述参考电压产生单元包括参考电压输出端，用于在所述参考电压产生单元产生参考电压后，通过所述参考电压输出端输出；

所述充电单元连接电源端和所述比较电压输出端，用于根据充电单元中充电器件的设置为所述比较电压输出端充电；

所述放电单元包括：比较电压输出端，时钟输入端，所述放电单元用于根据所述时钟输入端接收到的时钟信号，在所述比较电压输出端输出比较电压；

其中，所述放电单元包括：第一N型晶体管、第二N型晶体管、第三N型晶体管；

所述第一N型晶体管的漏极连接所述充电单元；

所述第一N型晶体管的栅极为所述时钟输入端；

所述第一N型晶体管的源极、所述第二N型晶体管的漏极和所述第二N型晶体管的栅极连接；

所述第三N型晶体管的栅极与所述第一N型晶体管的漏极连接后，作为所述比较电压输出端；

所述第三N型晶体管的源极、所述第三N型晶体管的漏极和所述第二N型晶体管的源极连接接地端。

根据本发明的第二方面，提供了一种振荡器，包括：

第一充放电电路、第二充放电电路、第一比较器、第二比较器、RS触发器；

其中，所述第一充放电电路包括：第一参考电压输出端、第一比较电压输出端，第一时钟输入端；所述第二充放电电路包括：第二参考电压输出端、第二比较电压输出端，第二时钟输入端；所述第一比较器包括：第一参考电压输入端、第一比较电压输入端，第一比较输出端；所述第二比较器包括：第二参考电压输入端、第二比较电压输入端，第二比较输出端；所述RS触发器包括：第一触发输入端、第二触发输入端、第一时钟输出端、第二时钟输出端；

所述第一参考电压输出端与所述第一参考电压输入端连接；

所述第一比较电压输出端与所述第一比较电压输入端连接；

所述第二参考电压输出端与所述第二参考电压输入端连接；

所述第二比较电压输出端与所述第二比较电压输入端连接；

所述第一比较输出端与所述第一触发输入端连接；

所述第二比较输出端与所述第二触发输入端连接；

所述第一时钟输出端与所述第一时钟输入端连接；

所述第二时钟输出端与所述第二时钟输入端连接；

所述第一充放电电路还包括：第一参考电压产生单元、第一充电单元、第一放电单元；

所述第一充电单元连接第一充电电源、及所述第一比较电压输出端；

所述第一放电单元连接第一接地端、所述第一时钟输出端及所述第一比较电压输出端；

所述第一放电单元包括：第一N型晶体管、第二N型晶体管、第三N型晶体管；

所述第一N型晶体管的漏极连接所述第一充电单元；

所述第一N型晶体管的栅极为所述第一时钟输入端；

所述第一N型晶体管的源极、所述第二N型晶体管的漏极和所述第二N型晶体管的栅极连接；

所述第三N型晶体管的栅极与所述第一N型晶体管的漏极连接后，作为所述第一比较电压输出端；

所述第三N型晶体管的源极、所述第三N型晶体管的漏极和所述第二N型晶体管的源极连接所述第一接地端；

所述第二充放电电路还包括：第二参考电压产生单元、第二充电单元、第二放电单元；

所述第二充电单元连接第二充电电源、及所述第二比较电压输出端；

所述第二放电单元连接第二接地端、所述第二时钟输出端及所述第二比较电压输出端。

本发明实施例中的充放电电路中，在充电过程中，即使电源端中出现噪声，例如电源端的电压升高，参考电压输出端的电压也会随着升高，由于时钟信号是接入在放电单元中，充电电流同比例增大，因此，充放电电路充放电时间保持不变，当充放电电路应用与振荡器时，可以保持振荡器输出的时钟周期不变；从而避免或降低振荡电路输出时钟的周期和占空比的波动。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种充放电电路；

图2是本发明实施例的一种振荡器电路；

图3是现有技术的一种充放电电路；

图4是现有技术的振荡器电路的工作时序；

图5是现有技术的电源噪声对充电单元影响示意图；

图6是本发明实施例提供的一种振荡器电路；

图7是本发明实施例提供的振荡器电路的工作时序；

图8是本发明实施例提供的电源噪声对充电单元无影响示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图1，示出了一种充放电电路。

本发明实施例中的充放电电路可以应用于振荡器中，振荡器电路具体可以如图2所示，框图中1和2为充放电电路，3和4为比较器，5为RS触发器逻辑，振荡器产生输出时钟OUT和OUTB。

申请人经过大量的实验和研究后发现，现有技术中，振荡电路之所以经常出现输出时钟的周期和占空比波动较大的现象，是由于振荡器中设置充放电单元时，通常是将时钟信号接入到充电模块。现有技术的一种充放电单元的电路具体可以如图3所示，VREFX为现有技术的充放电单元的参考电压输出端，VX为现有技术的充放电单元的比较电压输出端；时钟信号接入作为充电单元的N型晶体管M3的栅极。

振荡器电路采用现有技术的充放电单元时，充放电单元1的比较电压为V1，充放电单元2的比较电压为V2，工作过程如图4所示，OUT为低时充放电单元1充电，V1初始化到VDD，同时OUTB为高，V2放电。在V2达到VREFX时，OUT输出为高，M2镜像电流，对V1充电，达到VREFX时，比较器反转，通过RS触发器的逻辑，再次初始化。充放电单元1和充放电单元2，交替工作，产生50％占空比的时钟，产生合适的占空比。

在该过程中：

充电电流为I＝(VDD-VGS1)/(R9+R10)；VGS1为M3导通电压，R9、R10为图3中对应电阻的阻值。

充电压差为dV＝I*R9

周期2*T＝2*dv*C/I＝2*R9*C，与电源电压和晶体管无关，只与电阻R和电容C有关。

但是，当电源电压在V1或V2充电的过程中发生变化时，周期和占空比都会受到严重的影响。举例来说，如图5所示，在t1时刻，电源电压变低，VREFX也变低，但是V1电压不变，所以V1到VREFX的距离却变大了，同时充电电流变小，且，由于时钟信号接入充电电路，V1是从VDD向VREFX下降的趋势变化，假设电源电压变低前的斜率为k1，则充电电流变小后，斜率k2进一步小于k1，所以充电时间就会变长。如图5所示，在t1时刻，电源电压变高，VREFX也变高，但是V1电压不变，所以V1到VREFX的距离却变小了，同时充电电流变大，基于上述原因相似的道理，所以充电时间就会变短。从而导致了输出时钟的周期和占空比波动较大的现象。

基于该发现，本发明实施例中，如图1所示，采用的充放电电路包括：

参考电压产生单元10、充电单元20、放电单元30；所述参考电压产生单元10包括参考电压输出端11，用于在所述参考电压产生单元10产生参考电压后，通过所述参考电压输出端11输出；所述放电单元30包括：比较电压输出端32，时钟输入端31，所述放电单元30用于根据所述时钟输入端31接收到的时钟信号，在所述比较电压输出端32输出比较电压；所述充电单元20连接电源端和所述比较电压输出端32，用于为所述比较电压输出端32充电；所述放电单元30连接接地端。

其中，所述放电单元30包括：第一N型晶体管N1、第二N型晶体管N2、第三N型晶体管N3；所述第一N型晶体管N1的漏极连接所述充电单元20；所述第一N型晶体管N1的栅极为所述时钟输入端31；所述第一N型晶体管N1的源极、所述第二N型晶体管N2的漏极和所述第二N型晶体管N3的栅极连接；所述第三N型晶体管N3的栅极与所述第一N型晶体管N1的漏极连接后，作为所述比较电压输出端32；所述第三N型晶体管N3的源极、所述第三N型晶体管N3的漏极和所述第二N型晶体管N2的源极连接接地端。

本发明实施例中，第三N型晶体管N3作为充电电容使用，第二N型晶体管N2的设置使得第三N型晶体管N3不会进入截止区，由于N型晶体管的体积要小于实际电容的体积，因此，本发明实施例的放电单元中采用第三N型晶体管N3作为充电电容，可以使得放电单元的面积较小。

本发明实施例中，时钟信号输入端31设置在放电单元30中，在电源端电压出现噪声(变高或变低时)，若电源电压变低，本发明实施例中参考电压产生单元产生的参考电压VREF也变低，而比较电压V1电压不会发生突变，V1保持原有值，所以V1到VREF的距离变大，同时充电电流变小，假设电源电压变低前的斜率为k3，则充电电流变小后，斜率k4进一步小于k3，但是由于时钟信号接入放电电路30，比较电压输出端的电压是从0向参考电压VREF增大的趋势，减缓的斜率正好可以使得充电时间不变。若电源电压变高，VREF也变高，V1电压不变，所以V1到VREF的距离变小，同时充电电流变大，基于上述原因相似的道理，所以充电时间也不变，从而避免了输出时钟的周期和占空比波动较大的现象。

作为本发明实施例的一种优选方式，如图1所示，所述充电单元20包括：第一P型晶体管P1；所述第一P型晶体管P1的栅极与所述参考电压产生单元10连接；所述第一P型晶体管P1的源极与所述电源端连接；所述第一P型晶体管P1的漏极与所述比较电压输出端连接。

所述参考电压产生单元10包括：

第一电阻R1，第二电阻R2、第二P型晶体管P2、第四N型晶体管N4、第五N型晶体管N5。

其中，所述第二P型晶体管P2的栅极与所述第一P型晶体管P1的栅极、所述第二P型晶体管P2的漏极连接；所述第二P型晶体管P2的源极与所述电源端连接；所述第二P型晶体管P2的漏极与所述第五N型晶体管N5的漏极连接；所述第五N型晶体管N5的栅极、所述第四N型晶体管N4的栅极、所述第四N型晶体管N4的漏极、及所述第二电阻R2的一端连接；所述第二电阻R2的另一端与所述第一电阻R1的一端连接，且作为所述参考电压输出端11；所述第一电阻R1的另一端与所述电源端连接；

所述第五N型晶体管的源极、所述第四N型晶体管的源极连接所述接地端。

具体应用中，晶体管可以是MOS管或其他的场效应管，本发明实施例不做具体限定。

本发明实施例中，R1，R2与N4为参考电压电流产生电路，N5，P2，P1为镜像电流充电管。N1、N2为放电管，N3作为充电电容；充放电电路工作时，放电过程N1打开，将V1拉到VY，电路设计可以为VY＝VX，VX为开启电压；充电过程N1关闭，P1对V1充电，则VREF-VX为充电电压的变化量。

本发明实施例中的充放电电路中，在充电过程中，即使电源端中出现噪声，例如电源端的电压升高，参考电压输出端的电压也会随着升高，由于时钟信号是接入在放电单元中，充电电流同比例增大，因此，充放电电路充放电时间保持不变，当充放电电路应用与振荡器时，可以保持振荡器输出的时钟周期不变；从而避免或降低振荡电路输出时钟的周期和占空比的波动。

实施例二

参照图6，示出了一种振荡器。

所述振荡器包括：第一充放电电路71、第二充放电电路72、第一比较器73、第二比较器74、RS触发器75.

其中，所述第一充放电电路71包括：第一参考电压输出端711、第一比较电压输出端712，第一时钟输入端713；所述第二充放电电路72包括：第二参考电压输出端721、第二比较电压输出端722，第二时钟输入端723；所述第一比较器73包括：第一参考电压输入端731、第一比较电压输入端732，第一比较输出端733；所述第二比较器74包括：第二参考电压输入端741、第二比较电压输入端742，第二比较输出端743；所述RS触发器75包括：第一触发输入端751、第二触发输入端752、第一时钟输出端753、第二时钟输出端754；所述第一参考电压输出端711与所述第一参考电压输入端731连接；所述第一比较电压输出端712与所述第一比较电压输入端732连接；所述第二参考电压输出端721与所述第二参考电压输入端741连接；所述第二比较电压输出端722与所述第二比较电压输入端742连接；所述第一比较输出端733与所述第一触发输入端751连接；所述第二比较输出端743与所述第二触发输入端752连接；所述第一时钟输出端753与所述第一时钟输入端713连接；所述第二时钟输出端754与所述第二时钟输入端723连接；所述第一充放电电路71还包括：第一参考电压产生单元、第一充电单元、第一放电单元；所述第一充电单元连接第一充电电源、及所述第一比较电压输出端；所述第一放电单元连接第一接地端、所述第一时钟输出端及所述第一比较电压输出端；所述第二充放电电路还包括：第二参考电压产生单元、第二充电单元、第二放电单元；所述第二充电单元连接第二充电电源、及所述第二比较电压输出端；所述第二放电单元连接第二接地端、所述第二时钟输出端及所述第二比较电压输出端。

其中，所述第一放电单元包括：第一N型晶体管、第二N型晶体管、第三N型晶体管；所述第一N型晶体管的漏极连接所述第一充电单元；所述第一N型晶体管的栅极为所述第一时钟输入端；所述第一N型晶体管的源极、所述第二N型晶体管的漏极和所述第二N型晶体管的栅极连接；所述第三N型晶体管的栅极与所述第一N型晶体管的漏极连接后，作为所述第一比较电压输出端；所述第三N型晶体管的源极、所述第三N型晶体管的漏极和所述第二N型晶体管的源极连接所述第一接地端。

本发明实施例中，第一充放电电路和第二充放电电路均可以是如实施例一中本发明的任一个充放电电路，具有与实施例一种充放电电路形同的元器件和连接关系，在实施例一的充放电电路的基础上，结合本实施例二的文字描述，适应修改个元器件标号以及输出端输入端标号，即可得到本实施例二的具体电路图，为避免重复，在这里不在给出第一充放电电路和第二充放电电路的具体附图。

作为本发明实施例的一种优选方式，所述第一充电单元包括：第一P型晶体管；所述第一P型晶体管的栅极与所述第一参考电压产生单元连接；所述第一P型晶体管的源极与所述第一充电电源连接；所述第一P型晶体管的漏极与所述第一比较电压输出端连接。

所述第一参考电压产生单元包括：第一电阻，第二电阻、第二P型晶体管、第四N型晶体管、第五N型晶体管；所述第二P型晶体管的栅极与所述第一P型晶体管的栅极、所述第二P型晶体管的漏极连接；所述第二P型晶体管的源极与所述第一充电电源连接；所述第二P型晶体管的漏极与所述第五N型晶体管的漏极连接；所述第五N型晶体管的栅极、所述第四N型晶体管的栅极、所述第四N型晶体管的漏极、及所述第二电阻的一端连接；所述第二电阻的另一端与所述第一电阻的一端连接，且作为所述第一参考电压输出端；所述第一电阻的另一端与所述第一充电电源连接；所述第五N型晶体管的源极、所述第四N型晶体管的源极连接所述第一接地端。

所述第二放电单元包括：第六N型晶体管、第七N型晶体管、第八N型晶体管；所述第六N型晶体管的漏极连接所述第二充电单元；所述第六N型晶体管的栅极为所述第二时钟输入端；所述第六N型晶体管的源极、所述第七N型晶体管的漏极和所述第七N型晶体管的栅极连接；所述第八N型晶体管的栅极与所述第六N型晶体管的漏极连接后，作为所述第二比较电压输出端；所述第八N型晶体管的源极、所述第八N型晶体管的漏极和所述第七N型晶体管的源极连接第二接地端。

所述第二充电单元包括：第三P型晶体管；所述第三P型晶体管的栅极与所述第二参考电压产生单元连接；所述第三P型晶体管的源极与所述第二充电电源连接；所述第三P型晶体管的漏极与所述第二比较电压输出端连接。

所述第二参考电压产生单元包括：第三电阻，第四电阻、第四P型晶体管、第九N型晶体管、第十N型晶体管；所述第四P型晶体管的栅极与所述第三P型晶体管的栅极、所述第四P型晶体管的漏极连接；所述第四P型晶体管的源极与所述第二充电电源连接；所述第四P型晶体管的漏极与所述第十N型晶体管的漏极连接；所述第十N型晶体管的栅极、所述第九N型晶体管的栅极、所述第九N型晶体管的漏极、及所述第四电阻的一端连接；所述第四电阻的另一端与所述第三电阻的一端连接，且作为所述第二参考电压输出端；所述第三电阻的另一端与所述第二接地端连接；所述第十N型晶体管的源极、所述第九N型晶体管的源极连接所述第二接地端。

具体应用中，可以通过调整第一充放电电路中的第一电阻、第二电阻的阻值调整第一充放电电路输出的第一参考电压值，也可以通过调整第一充电单元中第一P型晶体管的型号来调整第一充放电电路输出的第一参考电压值；相应的，可以通过调整第二充放电电路中的第三电阻、第三电阻的阻值调整第二充放电电路输出的第二参考电压值，也可以通过调整第二充电单元中第三P型晶体管的型号来调整第二充放电电路输出的第二参考电压值；从而实现对振荡器输出的时钟信号的占空比的调节。

本发明实施例中，假设第一充放电单元71输出的第一参考电压为VREF1，第二充放电单元72输出的参考电压都为VREF2，第一充放电单元71输出的比较电压为V1，第一充放电单元71的第二N型晶体管的导通阈值为VY1，第二充放电单元72输出的比较电压为V2，第二充放电单元72的第七N型晶体管的导通阈值为VY2，第一比较器73输出的电压为V3,第二比较器74输出的电压为V4，RS触发器输出的时钟信号OUT和OUTB为反相电压，则本发明实施例的振荡器的工作过程可以如图7所示。

具体表述为，第一阶段，当OUT为高，第一充放电单元71的放电单元导通，将V1拉到VY1，同时，OUTB为低，第二充放电单元72的放电单元阻断，通过第二充放电单元中的充电单元，使得V2由VY2开始充电；当V2大于VREF，第二比较器74的输出电压V4发生翻转为高电平，通过RS触发器75的逻辑触发，OUT翻转为低电平，OUTB为高电平；第二阶段，当OUTB为高，第二充放电单元72的放电单元导通，将V2拉低到VY2，同时，OUT为低，第一充放电单元71的放电单元阻断，通过第一充放电单元中的充电单元，使得V1由VY1开始充电；当V1大于VREF，第一比较器73的输出电压V3发生翻转为高电平，通过RS触发器75的逻辑触发，OUT翻转为高电平，OUTB为低电平；如此循环。

本发明实施例中，在第一充放电单元71或第二充放电单元72充电过程，假设第一充电电源端接入的充电电源VDD，以充电电源VDD发生噪声为例(变高或变低)，如图8所示，若VDD变低，VREF也变低，V1电压不变，所以V1到VREF的距离变大，同时充电电流变小，假设电源电压变低前的斜率为k5，则充电电流变小后，斜率k6进一步小于k5，但是V1是从0向参考电压VREF增大的趋势，减缓的斜率正好可以使得充电时间不变。若VDD变高，VREF也变高，V1电压不变，所以V1到VREF的距离变小，同时充电电流变大，基于上述原因相似的道理，所以充电时间也不变，从而避免了输出时钟的周期和占空比波动较大的现象。

需要说明的是，对于前述的实施例，为了简单描述，故将其都表述为一系列的电路组合，但是本领域技术人员应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的元器件并不一定是本发明所必需的。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种充放电单元及振荡器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种充放电电路，其特征在于，所述充放电电路包括：

参考电压产生单元、充电单元、放电单元；

所述参考电压产生单元包括参考电压输出端，用于在所述参考电压产生单元产生参考电压后，通过所述参考电压输出端输出；

所述充电单元连接电源端和比较电压输出端，用于根据充电单元中充电器件的设置为所述比较电压输出端充电；

所述放电单元包括：比较电压输出端，时钟输入端，所述放电单元用于根据所述时钟输入端接收到的时钟信号，在所述比较电压输出端输出比较电压；

其中，若所述电源端产生的电源电压变低，所述参考电压产生单元产生的参考电压变低，所述比较电压输出端产生的比较电压不变，若所述电源端产生的电源电压变高，所述参考电压产生单元产生的参考电压变高，所述比较电压输出端产生的比较电压不变；

其中，所述放电单元包括：第一N型晶体管、第二N型晶体管、第三N型晶体管，其中，所述第三N型晶体管用于充电电容使用，所述第二N型晶体管用于保证所述第三N型晶体管不会进入截止区；

所述第一N型晶体管的漏极连接所述充电单元；

所述第一N型晶体管的栅极为所述时钟输入端；

所述第一N型晶体管的源极、所述第二N型晶体管的漏极和所述第二N型晶体管的栅极连接；

所述第三N型晶体管的栅极与所述第一N型晶体管的漏极连接后，作为所述比较电压输出端；

所述第三N型晶体管的源极、所述第三N型晶体管的漏极和所述第二N型晶体管的源极连接接地端；

其中，所述参考电压产生单元包括：第一电阻，第二电阻、第二P型晶体管、第四N型晶体管和第五N型晶体管。

2.根据权利要求1所述的电路，其特征在于，所述充电单元包括：

第一P型晶体管；

所述第一P型晶体管的栅极与所述参考电压产生单元连接；

所述第一P型晶体管的源极与所述电源端连接；

所述第一P型晶体管的漏极与所述比较电压输出端连接。

3.根据权利要求2所述的电路，其特征在于，

所述第二P型晶体管的栅极与所述第一P型晶体管的栅极、所述第二P型晶体管的漏极连接；

所述第二P型晶体管的源极与所述电源端连接；

所述第二P型晶体管的漏极与所述第五N型晶体管的漏极连接；

所述第五N型晶体管的栅极、所述第四N型晶体管的栅极、所述第四N型晶体管的漏极、及所述第二电阻的一端连接；

所述第二电阻的另一端与所述第一电阻的一端连接，且作为所述参考电压输出端；

所述第一电阻的另一端与所述电源端连接；

所述第五N型晶体管的源极、所述第四N型晶体管的源极连接所述接地端。

4.一种振荡器，其特征在于，所述振荡器包括：第一充放电电路、第二充放电电路、第一比较器、第二比较器、RS触发器；

其中，所述第一充放电电路包括：第一参考电压输出端、第一比较电压输出端，第一时钟输入端；所述第二充放电电路包括：第二参考电压输出端、第二比较电压输出端，第二时钟输入端；所述第一比较器包括：第一参考电压输入端、第一比较电压输入端，第一比较输出端；所述第二比较器包括：第二参考电压输入端、第二比较电压输入端，第二比较输出端；所述RS触发器包括：第一触发输入端、第二触发输入端、第一时钟输出端、第二时钟输出端；

其中，若电源端产生的电源电压变低，参考电压产生单元产生的参考电压变低，比较电压输出端产生的比较电压不变，若所述电源端产生的电源电压变高，所述参考电压产生单元产生的参考电压变高，所述比较电压输出端产生的比较电压不变；

所述第一参考电压输出端与所述第一参考电压输入端连接；

所述第一比较电压输出端与所述第一比较电压输入端连接；

所述第二参考电压输出端与所述第二参考电压输入端连接；

所述第二比较电压输出端与所述第二比较电压输入端连接；

所述第一比较输出端与所述第一触发输入端连接；

所述第二比较输出端与所述第二触发输入端连接；

所述第一时钟输出端与所述第一时钟输入端连接；

所述第二时钟输出端与所述第二时钟输入端连接；

所述第一充放电电路还包括：第一参考电压产生单元、第一充电单元、第一放电单元；

所述第一充电单元连接第一充电电源、及所述第一比较电压输出端；

所述第一放电单元连接第一接地端、所述第一时钟输出端及所述第一比较电压输出端；

所述第一放电单元包括：第一N型晶体管、第二N型晶体管、第三N型晶体管，其中，所述第三N型晶体管用于充电电容使用，所述第二N型晶体管用于保证所述第三N型晶体管不会进入截止区；

所述第一N型晶体管的漏极连接所述第一充电单元；

所述第一N型晶体管的栅极为所述第一时钟输入端；

所述第一N型晶体管的源极、所述第二N型晶体管的漏极和所述第二N型晶体管的栅极连接；

所述第三N型晶体管的栅极与所述第一N型晶体管的漏极连接后，作为所述第一比较电压输出端；

所述第三N型晶体管的源极、所述第三N型晶体管的漏极和所述第二N型晶体管的源极连接所述第一接地端；

其中，所述参考电压产生单元包括：第一电阻，第二电阻、第二P型晶体管、第四N型晶体管和第五N型晶体管；

所述第二充放电电路还包括：第二参考电压产生单元、第二充电单元、第二放电单元；

所述第二充电单元连接第二充电电源、及所述第二比较电压输出端；

所述第二放电单元连接第二接地端、所述第二时钟输出端及所述第二比较电压输出端；

其中，所述第一参考电压产生单元包括：第一电阻，第二电阻、第二P型晶体管、第四N型晶体管和第五N型晶体管；

所述第二参考电压产生单元包括：第三电阻，第四电阻、第四P型晶体管、第九N型晶体管、第十N型晶体管。

5.根据权利要求4所述的振荡器，其特征在于，所述第一充电单元包括：第一P型晶体管；

所述第一P型晶体管的栅极与所述第一参考电压产生单元连接；

所述第一P型晶体管的源极与所述第一充电电源连接；

所述第一P型晶体管的漏极与所述第一比较电压输出端连接。

6.根据权利要求5所述的振荡器，其特征在于，所述第一参考电压产生单元包括：

第一电阻，第二电阻、第二P型晶体管、第四N型晶体管、第五N型晶体管；

所述第二P型晶体管的栅极与所述第一P型晶体管的栅极、所述第二P型晶体管的漏极连接；

所述第二P型晶体管的源极与所述第一充电电源连接；

所述第二P型晶体管的漏极与所述第五N型晶体管的漏极连接；

所述第五N型晶体管的栅极、所述第四N型晶体管的栅极、所述第四N型晶体管的漏极、及所述第二电阻的一端连接；

所述第二电阻的另一端与所述第一电阻的一端连接，且作为所述第一参考电压输出端；

所述第一电阻的另一端与所述第一充电电源连接；

所述第五N型晶体管的源极、所述第四N型晶体管的源极连接所述第一接地端。

7.根据权利要求4所述的振荡器，其特征在于，所述第二放电单元包括：

第六N型晶体管、第七N型晶体管、第八N型晶体管；

所述第六N型晶体管的漏极连接所述第二充电单元；

所述第六N型晶体管的栅极为所述第二时钟输入端；

所述第六N型晶体管的源极、所述第七N型晶体管的漏极和所述第七N型晶体管的栅极连接；

所述第八N型晶体管的栅极与所述第六N型晶体管的漏极连接后，作为所述第二比较电压输出端；

所述第八N型晶体管的源极、所述第八N型晶体管的漏极和所述第七N型晶体管的源极连接第二接地端。

8.根据权利要求7所述的振荡器，其特征在于，所述第二充电单元包括：第三P型晶体管；

所述第三P型晶体管的栅极与所述第二参考电压产生单元连接；

所述第三P型晶体管的源极与所述第二充电电源连接；

所述第三P型晶体管的漏极与所述第二比较电压输出端连接。

9.根据权利要求8所述的振荡器，其特征在于，所述第二参考电压产生单元包括：

第三电阻，第四电阻、第四P型晶体管、第九N型晶体管、第十N型晶体管；

所述第四P型晶体管的栅极与所述第三P型晶体管的栅极、所述第四P型晶体管的漏极连接；

所述第四P型晶体管的源极与所述第二充电电源连接；

所述第四P型晶体管的漏极与所述第十N型晶体管的漏极连接；

所述第十N型晶体管的栅极、所述第九N型晶体管的栅极、所述第九N型晶体管的漏极、及所述第四电阻的一端连接；

所述第四电阻的另一端与所述第三电阻的一端连接，且作为所述第二参考电压输出端；

所述第三电阻的另一端与所述第二接地端连接；

所述第十N型晶体管的源极、所述第九N型晶体管的源极连接所述第二接地端。

Images