CN104052445B - 减少串扰的装置 - Google Patents

减少串扰的装置 Download PDF

Info

Publication number
CN104052445B
CN104052445B CN201410092441.9A CN201410092441A CN104052445B CN 104052445 B CN104052445 B CN 104052445B CN 201410092441 A CN201410092441 A CN 201410092441A CN 104052445 B CN104052445 B CN 104052445B
Authority
CN
China
Prior art keywords
electrode
channel
voltage
field
effect semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410092441.9A
Other languages
English (en)
Other versions
CN104052445A (zh
Inventor
马旦·维穆拉
詹姆士·卡拉维拉
詹姆斯·斯佩哈
格里特·W·德恩贝斯特恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN104052445A publication Critical patent/CN104052445A/zh
Application granted granted Critical
Publication of CN104052445B publication Critical patent/CN104052445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明涉及在开关电路中减小串扰。根据本发明的一个或多个实施方式，一种装置包括多引脚连接器，多引脚连接器包括与该装置之外的设备通信的信号承载电极，以及相应的耦合信号承载电极到装置内相应的通信信道的场效应开关。开关包括第一场效应半导体开关，其包括邻近沟道区域的栅电极，当施加阈值开关电压到栅上时，沟道区域连接电极(如源区和漏区)，电极连接于信号承载电极中的一个和第一信道之间，第一信道耦合到静电放电(ESD)电路。偏置电路通过偏置第一场效应半导体开关(处于关断状态)以提升阈值开关电压至超过ESD电路的阈值放电电压，来减小通信信道之间的串扰。

Description

减少串扰的装置
技术领域
本发明的各实施方式涉及切换电路，以及减少分别由开关连接的信道之间的串扰。
背景技术
很多开关应用，例如涉及复用器的，被用于在多个不同各类的信号之间进行切换。在很多应用中，此种开关/复用器用于连接设备之间的多引脚通信链路，例如与可移动类型的设备之间，该可移动类型设备传输数据，如通用串行总线(USB)数据以及媒体数据，如音频和视频。例如，许多可移动设备利用多引脚(及其他类似的)连接器进行连接，以传输电能来为可移动设备充电、传输数据来与设备的多个方面进行通信、传输媒体内容如音频和/或视频。示例地，数据可以是通过主机(如PC、平板)和设备(如平板、外部硬件驱动器)之间的通信线缆或扩展坞站来进行传输/通信。
此类的切换和连接具有用途，在切换特定类型的信号时，可能会产生问题。例如，在高速复用器或其他主动切换应用中，在特定信道上的信号可能对于切换连接产生不利影响，并引起信道之间的串扰。以复用器的切换为例，复用器涉及容忍5V的浮栅NMOS开关或基于电荷泵的NMOS开关，若主动信道内承载了具有负电压的信号，则当信号相应于栅极变负时，不启用的通路可能会被不需要地启用，处于“关”状态的开关则开始导通。在另外一种涉及容忍5V的PMOS开关或传送栅开关的例子中，如果主动信道内承载了高于供电电压而低于ESD二极管的箝位电压的电压，不启用的通路也可能会被不需要地启用。这些和其他方面对于各类应用中的数据通信，如媒体数据而言产生了挑战。
发明内容
本发明的各个示例的实施方式涉及减小串扰的开关电路及其实现。
根据本发明的一种实施方式，一种装置包括多引脚连接器，多引脚连接器包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极与该装置外的设备通信；第一开关(如MOS晶体管)包括邻近沟道的栅电极，沟道响应于施加到栅电极上的阈值开关电压而连接第一电极和第二电极；以及第二场效应半导体开关，第二场效应半导体开关连接于第二信号承载电极和第一信道之间。第一电极和第二电极(如源区和漏区)连接于第一信号承载电极和第一沟道之间，当沟道处于导通状态时，第一信道耦合到第一信号承载电极。静电放电(ESD)电路包括二极管，二极管连接第一信道和参考电压，并响应于第一信道上的电压超过阈值放电电压(如在NMOS情况下比阈值负得更多)而切换至导通状态。当第一场效应半导体开关处于关断状态时，偏置电路通过偏置沟道区域及提升阈值开关电压至高于ESD阈值放电或箝位电压的电压水平，来减小第一信道和第二信道之间。在此情况下，该偏置减少了信号从信号承载电极中的一个通过第一场效应半导体开关向第二信道的流通，所述信号承载电极中的一个通过第一场效应半导体开关连接到第一信道。示例地，这种减小在有信号存在于第一信道(如通过第二开关流通到第一信号承载电极)时产生作用，所述信号例如为通用串行总线(USB)信号。
另一种示例的实施方式关于一种具有多引脚连接器的装置，多引脚连接器包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极与装置外部的设备通信；第一开关电路和第二开关电路；ESD电路和阱偏置电路。第一开关电路包括第一场效应半导体开关和第二场效应半导体开关，第一场效应半导体开关和第二场效应半导体开关分别将第一信号承载电极和第二信号承载电极连接到第一信道。第一场效应半导体开关包括源区和漏区，源区和漏区由阱区域中的沟道连接；以及栅，基于阱区域的偏置状态，栅响应于阈值开关电压而将沟道切换至导通状态。第二开关电路包括第三场效应半导体开关和第四场效应半导体开关，第三场效应半导体开关和第四场效应半导体开关分别将第一信号承载电极和第二信号承载电极连接到第二信道。ESD电 路包括二极管，二极管连接第一信道和参考电压，并响应于第一信道上的电压低于阈值放电电压而切换到导通状态以将电流放电。阱偏置电压通过响应于第一场效应半导体开关处于关断状态而偏置阱区域及提升阈值开关电压至高电压水平，以减小信道之间的串扰，所述高电压水平高于由ESD二极管对参考电压(如地)所设置的阈值放电电压。该偏置用于减小信号从信号承载电极中的一个通过第一开关电路向第二信道的传递(例如当第二信道的信号电压低于参考电压时)，其中信号承载电极中的一个通过第一开关电路连接到第一信道。
本发明的另一种示例性的实施方式关于一种媒体播放装置，该媒体播放装置包括用户接口，用户接口向用户提供音频；音频播放电路模块，用于利用音频数据生成音频信号并向用户接口提供音频信号；以及多引脚连接器，多引脚连接器包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极同时与装置外部的设备进行音频数据和通用串行总线(USB)信号的通信。该装置还包括多个开关，包括第一场效应半导体开关，第一场效应半导体开关包括栅电极，栅电极邻近沟道区域，沟道区域响应于施加在栅上的阈值开关电压而连接第一电极和第二电极。第一电极和第二电极连接于第一信号承载电极和第一信道之间(例如，作为晶体管在导通状态时耦合第一信道与第一信号承载电极)。所述开关还包括第二场效应半导体开关，其连接在第二信号承载电极和第一信道之间；第三场效应半导体开关，其连接在第一信号承载电极和第二信道之间；第四场效应半导体开关(例如124)，其连接在第二信号承载电极和第二信道之间。该装置进一步包括ESD电路，ESD电路包括二极管，二极管连接第一信道和参考电压，二极管响应于第一信道上的电压超过阈值放电电压而切换到导通状态。当第一场效应半导体开关处于关断状态时，偏置电路减小同时在第一信道和第二信道中传递的USB信号和音频数据信号之间的串扰。特别地，偏置电路偏置沟道区域并提升阈值开关电压至高于阈值放电电压的电压水平，从而减小USB信号从信号承载电极中的一个通过第一场效应半导体开关向第二信道的传递，信号承载电极中的一个通过第一场效应半导体开关连接到第一信道。
以上的讨论/概要并不应视为描述了本发明的每一种实施方式或所有实施例。以下的附图和描述同样示出了各种实施方式。
附图说明
以下将结合附图对于本发明的实施方式进行进一步详细地描述，其中：
图1所示的是根据本发明一种示例的实施方式的减小多功能连接的串扰的装置；
图2所示的是根据本发明的另一种示例的实施方式的减小多功能连接的串扰的开关装置，其包括具有开关阱偏置的NMOS开关；
图3所示的是根据本发明另一种示例的实施方式的位于隔离阱中的减小多功能连接中串扰的NMOS开关，隔离阱位于深N阱区域；
图4所示的是根据本发明另一种示例的实施方式的包括开关电路的媒体播放设备；以及
图5A和图5B所示的是根据本发明的其他实施方式的分别处于工作状态的减小多功能连接中的串扰的开关装置。
具体实施方式
以下将通过附图中示例的说明详细阐述本发明的细节，本发明亦可适用各种变通与修饰。应当理解的是，本发明不局限于所描述的特定实施方式。对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化，均应包含在本发明的范围内。此外，本申请全文中所指的“示例”仅为表述之用，非为限制。
本发明的诸多方面可以适用于多种不同类型的设备、系统和方法，其涉及到利用常用的一个或多个引脚来在不同的信道之间提供连接。本发明的多个方面可以通过上下文所描述的种种示例展示，本发明并不限于所述的示例。
本发明的诸多实施方式指向在两个或多个信道之间减小串扰，所述信道耦合到常用的一个或多个输出或输入或输入/输出引脚。在某些实施方式中，利用体效应偏置控制场效应半导体开关电路，如NMOS或PMOS 型开关或传送栅开关，以在易于发生串扰的情况下调节开关阈值电压。
根据本发明的一个或多个实施方式，在高速复用器中，当负电压下冲干扰信道(开信道)时，牺牲信道(关信道)的串扰得以减小。在NMOS或PMOS开关中，体效应得到控制，从而将牺牲信道和干扰信道互相之间解耦合。例如，在NMOS开关被用于将媒体信道(如音频信道)耦合到输出引脚并在另一个通用信道中传输数据时，该数据信道可能会与音频信道/信号产生干扰。体效应被用来增加NMOS开关的阈值电压，以减小串扰。在一些实施例中，响应于信号的负向偏移，阈值电压被设置得高于一个静电放电(ESD)二极管的箝位电压，该ESD二极管耦合到地。在其他涉及PMOS开关的实施例中，阈值电压设置得比ESD二极管的箝位电压高，ESD二极管耦合到供电电压。在此情况下，对于NMOS开关实施例而言，当检测到负信号(如利用在信道之间的-60dB或更大的隔离)时，经过牺牲信道的通路可以设置为高阻抗，以保证该通路的不启用/空转状态。在另一种情况下，响应于PMOS开关的高于供电电压的正向偏移，可以在存在一个高于供电电压而低于ESD箝位电压的电压时，设置经过牺牲信道的电流通路为高阻抗。在包括了P型和N型关断/牺牲开关的传送门中，可以相应地偏置阱，从而减小在关断状态下的电流流通。示例地，这种方法有利于减少一个信道与另一个信道(如音频信道)之间的不必要的耦合。例如，通过减少从通用串行总线(USB)源中的噪声被耦合到数字音频信号，从而减小所切换的音频信号的失真。
根据本发明的诸多实施方式已经发现/意识到，具有阱偏置的隔离提升可达至少-40dB至约-60dB。进一步地，通过本发明各实施方式所描述的MOS型开关，所述实施方式可以应用于各类的主动开关用途中，且可以减小或最小化串扰或不必要的开关路径连通，例如当开关通过线缆或坞站连接器连接到器件的外部时。
现在参考图示，图1所示的是根据一种示例的实施方式的减小多用途连接的串扰的装置100。该装置100包括第一开关电路110和第二开关电路120，第一开关电路110和第二开关电路120各自分别包括了图中所示的场效应半导体开关112、114、122和124。ESD电路包括二极管130和参考电压电路140，且当DP1上的电压低于二极管130的阈 值/ESD二极管箝位电压时，操作为从DP1的信道上分流电流。图中所示的该装置还包括其他类似的二极管，并示例地连接到参考电压电路和DP2、DIG_DP和USB0_DP的每一个。
该装置100还包括偏置电路126，当场效应半导体开关114为关断状态时，其偏置场效应半导体开关114的一个沟道和/或阱区域。该偏置提升了开关114的阈值电压，并在DP1上的信号下降到140的参考电压以下时(示例地，在DP1上该电压下，开关114一般为导通)，减小或阻止了沿图中线102所示的电流流动。
示例地，这种方法可以执行于：DP1上通过USB信号，同时DP2和DIG_DP上通过数字音频信号，其中DIP_DP产生音频干扰并在数字音频中产生失真或串扰。当DP1上的电压低于参考电压时，所示的电流路径102可能会从USB0_DP(例如作为干扰开关)上的USB信号向DP2和DIG_DP(例如作为牺牲数字音频开关)上的数字信号产生串扰。于是，偏置电路126运行以在开关114上施加一个偏置，并在该开关处于关断状态时，阻止或减小通过该开关的导通性。示例地，该偏置还可以涉及如图中127所示的-0.9V的偏置(例如当开关114为NMOS晶体管，且该偏置被施加到阱中，该晶体管的一个沟道位于该阱中)。这同样可以减小非对称的失真，其中区别性地没有耦合负脉冲。偏置电路126保证了开关114的阈值开关电压高于ESD箝位电压，从而对于更高的负电压而言，导通通路是通过ESD二极管130的。
以下描述系关于其他示例性的实施方式，其可以与图1所示的装置结合使用及/或单独适用。该实施方式系关于一种装置，其具有多引脚连接器，并包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极与该装置的外部设备通信。该装置还包括多个用于减小串扰的场效应半导体开关。这些开关包括第一开关(例如一种如图1中114实施的MOS晶体管)，其包括邻近沟道的栅电极，响应于施加在栅电极上的阈值开关电压，沟道连通第一电极和第二电极。第一电极和第二电极(如源区和漏区)连接于第一信号承载电极和第一信道之间，当沟道处于导通状态时，第一信道耦合到第一信号承载电极(例如将DIG_DP与DP1连接)。所述开关还包括第二场效应半导体开关(如 112)，其连接在第二信号承载电极和第一信道之间；第三场效应半导体开关(如112)，其连接在第一信号承载电极和第二信道之间；第四场效应半导体开关(例如124)，其连接在第二信号承载电极和第二信道之间。静电放电(ESD)电路包括二极管(如130)，其连接第一信道和参考电压(如140)，并在第一信道的电压低于ESD箝位电压时(例如，当ESD电路响应于小于参考电压的第一信道上的电压而箝位第一信道上的电压时)切换到导通状态。
通过偏置沟道区域并提升阈值开关电压到高于ESD箝位电压的水平，当第一场效应半导体开关处于判断状态时，偏置电路(如126)减小了第一信道和第二信道之间的串扰。在此情况下，该偏置减少了信号从信号承载电极中的一个通过第一场效应半导体开关向第二信道的流通，所述信号承载电极中的一个通过第一场效应半导体开关连接到第一信道。示例地，这种减小在有信号存在于第一信道(如通过第二开关流通到第一信号承载电极)时产生作用，所述信号例如为通用串行总线(USB)信号。这种方法从而适用于同时进行USB和数字音频信号的通信。上述方法还利用了第一开关的实施，第一开关具有的阈值电压和工作特性使其可以响应于第一信道中的信号降到参考电压以下时切换到接通状态，不接入阱偏置电路，而所加入的偏置电路工作于关断状态而在接通状态时一般允许原来的切换。
该偏置电路可以在一种或多种不同的方式下被实施。例如，偏置电路可以包括一个或多个电压反相器和背栅，用于向沟道或阱区施加偏置。在各种的实施方式中，偏置电路将阈值开关电压提升到一定水平，从而在第二信号承载电极上的电压低于参考电压时，可以阻止第一场效应半导体开关切换到接通状态。示例地，这种偏置涉及施加一种阱偏置，从而阻止第一开关将来自第二电极并由第二开关接收的信号传递到第三场效应半导体开关(例如，阻止图1中的通路102变为启用状态)。在其他实施方式中，偏置电路包括第一开关，第一开关连接偏置电压，以偏置沟道区域并提升阈值开关电路(例如图5A和图5B所示)。在特定的实施方式中，偏置电路连接到阱区，沟道(例如作为阱偏置电路)位于阱区。
第一场效应半导体开关也可以以多种方式实施。在某些实施方式中，第一开关是NMOS晶体管，偏置电路通过负电压偏置沟道区域而提升阈值开关电压。在其他实施方式中，第一开关是PMOS晶体管，偏置电路通过正电压偏置沟道区域而提升阈值开关电压。
在本发明的描述中，各个各类的信号都可以被传送。在某些实施方式中，多引脚连接器同时通过第一信道进行通用串行总线信号的通信和通过第二信道进行数字音频信号的通信；所述通过分别经由第一信号承载电极和第二信号承载电极。第一开关在其关断状态时被使用，以阻止通用串行总线信号通过第三开关串扰到第二信道，其中偏置电路增加第一开关的阈值。
在本发明的各实施方式，第三开关同样具有源极和漏极区域，源极区域和漏极区域由位于阱区的沟道连接；第三开关还具有栅极，栅极响应于阈值开关电压，根据沟道/阱区的偏置状态而将沟道切换为导通状态。第二ESD电路包括二极管，该二极管连接第二信道与参考电压，并响应于第二信道中的高于第二阈值电压水平的电压而切换为导通状态。第二沟道/阱偏置电路通过响应于第三场效应半导体开关处于关断状态而偏置沟道/阱区，并提升第三场效应半导体开关的阈值开关电压至高水平，从而减小信道之间的串扰。第三场效应半导体开关的所述高电压水平高于第二ESD电路的阈值放电电压。从而，第三开关的偏置相似地减小了信号从所述信号承载电极中的一个通过第三开关向第一信道的传递，所述信号承载电极中的一个连接到第二信道。
图1中的双开关装置150示出了本发明的另一个示意性的实施方式，其包括开关122、124，其中偏置电路126实施为将开关122进行如上所述的对开关112的偏置，并且不包括与额外的开关112和114的连接(如152所示的断开)。从而，当开关122断开而开关124合上以在DP2和USB0_DP之间耦合USB信号时，开关122被偏置以减小DP2上的信号与DIG_DP上的信号的耦合。
图2所示的是根据本发明的另一实施方式的开关装置200，其可以减小多功能连接的串扰。示例地，该装置200可以实施为包括开关，该开关例如图1中所示的开关114，或其他可能的开关。该开关200包括 MOS晶体管具有由沟道230隔开的源210和漏220，以及在沟道上的栅240。沟道230位于P阱250中，P阱250包括高掺杂的P+接触区252。偏置电路包括开关260和262，开关260和262操作为向P阱250施加偏置电压，以在晶体管处于关断状态时提升晶体管的阈值电压(在本实施方式中-2.4V)。示例性地，开关260表示为连接到-2.4V，且可以被耦合以提供一个远小于在关断状态下施加到栅240的电压的电压。利用了体效应来增大晶体管的阈值。当晶体管关断时，开关260闭合；当晶体管接通时，开关262打开(示例地，从而在导通状态下阈值开关电压不会增加)。
图3所示的是根据本发明的另一实施方式的开关装置300，其可以减小多功能连接的串扰。该装置300与装置200相似，包括一个晶体管，该晶体管具有源310、漏320、沟道330、栅340、P阱区350和P+接触区352，并连接到开关360、362，以分别耦合电压(示例地示出了，分别为-2.4V和0V)。装置300还包括深N阱370和N+接触区372，N+接触区372与深N阱370接触，并耦合到一个电压(如VDD3V0)。深N阱370可以在一个阱制程中被用来制作本地P阱区350。当晶体管关断时开关360闭合，当晶体管接通时开关362打开。
根据多个实施方式，例如图3所示的阱区或沟道区的偏置被执行为符合以下阈值电压(Vt)的控制，其是在所施加的偏置下从初始阈值电压Vto提升而来：
基于此，可以在NMOS晶体管关断时，通过将隔离的P阱偏置到负电压(例如-2.4V)，以增大隔离的NMOS阈值电压，其中阈值电压可以增大约35％。请参考图1，所述方法可以将开关114的阈值电压设置为高于ESD二极管130，从而二极管在更高的负电压下开始导通，并为NMOS器件的电压箝位在增大的阈值电压以下。
图4所示的是根据本发明的另一实施方式的媒体播放设备400，其包括复用器电路410。播放设备400还包括多引脚连接器420，其可以连接到外部设备(例如通过线缆或扩展坞站)并将不同类型的信号传递 到相应的连接器引脚。设备400还包括USB电路430和数字音频电路440，数字音频电路400通过输出插座442(例如为耳机)或通过无线连接提供音频输出。
复用器电路410包括开关411、412，分别耦合输入引脚413至数字音频电路440或USB电路430。开关414和415同样分别耦合输入引脚416至数字音频电路440或USB电路430。复用器410还包括偏置电路417，偏置电路417向开关411、412、414或415中的一个或多个施加沟道或阱偏置，从而上述场效应开关减小相应的信道之间的串扰。特别地，偏置电路417偏置非导通沟道的本地阱或隔离衬底，并将所述开关中的一个的阈值开关电压提升到高于ESD阈值箝位电压的水平，从而减小信道之间的信号传递。示例地，本发明可以用于便利平行的媒体信号与USB信号(如数据同步、电源、视频)通信。例如，所述偏置可用于减小串扰，例如在引脚413和416中的一个上被施加了负电压时，在输出音频(通过442)中可能在独立于来自其他引脚的音频之外听到尖头信号。进一步地，根据本发明的其他实施方式，除了图中所示的两个引脚之外，还可以存在多个这种引脚以及相应的其他开关，实施为选择性地将多于两个引脚连接到特定的信道。
图5A和图5B所示的是根据本发明的其他实施方式的开关装置，其可以减小多功能连接中的串扰。从图5A开始，其分别示出了复用器电路(示例地，它们可以共同实施)510和520，其包括开关S1至S6，开关操作为在连接器530和相应的信道USB0、USB1以及DIG_Audio之间以图示的示例性的信号水平连接。在图5A所示的实施方式中，分别闭合开关S1至S6以将连接器530处接收的USB数据和音频数据耦合到USB0和DIG_Audio信道。开关S2、S3、S4和S6中的每一个操作为在施加了偏置后如上所述提升了阈值电压而处于打开状态。
请参考图5B，开关S2和S6闭合，开关S1、S3、S4和S5运行于偏置下的如上所述的打开状态，以减小串扰。开关S2将USB1数据传送到USB1信道，开关S6将音频数据传送到DIG_Audio信道，其中所示的各信号电压均为示例性的。
本发明所述的电路、模块、集成和功能可以利用一个或多个不同的 电路来实现。例如，离散逻辑电路或可编程逻辑电路可以配置为实现图示的和上述的运行/动作，其与SIM(客户身份识别模块)卡、智能卡或其他应用有关。在部分实施方式中，可编程电路包括了一个或多个计算机类型的电路，其被编程用于执行一组(或多组)指令(和/或配置数据)。所述指令(和/或配置数据)可以固件或软件的形式存储于存储器(电路)，并可自所述存储器(电路)读出。作为一种示例，第一模块和第二模块可包括由CPU基于硬件的电路和一组以固件形式存在的指令的集合，其中第一模块包括第一CPU硬件电路和一组指令，第二模块包括第二CPU硬件电路和另一组指令。示例地，这种电路为认证和/或运行而进行数据通信。
根据以上讨论和描述，所属技术领域的技术人员可以在无须严格遵从于前述实施方式和应用的情况下作出种种修改或变动。例如，上述的各种基于NMOS应用的阱偏置和开关可以利用PMOS器件来实现，如类似地减小不必要的开关和相应的耦合。本发明的各实施方式指向和/或可实现为利用一种或多种方法在开关电路中进行偏置，从而减小寄生电容负载或提升阈值电压。至于阈值电压的描述，根据具体的实现方式不同，如NMOS或PMOS，所述的高于或低于所述阈值和其他术语，指的是超过所述电压应当实现为正向或负向地下降到或上升(如通过负数得更多来超过某个值)。如此，实施方式中涉及到超过的阈值的可以是下降到低于，而下降到低于可以是超过，从而形成相似的操作(如导致ESD电路分流电流或导致晶体管导通)。例如，在某些实施方式中，关于提升晶体管的阈值电压至高于ESD阈值电压，可以表示提升晶体管的阈值电压到比负的ESD阈值电压负得更多的电压。此外，本发明的各实施方式可以在可携带设备中实现，例如平板电脑或其他具有显示端口连接器的设备，其中开关(如纵横制开关)与连接器相接口。敏感的数字音频信号，例如在空闲状态通信的信号，不致于被其他信号开关，如USB或UART信号开关，所影响。此外，本发明各实施方式的一个或多个开关可以利用不同类型的开关来实现，如那种可以不利用场效应工作的开关。此等修改并不背离本发明的真实精神和范围，以及附后的权利要求所述的范围。

Claims (20)

1.一种减少串扰的装置，其特征在于，包括：
多引脚连接器，包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极配置为与所述装置外部的设备通信；
第一场效应半导体开关，包括栅电极，栅电极邻近沟道区域，沟道区域配置为响应于施加在栅电极上的阈值开关电压而连接第一电极和第二电极；第一电极和第二电极连接在第一信号承载电极和第一信道之间；
第二场效应半导体开关，连接于第二信号承载电极和第一信道之间；
静电放电(ESD)电路，包括二极管，二极管连接第一信道和参考电压，静电放电电路配置为响应于第一信道上的阈值放电电压而切换为导通状态导致二极管分流电流；以及
偏置电路，配置为当第一场效应半导体开关处于关断状态时，通过偏置沟道区域及提升阈值开关电压至高于静电放电的阈值放电电压的水平来减少第一信号承载电极和第二信号承载电极之间的串扰，其中所述偏置减少了所述信号承载电极之间通过第一场效应半导体开关的信号传递。
2.如权利要求1所述的装置，其特征在于：偏置电路配置为提升阈值开关电压至一个电压水平，该电压水平下当第二场效应半导体开关处于接通状态时阻止第一场效应半导体开关切换至接通状态。
3.如权利要求1所述的装置，其特征在于：第一场效应半导体开关为NMOS晶体管，偏置电路配置为通过负电压偏置本地衬底或沟道区域的阱中的一个来提升阈值开关电压。
4.如权利要求1所述的装置，其特征在于：第一场效应半导体开关是PMOS晶体管，偏置电路配置为通过正电压偏置本地衬底或沟道区域的阱中的一个来提升阈值开关电压。
5.如权利要求1所述的装置，其特征在于：
进一步包括第三场效应半导体开关和第四场效应半导体开关，第三场效应半导体开关连接于第一信号承载电极和第二信道之间，第四场效应半导体开关连接于第二信号承载电极和第二信道之间；
其中多引脚连接器分别通过第一信号承载电极和第二信号承载电极同时经第一信道进行通用串行总线信号的通信和经第二信道进行数字音频信号的通信，其中利用第一场效应半导体开关处于关断状态来阻止通用串行总线信号经由第三场效应半导体开关串扰进入第二信道。
6.如权利要求1所述的装置，其特征在于：偏置电路包括第一开关，第一开关配置为连接偏置电压以偏置沟道区域和提升阈值开关电压。
7.一种具有多引脚连接器的装置，其特征在于，包括：
多引脚连接器，包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极配置为与所述装置外部的设备通信；
第一开关电路，配置为包括第一场效应半导体开关和第二场效应半导体开关，第一场效应半导体开关和第二场效应半导体开关分别将第一信号承载电极和第二信号承载电极连接到第一信道，第一场效应半导体开关包括：
源区和漏区，在阱区域中由沟道相连，以及
栅，配置为响应于阈值开关电压而将沟道切换至导通状态，阈值开关电压基于阱区域的偏置状态；
第二开关电路，配置为包括第三场效应半导体开关和第四场效应半导体开关，第三场效应半导体开关和第四场效应半导体开关分别将第一信号承载电极和第二信号承载电极连接到第二信道；
静电放电(ESD)电路，包括二极管，二极管连接第一信道和参考电压，静电放电电路配置为响应于第一信道上的电压超过阈值放电电压而切换至导通状态；以及
阱偏置电路，配置为响应于第一场效应半导体开关处于关断状态而偏置阱区域并提升阈值开关电压至高电压水平，以减少信道之间的串扰，所述高电压水平高于阈值放电电压，其中所述偏置减少信号从信号承载电极中的一个通过第一开关电路向第二信道的传递，所述信号承载电极中的一个通过第一开关电路连接到第一信道。
8.如权利要求7所述的装置，其特征在于：阱偏置电路配置为通过响应于第二信号承载电极上的电压低于参考电压而将阈值开关电压提升到阻止第一场效应半导体开关切换至接通状态的电压水平，以提升所述阈值开关电压。
9.如权利要求7所述的装置，其特征在于：静电放电电路配置为响应于第一信道上的电压低于参考电压而箝位第一信道上的电压。
10.如权利要求7所述的装置，其特征在于：第一场效应半导体开关是NMOS晶体管，阱偏置电路配置为通过利用负电压偏置NMOS晶体管的P阱区域来提升阈值开关电压。
11.如权利要求7所述的装置，其特征在于：第一场效应半导体开关是PMOS晶体管，阱偏置电路配置为通过利用正电压偏置PMOS晶体管的N阱区域来提升阈值开关电压。
12.如权利要求7所述的装置，其特征在于：阱偏置电路配置为通过向阱区域施加偏置以阻止第一开关向第三场效应半导体开关传递来自第二信号承载电极并由第二场效应半导体开关接收的信号，来减小信道之间的串扰。
13.如权利要求7所述的装置，其特征在于：多引脚连接器同时分别通过第一信号承载电极和第二信号承载电极进行通用串行总线信号和数字音频信号的通信。
14.如权利要求7所述的装置，其特征在于：第一场效应半导体开关配置为，响应于第一信道上的信号下降到低于参考电压、不接入阱偏置电路，而切换至接通状态。
15.如权利要求7所述的装置，其特征在于：阱偏置电路包括电压反相器，电压反相器配置为影响阱区域的偏置。
16.如权利要求7所述的装置，其特征在于：阱偏置电路是背栅，其配置为向沟道区域施加偏置。
17.如权利要求7所述的装置，其特征在于：
第三场效应半导体开关包括
源区和漏区，在阱区域中由沟道相连，以及
栅，配置为响应于阈值开关电压而将沟道切换至导通状态，阈值开关电压基于阱区域的偏置状态；以及
进一步包括
第二静电放电电路，包括二极管，二极管连接第二信道与参考电压，第二静电放电电路配置为响应于第二信道上的电压超过第二阈值电压而切换至导通状态，以及
第二阱偏置电路，配置为通过响应于第三场效应半导体开关处于关断状态而偏置阱区域并提升第三场效应半导体开关的阈值开关电压至高电压水平，来减小信道之间的串扰，第三场效应半导体开关的所述高电压水平高于第二静电放电电路的阈值放电电压，其中所述偏置减小信号从信号承载电极中的一个通过第二开关电路向第一信道的传递，所述信号承载电极中的一个通过第二开关电路连接到第二信道。
18.一种媒体播放装置，其特征在于，包括：
用户接口，配置为向用户提供音频；
音频播放电路模块，配置为利用音频数据生成音频信号，以及向用户接口提供音频信号；
多引脚连接器，包括至少第一信号承载电极和第二信号承载电极，第一信号承载电极和第二信号承载电极配置为同时与媒体播放装置外部的设备进行音频信号和通用串行总线信号的通信；
第一场效应半导体开关，包括栅电极，栅电极邻近沟道区域，沟道区域配置为响应于施加在栅电极上的阈值开关电压而连接第一电极和第二电极；第一电极和第二电极连接在第一信号承载电极和第一信道之间；
第二场效应半导体开关，连接于第二信号承载电极和第一信道之间；
第三场效应半导体开关，连接于第一信号承载电极和第二信道之间；
第四场效应半导体开关，连接于第二信号承载电极和第二信道之间；
静电放电(ESD)电路，包括二极管，二极管连接第一信道和参考电压，静电放电电路配置为响应于第一信道上的电压超过阈值放电电压而切换至导通状态；以及
偏置电路，配置为当第一场效应半导体开关处于关断状态时，通过偏置沟道区域及提升阈值开关电压至高于阈值放电电压的水平来减少同时在第一信道和第二信道上进行通信的通用串行总线信号和音频信号之间的串扰，其中所述偏置减小了通用串行总线信号从信号承载电极中的一个通过第一场效应半导体开关向第二信道的传递，所述信号承载电极中的一个通过第一场效应半导体开关连接到第一信道。
19.如权利要求18所述的装置，其特征在于：偏置电路配置为响应于第二信号承载电极上的通用串行总线信号的电压低于参考电压而提升阈值开关电压至阻止第一场效应半导体开关切换至接通状态的电压水平。
20.如权利要求18所述的装置，其特征在于：
第三场效应半导体开关包括栅电极，栅电极邻近沟道区域，沟道区域配置为响应于施加在栅电极上的阈值开关电压而连接相应的电极；相应的电极连接于第二信号承载电极和第二信道之间，
进一步包括第二静电放电电路，第二静电放电电路包括二极管，二极管连接第二信道和参考电压，第二静电放电电路配置为响应于第二信道上的电压超过第二阈值电压水平而切换到导通状态，以及
第二偏置电路，配置为当第三场效应半导体开关处于关断状态时，通过偏置沟道区域及提升第三场效应半导体开关的阈值开关电压至高于第二静电放电电路的阈值放电电压的水平来减小第一信道和第二信道之间的串扰，其中所述偏置减少了信号从信号承载电极中的一个通过第三场效应半导体开关向第一信道的传递，信号承载电极中的一个通过第三场效应半导体开关连接到第二信道。
CN201410092441.9A 2013-03-15 2014-03-13 减少串扰的装置 Active CN104052445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/835,554 US9025288B2 (en) 2013-03-15 2013-03-15 Cross talk mitigation
US13/835,554 2013-03-15

Publications (2)

Publication Number Publication Date
CN104052445A CN104052445A (zh) 2014-09-17
CN104052445B true CN104052445B (zh) 2017-04-19

Family

ID=50389189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410092441.9A Active CN104052445B (zh) 2013-03-15 2014-03-13 减少串扰的装置

Country Status (3)

Country Link
US (1) US9025288B2 (zh)
EP (1) EP2793320B1 (zh)
CN (1) CN104052445B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236474B2 (en) * 2014-02-21 2016-01-12 Stmicroelectronics, Inc. Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate
US10270438B2 (en) 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
CN107426044B (zh) * 2016-05-23 2022-06-07 中兴通讯股份有限公司 一种串线检测方法、装置及操作维护服务器
CN107623512B (zh) * 2017-08-29 2020-08-04 中国科学院电工研究所 一种有源密勒箝位保护电路
CN111147101B (zh) * 2019-12-31 2021-08-20 龙迅半导体（合肥）股份有限公司 数据开关和数据传输系统
US11238001B2 (en) 2020-05-11 2022-02-01 Dell Products L.P. System and method to selectively reduce USB-3 interference with wireless communication devices
CN114024432B (zh) * 2021-11-16 2023-10-27 西安电子科技大学 一种SiC MOSFET功率器件的栅极串扰抑制电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165406A (zh) * 1996-01-22 1997-11-19 佳能株式会社 光电转换器件与图象读取器件
US7253980B1 (en) * 2004-06-03 2007-08-07 Maxtor Corporation Technique for recording bias current glitches in magnetoresistive heads
CN101067806A (zh) * 2006-05-04 2007-11-07 国际商业机器公司 用于串扰补偿的方法和电路
CN101416251A (zh) * 2006-03-30 2009-04-22 Nxp股份有限公司 包括存储器矩阵的电路和位线噪声补偿的读取方法
US8093677B2 (en) * 2009-04-17 2012-01-10 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
CN102694533A (zh) * 2011-03-24 2012-09-26 半导体元件工业有限责任公司 开关及使用了该开关的开关电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514008B2 (en) 2010-07-28 2013-08-20 Qualcomm, Incorporated RF isolation switch circuit
EP2453618B1 (en) 2010-11-16 2016-09-14 Nxp B.V. Power reduction in switched-current line-drivers
EP2464007A1 (en) 2010-12-13 2012-06-13 Nxp B.V. Control-voltage of pass-gate follows signal
US20120286588A1 (en) 2011-05-11 2012-11-15 Nxp B.V. Mems switching circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1165406A (zh) * 1996-01-22 1997-11-19 佳能株式会社 光电转换器件与图象读取器件
US7253980B1 (en) * 2004-06-03 2007-08-07 Maxtor Corporation Technique for recording bias current glitches in magnetoresistive heads
CN101416251A (zh) * 2006-03-30 2009-04-22 Nxp股份有限公司 包括存储器矩阵的电路和位线噪声补偿的读取方法
CN101067806A (zh) * 2006-05-04 2007-11-07 国际商业机器公司 用于串扰补偿的方法和电路
US8093677B2 (en) * 2009-04-17 2012-01-10 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
CN102694533A (zh) * 2011-03-24 2012-09-26 半导体元件工业有限责任公司 开关及使用了该开关的开关电路

Also Published As

Publication number Publication date
CN104052445A (zh) 2014-09-17
US9025288B2 (en) 2015-05-05
US20140268445A1 (en) 2014-09-18
EP2793320A2 (en) 2014-10-22
EP2793320A3 (en) 2015-04-01
EP2793320B1 (en) 2016-02-17

Similar Documents

Publication Publication Date Title
CN104052445B (zh) 减少串扰的装置
US8994443B2 (en) Bidirectional switch and switch circuit using the bidirectional switch
US10990560B2 (en) USB type-C sideband signal interface circuit
TWI484754B (zh) 具有內部裝置基體控制之類比開關
CN112088476A (zh) 具有集成vbus到cc短路保护的usb type-c/pd控制器
US10338656B1 (en) USB type-C signal interface circuit
US9294598B2 (en) Switch circuit
US7974051B2 (en) Integrated circuit device and electronic instrument
CN102035166B (zh) 负电压保护系统及方法
CN101826794A (zh) 逆流防止电路以及电源切换装置
US9209799B2 (en) Switch and switch circuit using the same
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
US11205358B2 (en) Test circuit for preventing an electrostatic discharge device from electricity leakage and display panel having same
CN105827233B (zh) 通过纵向源极跟随器感测的反向电流保护电路
CN104682933B (zh) 低功率芯片
US20060066355A1 (en) Voltage tolerant structure for I/O cells
US7126859B2 (en) Semiconductor integrated circuit that handles the input/output of a signal with an external circuit
CN104052457B (zh) 差动信号传输器电路
US20110102954A1 (en) Semiconductor integrated circuit
CN105428351B (zh) 集成电路
CN105322940A (zh) 传送电路
CN109309494A (zh) 可编程连接点
JP7227441B2 (ja) デュアル入力充電器のためのコンデンサ平衡ドライバ回路
CN107219881A (zh) 一种用于分离式通话手环的连接电路及分离式通话手环
CN107395192A (zh) 双向接口电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant