CN101047379B - 输入输出端口电路 - Google Patents

输入输出端口电路 Download PDF

Info

Publication number
CN101047379B
CN101047379B CN200710091913A CN200710091913A CN101047379B CN 101047379 B CN101047379 B CN 101047379B CN 200710091913 A CN200710091913 A CN 200710091913A CN 200710091913 A CN200710091913 A CN 200710091913A CN 101047379 B CN101047379 B CN 101047379B
Authority
CN
China
Prior art keywords
circuit
voltage source
driving voltage
output port
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710091913A
Other languages
English (en)
Other versions
CN101047379A (zh
Inventor
黄超圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN200710091913A priority Critical patent/CN101047379B/zh
Publication of CN101047379A publication Critical patent/CN101047379A/zh
Application granted granted Critical
Publication of CN101047379B publication Critical patent/CN101047379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明为连接于外部电路与内部电路间的输入输出端口电路。本发明的输入输出端口电路包含有：静电放电防护装置，连接于外部电路以及内部电路间，接收驱动电压源，用以形成电流路径将外部静电导引至该驱动电压源；以及受控单向导通电路，由一二极管以及一晶体管组成，其中该二极管电连接于该静电放电防护装置与该驱动电压源中，该晶体管电连接于外部电路以及静电放电防护装置间，且接收驱动电压源的偏压，其中该受控单向导通电路形成单向电流路径，使得外部电路产生的外部电流经由单向电流路径流至该驱动电压源。

Description

输入输出端口电路
技术领域
本发明为一种输入输出端口电路，尤指一种具有阻却外部漏电流功能的输入输出端口电路。
背景技术
芯片主要是通过设置于该芯片内的输入输出端口电路来输出芯片所产生的信号以及接收由外部电路输入至芯片的信号。然而在某些情况下，芯片外部电路所产生的静电放电(Electrostatic Discharge，ESD)会经由输入输出端口电路流入至该芯片，而造成该芯片形成永久性的破坏，进而影响芯片的功能，最终使得芯片无法正常工作。
请参阅图1，其为已知具有静电防护装置的输入输出端口电路的电路示例图。该输入输出端口电路10，设置于芯片12上并电性连接至外部电路14与驱动电压源VPP。而输入输出端口电路10属于开漏极输入输出端口电路(open drian I/O port)，其包含有下拉电路16以及具静电放电防护功能的P型晶体管Mp，其中P型晶体管Mp的源极、栅极与基极分别电性连接至驱动电压源VPP，此外P型晶体管Mp的漏极电性连接至下拉电路16、内部电路11与外部电路14。
如图1所示，P型晶体管Mp可使得外部电路14与驱动电压源VPP间形成电流路径(Current Path)。当外部电路14产生外部静电时，外部静电能通过电流路径而被导引至驱动电压源VPP，而不致于伤害芯片12。因此，为了避免P型晶体管Mp本身或是驱动电压源VPP影响芯片12原有的功能，P型晶体管Mp必需一直保持在关闭状态(OFF)。
如图1所示，由于P型晶体管Mp的源极和栅极共同电性连接至驱动电压源VPP，因此不论驱动电压源VPP为高电平或是低电平，P型晶体管Mp永远处于关闭状态(OFF)，因此P型晶体管Mp本身或是驱动电压源VPP并不会影响芯片12原本的功能。
然而，由于P型晶体管Mp的漏极与基极为P-N接面，因此会形成寄生二极管。在某些特殊情况下，例如当芯片12处于断电模式(Power-Down Mode)(亦即当驱动电压源VPP为低电平)，而外部电路14却处于工作模式(Power Mode)时，外部电路14的电压电平将高过驱动电压源VPP的电压电平，此时外部电路14所产生的外部电流可能经由P型晶体管Mp的漏极与基极所形成的寄生二极管而流至驱动电压源VPP，进而产生漏电流(Leakage Current)现象。
为了解决已知具有静电防护装置的输入输出端口电路，当输入输出端口电路所置于的芯片处于断电模式(Power-Down Mode)而芯片外部电路处于工作模式(Power Mode)时，芯片外部电路所产生的外部电流可能经由静电防护装置而流至驱动电压源VPP，进而产生漏电流(Leakage Current)现象，是本发明发展的主要目的。
发明内容
本发明提供一种输入输出端口电路，使得芯片处于断电模式(Power-DownMode)而芯片外部电路处于工作模式(Power Mode)时造成的漏电流(LeakageCurrent)现象获得解决。
本发明的输入输出端口电路连接于外部电路与内部电路间，包含有：静电放电防护装置，连接于外部电路以及内部电路间，接收驱动电压源，用以形成电流路径将外部静电导引至该驱动电压源；以及受控单向导通电路，由一二极管以及一晶体管组成，其中该二极管电连接于该静电放电防护装置与该驱动电压源中，该晶体管电连接于外部电路以及静电放电防护装置间，且接收驱动电压源的偏压，其中该受控单向导通电路形成单向电流路径，使得外部电路产生的外部电流经由单向电流路径流至该驱动电压源，其中，当该驱动电压源的电压电平为低电平，而该外部电路的电压电平高于低电平时，由于该晶体管为前向偏置而接通，该外部电路静电所产生的电流经由该晶体管及该二极管流至该驱动电压源，以达到静电放电防护功效。
本发明另外提出一种输入输出电路操作方法，应用于连接于内部电路以及外部电路的输入输出电路中，其中输入输出电路接收驱动电压源的偏压。本发明的输入输出电路操作方法包含有：于外部电路以及驱动电压源间形成单向电流路径，使得外部电路产生的外部电流经由单向电流路径流至驱动电压源。
附图说明
本发明得通过下列图式及说明，俾得更深入的了解：
图1为已知具有静电防护装置的输入输出端口电路的电路示例图。
图2为本发明的输入输出端口电路的功能方块示意图。
图3为本发明的输入输出端口电路的电路示例图。
本发明图式中所包含的各元件列示如下：
输入输出端口电路10、20、40        芯片12、22、42
下拉电路16、36、46                内部电路11、21、41
外部电路14、24、44                静电放电防护装置26
受控单向导通电路28                受控开关32
单向导通元件34                    P型晶体管Mp、Mp1、Mp2
二极管D1                          驱动电压源VPP
接地电压源GND
具体实施方式
请参阅图2，其为本发明的输入输出端口电路20的功能方块示意图。
如图2所示，本发明的输入输出端口电路20为开漏极输入输出端口电路(open drian I/O port)，设置于芯片22上并经由输出点Nout连接至芯片外部的外部电路24与芯片内部的内部电路21。本发明的输入输出端口电路20偏压于驱动电压源VPP以及接地电压源GND间，包含有下拉电路36以及静电放电防护装置26。其中静电放电防护装置26经由输出点Nout连接至下拉电路36。此外，本发明的输入输出端口电路20还包含受控单向导通电路28，连接于外部电路24以及静电放电防护装置26。其中受控单向导通电路28包含有：受控开关32以及单向导通元件34。
在本发明中，假设芯片22为正常工作模式，则受控开关32关闭，单向导通元件34不作用。假设芯片22为断电模式，亦即假设该驱动电压源VPP为低电平(例如：接地)，而外部电路24为工作模式时，本发明的受控开关32开启，使得单向导通元件34在驱动电压源VPP与外部电路24间产生单向电流路径，用以将外部电路24所产生的外部电流经由单向电流路径而流至驱动电压源VPP(此时驱动电压源为低电平)。如此可使得外部电流不会经由静电放电防护装置26内部的寄生二极管而流入驱动电压源VPP，进而防止了产生漏电流(Leakage Current)的现象。
请参阅图3，其为本发明输入输出端口电路40的电路示例图。本发明的输入输出端口电路40设置于芯片42内并经由输出点Nout连接于芯片内部电路41与芯片外部电路44间。本发明的输入输出端口电路40包含有：第一P型晶体管Mp1、第二P型晶体管Mp2、二极管D1以及下拉电路46。其中二极管D1即为本发明图2所示的单向导通元件34；第一P型晶体管Mp1即为本发明图2所示的静电放电防护装置26；第二P型晶体管Mp2即为本发明图2所示的受控开关32。
如图3所示，当芯片42为工作模式，亦即该驱动电压源VPP为高电平时，第二P型晶体管Mp2关闭(OFF)，而第一P型晶体管Mp1亦为关闭(OFF)。当芯片42处于断电模式，亦即该驱动电压源VPP为低电平(例如：接地)时，此时第二P型晶体管Mp2开启(ON)，第一P型晶体管Mp1的栅极的电压电平相等于外部电路44的电压电平，所以第一P型晶体管Mp1关闭(OFF)，此外，二极管D1为顺偏，因此在驱动电压源VPP与外部电路44间会形成一个单向电流路径，使得外部电流可经由此单向电流路径流至驱动电压源VPP。
由以上述可知，不论芯片42是在工作模式会是断电模式，第一P型晶体管Mp1永远为关闭的状态，因此本发明的受控单向导通电路28并不会对该静电放电防护装置26产生任何影响。亦即不论驱动电压源VPP的电压电平为何，受控单向导通电路28皆不会改变该静电放电防护装置26所处的工作状态。
此外，当芯片42为断电模式而外部电路44为工作模式的特殊情况时，亦即当驱动电压源VPP为低电平而外部电路44的电压高于低电平时，可使得第二P型晶体管Mp2开启(ON)，并在驱动电压源VPP与外部电路44间产生单向电流路径，使得外部电流可从外部电路44流至驱动电压源VPP，进而防止了产生漏电流(Leakage Current)的现象。
综上所述，通过本发明的输入输出端口电路，使得已知的输入输出端口电路在芯片处于断电模式(Power-Down Mode)且该芯片外部电路处于工作模式(Power Mode)时，芯片外部电路所产生的外部电流可能经由静电防护装置而流至驱动电压源VPP，进而产生漏电流(Leakage Current)现象将可获得解决。本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求范围所欲保护者。

Claims (8)

1.一种输入输出端口电路，连接于外部电路与内部电路间，而该输入输出端口电路包含：
静电放电防护装置，连接于该外部电路以及该内部电路间，接收驱动电压源，用以形成电流路径将外部静电导引至该驱动电压源；以及
受控单向导通电路，由一二极管以及一晶体管组成，其中该二极管电连接于该静电放电防护装置与该驱动电压源中，该晶体管电连接于该外部电路以及该静电放电防护装置间，且接收该驱动电压源的偏压，其中该受控单向导通电路形成单向电流路径，使得该外部电路产生的外部电流经由该单向电流路径流至该驱动电压源，
其中，当该驱动电压源的电压电平为低电平，而该外部电路的电压电平高于低电平时，由于该晶体管为前向偏置而接通，该外部电路静电所产生的电流经由该晶体管及该二极管流至该驱动电压源，以达到静电放电防护功效。
2.根据权利要求1所述的输入输出端口电路，其中还包含下拉电路连接于该内部电路，该外部电路以及该静电放电防护装置间。
3.根据权利要求1所述的输入输出端口电路，其中该晶体管为一受控开关，接受该驱动电压源的控制；该二极管为一单向导通元件，连接至该受控开关，用以形成该单向电流路径；
其中当该驱动电压源的电压电平为低电平，而该外部电路的电压电平高于低电平时，该受控开关开启使得该外部电路产生的该外部电流经由该单向电流路径流至该驱动电压源。
4.根据权利要求3所述的输入输出端口电路，其中当该驱动电压源的电压电平与该外部电路的电压电平皆为高电平时，该受控开关关闭。
5.根据权利要求1所述的输入输出端口电路，其中该晶体管为一P型晶体管。
6.根据权利要求1所述的输入输出端口电路，其中该静电放电防护装置为P型晶体管。
7.根据权利要求1所述的输入输出端口电路，其中该单向电流路径位于该外部电路以及该驱动电压源间。
8.根据权利要求1所述的输入输出端口电路，其中该输入输出端口电路为开漏极输入输出端口电路。
CN200710091913A 2007-03-30 2007-03-30 输入输出端口电路 Active CN101047379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710091913A CN101047379B (zh) 2007-03-30 2007-03-30 输入输出端口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710091913A CN101047379B (zh) 2007-03-30 2007-03-30 输入输出端口电路

Publications (2)

Publication Number Publication Date
CN101047379A CN101047379A (zh) 2007-10-03
CN101047379B true CN101047379B (zh) 2010-05-26

Family

ID=38771666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710091913A Active CN101047379B (zh) 2007-03-30 2007-03-30 输入输出端口电路

Country Status (1)

Country Link
CN (1) CN101047379B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447248B (zh) * 2010-10-12 2014-02-26 上海华虹宏力半导体制造有限公司 可下拉电流输入输出电路
CN102447467B (zh) * 2010-10-12 2014-02-26 上海华虹宏力半导体制造有限公司 可下拉电流io电路
CN102447466B (zh) * 2010-10-12 2014-02-26 上海华虹宏力半导体制造有限公司 可下拉精准电流的io电路
CN104300960B (zh) * 2014-10-23 2017-08-29 无锡中感微电子股份有限公司 自适应输入输出电路及其芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202734A (zh) * 1997-02-18 1998-12-23 摩托罗拉公司 静电泄放保护电路
US20030071311A1 (en) * 2001-10-12 2003-04-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202734A (zh) * 1997-02-18 1998-12-23 摩托罗拉公司 静电泄放保护电路
US20030071311A1 (en) * 2001-10-12 2003-04-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device

Also Published As

Publication number Publication date
CN101047379A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
KR102379554B1 (ko) 보호 회로
US7394631B2 (en) Electrostatic protection circuit
CN103022996B (zh) 静电放电保护电路和静电放电保护方法
KR101926607B1 (ko) 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
EP0171495A1 (en) MOS transistor circuit with breakdown protection
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
JP2009534845A (ja) 電力状態の検出によるｅｓｄクランプ制御
US10355685B2 (en) Output circuit
JP4951907B2 (ja) 半導体回路、インバータ回路および半導体装置
CN103401229A (zh) 带有反馈加强的电压触发的静电放电箝位电路
KR20030038797A (ko) 정전기 방전 보호 회로
CN104810813A (zh) 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN102204054B (zh) 低电压静电放电保护
CN101707363B (zh) 一种具有实时检测功能的静电破坏保护电路及其控制方法
CN101047379B (zh) 输入输出端口电路
JPWO2012137651A1 (ja) 電力用半導体装置
KR20080084066A (ko) 정전기 방전 보호 회로
TWI412228B (zh) 輸出入埠電路及其操作方法
US6765772B2 (en) Electrostatic discharge protection device
TWI418147B (zh) 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法
EP2244292A1 (en) Integrated circuit with ESD protection unit
CN101236965B (zh) 半导体集成电路装置
US10396068B2 (en) Electrostatic discharge protection device
JP5082841B2 (ja) 半導体装置
CN100568659C (zh) 静电放电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant