CN109524949A - 一种静电防护esd保护装置 - Google Patents

一种静电防护esd保护装置 Download PDF

Info

Publication number
CN109524949A
CN109524949A CN201811564896.0A CN201811564896A CN109524949A CN 109524949 A CN109524949 A CN 109524949A CN 201811564896 A CN201811564896 A CN 201811564896A CN 109524949 A CN109524949 A CN 109524949A
Authority
CN
China
Prior art keywords
pmos
fet
nmos
circuit
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811564896.0A
Other languages
English (en)
Inventor
刘红侠
田鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811564896.0A priority Critical patent/CN109524949A/zh
Publication of CN109524949A publication Critical patent/CN109524949A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种静电防护ESD保护装置，主要解决传统RC触发电路误触发和版图面积过大的问题。其包括RC触发电路、保持时间电路和泄放NMOS管M3，这三者依次串联连接。其中RC触发电路检测静电放电ESD事件，并将检测的信号传送给保持时间电路，保持时间电路根据检测的信号控制泄放NMOS管M3的开启时间，保证泄放NMOS管M3有充足的时间用来泄放静电放电ESD电流。本发明利用保持时间电路将RC触发电路检测的静电上电时间与保持泄放时间的功能分开，在保证泄放管M3有足够开启时间的同时，减小了误触发与版图面积，可用于集成电路的静电保护设计。

Description

一种静电防护ESD保护装置
技术领域
本发明属于半导体元器件技术领域，特别涉及一种保护装置，可用于集成电路的静电保护设计。
背景技术
随着微电子工艺不断发展，电子器件特征尺寸越来越小，意味着栅氧化层厚度越来越薄，其击穿电压越来越小，可靠性就越低。而芯片在生产和制造以及使用中所处的静电环静没有改变。因此为先进的纳米级芯片提供良好的静电防护ESD防护能力变得很重要，通常使用RC触发电路进行检测和泄放ESD电流，因此如何优化RC触发电路就成为了很有意义的研究工作。
传统的RC触发电路中检测电路通常由RC网络构成，RC网络中的特征参数即RC时常数用来区别ESD事件与正常上电，同时为了保证足够的泄放时间，通常RC时常数设置为几百纳秒到一微秒。虽然这种传统的RC触发电路性能尚可，但是RC网络占用版图面积太大，成本很高，而且随着正常上电速度越来越快，类似热插拔和唤醒休眠状态系统的上电速度可以达到一微妙甚至更快，如果还是采用传统的RC网络，就会造成误触发，即ESD保护电路误把正常上电事件当做ESD事件，而打开了泄放NMOS管，造成了能量损失甚至击穿危险。
发明内容
本发明的目的在于针对上述现有技术的不足，提供了一种新型的静电防护ESD保护装置，以在保证足够泄放时间的同时，减小版图占用面积小和误触发。
为实现上述目的，本发明的ESD保护装置，包括RC触发电路和泄放NMOS管M3，其特征在于，RC触发电路与泄放NMOS管M3之间连接有保持时间电路，用于将前级RC触发电路检测的静电上电时间与保持泄放时间的功能分开，在保证泄放NMOS管M3有足够开启时间的同时，减小误触发与版图面积。
作为优选，所述保持时间电路包括：两个NMOS场效应晶体管M1、M2，四个PMOS场效应晶体管Mp1、Mp2、Mp3、Mp4及第二电容C2；第一NMOS场效应晶体管M1用以作为泄放管M3的开关，通过反相器连接M3的栅级；第一PMOS场效应晶体管Mp1、第二PMOS场效应晶体管Mp2、第三PMOS场效应晶体管Mp3三者级联，并通过第二电容C2与电源电压VDD相连形成环路；第二NMOS场效应晶体管M2与第四PMOS场效应晶体管Mp4串联组成反相器，该反相器的两端分别与电源电压VDD和地连接。
本发明与现有技术相比，具有如下优点：
(1)本发明由于在RC触发电路与泄放NMOS管M3之间连接有保持时间电路，能将传统的RC触发电路检测静电上电时间与保持泄放时间的功能分开，使得前级的RC触发电路的RC时常数变小，从而减小了正常上电时的误触发；
(2)本发明中的保持时间电路采取级联的三个PMOS来代替传统的电阻，得到了很大的等效电阻，不仅减小了电阻的面积，同时由于电阻很大，减小了对电容的需求，使得整体的版图面积减小。
附图说明
图1为本发明的整体框图；
图2为本发明实施例的电路结构原理图；
图3为本发明实施例在静电放电ESD事件下的仿真图；
图4为本发明实施例在正常上电下的仿真图；
图5为本发明实施例对误触发情况的仿真图；
图6为本发明实施例的抗噪声仿真图；
图7为本发明实施例的版图；
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
参照图1，本发明包括RC触发电路、保持时间电路和泄放NMOS管M3，这三者依次串联连接。其中RC触发电路用于检测静电放电ESD事件，将检测的信号传送给保持时间电路，保持时间电路根据检测的信号控制泄放NMOS管M3的开启时间，保证泄放NMOS管M3有充足的时间用来泄放静电放电ESD电流。
参照图2，本发明的具体连接方式如下所示：
所述RC触发电路，其包括电阻R和第一电容C1，第一电容C1的一端连接电源电压VDD，另一端通过电阻R与地连接。
所述保持时间电路，其包括两个NMOS场效应晶体管M1、M2，四个PMOS场效应晶体管Mp1、Mp2、Mp3、Mp4及第二电容C2；第一NMOS场效应晶体管M1栅极连接RC触发电路的连接点VRC1，源极连接地，漏极连接第三PMOS场效应晶体管Mp3的漏极；第二NMOS场效应晶体管M2的栅极连接第四PMOS场效应晶体Mp4的栅极，源极连接到地，漏极连接第四PMOS场效应晶体Mp4的漏极；第一PMOS场效应晶体管Mp1的源极连接电源电压VDD，漏极连接到第二PMOS场效应晶体管Mp2的源极；第二PMOS场效应晶体管Mp2的漏极与第三PMOS场效应晶体管Mp3的源极连接；第三PMOS场效应晶体管Mp3的漏极通过第二电容C2连接至电源电压VDD，这三个PMOS场效应晶体管Mp1、Mp2、Mp3的栅极均与地连接；第四PMOS场效应晶体Mp4的源极连接电源电压VDD。
所述泄放第三NMOS场效应晶体管M3，其栅极连接第二NMOS场效应晶体管M2的漏极，漏极连接电源电压VDD，源极连接至地。
本发明的电路工作原理如下所示：
当静电放电ESD的大电流来临时，RC触发电路检测静电放电ESD事件到来，RC触发电路的连接点VRC1点被快速充电至高电位，前级RC时常数较小，所以前级的电路只能提供一个很短的电压脉冲信号开启第一NMOS场效应晶体管M1导通。当第一NMOS场效应晶体管M1关断之后，第二电容C2通过电阻缓慢充电，使得第二电容C2与反相器的连接点VRC2通过三个级联的PMOS缓慢充电至高电位，直到反相器关断泄放NMOS管M3；在正常工作上电时，电压的上升时间为毫秒级，所以RC触发电路的连接点VRC1的电压一直为低，使得第一NMOS场效应晶体管M1一直处于导通状态，将第二电容C2与反相器的连接点VRC2电位拉低，从而第二电容C2与反相器的连接点VRC2控制反相器关断泄放NMOS管M3。
本发明的效果可通过以下仿真进一步说明：
仿真1，验证本发明在静电放电ESD事件下的泄放NMOS管M3的导通时间。
在电源电压VDD上施加一个10ns内从0上升至5V的电压来模拟静电放电ESD事件，结果如图3，图3的曲线为泄放NMOS管M3的栅极电压，由图3可见，泄放NMOS管M3的导通时间大于600ns，即泄放时间大于600ns，满足静电放电ESD泄放电流时间要求。
仿真2，验证本发明在正常上电情况下泄放NMOS管M3是否处于关闭状态。
在电源电压VDD上施加一个200us内从0上升至1.8V的电压来模拟正常上电事件，结果如图4所示，由图4可见，泄放NMOS管M3的栅极电压Vtrig未超过其阈值电压0.312v，所以在正常上电期间，泄放NMOS管M3一直处于关闭状态。
仿真3，验证本发明在正常上电情况下是否减小误触发。
在电源电压VDD上施加一个80ns，90ns，95ns和100ns内从0上升至1.8V的电压来模拟不同上电时间，结果如图5，图5的四条曲线为泄放NMOS管M3在不同上电时间下栅极电压Vtrig，由图5可见，当上升时间超过100ns后，泄放NMOS管M3的栅极电压将不会超过其阈值电压0.312v，而正常上电速度最快为1us左右，所以本发明减小了误触发。
仿真4，验证本发明在正常上电时抑制噪声的能力。
设置噪声信号幅值为0.5v，上升时间为10ps，下降时间为10ps，周期为10ns，电源电压VDD在正常上电1.8v的电压下叠加噪声信号,结果如图6所示，由图6见，泄放NMOS管M3的栅极电压Vtrig最大幅值未超过150mv，泄放NMOS管M3不会被开启，所以本发明具有较高强的抑制噪声的能力。
仿真5，验证本发明的版图面积是否减小。
如图7所示本发明的版图面积为75um×55um，相比较传统的RC触发电路面积为95um×55um，其版图面积有明显的减小。
综上所述，本发明实施例的说明只是用于帮助理解本发明的方法及其核心思想，并不构成对本发明的任何限制，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，这些改变应属于本权利要求的保护范围。

Claims (6)

1.一种静电防护ESD保护装置，包括RC触发电路和泄放NMOS管M3，其特征在于，RC触发电路与泄放NMOS管M3之间连接有保持时间电路，用于将前级RC触发电路检测的静电上电时间与保持泄放时间的功能分开，在保证泄放NMOS管M3有足够开启时间的同时，减小误触发与版图面积。
2.如权利要求1所述的装置，其特征在于，保持时间电路包括两个NMOS场效应晶体管M1、M2，四个PMOS场效应晶体管Mp1、Mp2、Mp3、Mp4及第二电容C2；第一NMOS场效应晶体管M1用以作为泄放管M3的开关，通过反相器连接M3的栅级；第一PMOS场效应晶体管Mp1、第二PMOS场效应晶体管Mp2、第三PMOS场效应晶体管Mp3三者级联，并通过第二电容C2与电源电压VDD相连形成环路；第二NMOS场效应晶体管M2与第四PMOS场效应晶体管Mp4串联组成反相器，该反相器的两端分别与电源电压VDD和地连接。
3.如权利要求1所述装置，其特征在于，RC触发电路包括电阻R和第一电容C1，第一电容C1的一端连接电源电压VDD，另一端通过电阻R与地连接。
4.如权利要求1所述装置，其特征在于，泄放第三NMOS场效应晶体管M3，其栅极连接第二NMOS场效应晶体管M2的漏极，漏极连接电源电压VDD，源极连接至地。
5.如权利要求2所述的装置，其特征在于，第一PMOS场效应晶体管Mp1、第二PMOS场效应晶体管Mp2、第三PMOS场效应晶体管Mp3三者级联的具体连接关系如下：
第一PMOS场效应晶体管Mp1的源极连接到电源电压VDD，漏极连接到第二PMOS场效应晶体管Mp2的源极；
第二PMOS场效应晶体管Mp2的漏极与第三PMOS场效应晶体管Mp3的源极连接；
第三PMOS场效应晶体管Mp3的漏极与第二电容C2连接，这三个PMOS场效应晶体管Mp1、Mp2、Mp3的栅极均与地连接。
6.如权利要求2所述的装置，其特征在于，第二NMOS场效应晶体管M2与第四PMOS场效应晶体管Mp4串联组成反相器的具体连接关系如下：
第二NMOS场效应晶体管M2的栅极连接第四PMOS场效应晶体Mp4的栅极，源极连接到地，漏极连接第四PMOS场效应晶体Mp4的漏极；
第四PMOS场效应晶体Mp4的源极连接电源电压VDD。
CN201811564896.0A 2018-12-20 2018-12-20 一种静电防护esd保护装置 Pending CN109524949A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811564896.0A CN109524949A (zh) 2018-12-20 2018-12-20 一种静电防护esd保护装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811564896.0A CN109524949A (zh) 2018-12-20 2018-12-20 一种静电防护esd保护装置

Publications (1)

Publication Number Publication Date
CN109524949A true CN109524949A (zh) 2019-03-26

Family

ID=65795846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811564896.0A Pending CN109524949A (zh) 2018-12-20 2018-12-20 一种静电防护esd保护装置

Country Status (1)

Country Link
CN (1) CN109524949A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739458A (zh) * 2020-07-22 2020-10-02 昆山国显光电有限公司 驱动电路和显示驱动芯片
CN112240946A (zh) * 2020-10-30 2021-01-19 西安理工大学 一种低触发电压的esd和浪涌协同保护电路
CN113192848A (zh) * 2021-04-28 2021-07-30 长江存储科技有限责任公司 集成电路的封装方法及封装结构
CN114362117A (zh) * 2020-10-13 2022-04-15 瑞昱半导体股份有限公司 具有防止误触发机制的静电防护电路
WO2022095509A1 (zh) * 2020-11-05 2022-05-12 长鑫存储技术有限公司 静电保护电路、集成电路及静电泄放方法
WO2023077625A1 (zh) * 2021-11-04 2023-05-11 长鑫存储技术有限公司 芯片的静电保护电路
US11929610B2 (en) 2020-11-05 2024-03-12 Changxin Memory Technologies, Inc. Electrostatic discharge (ESD) protection circuit, integrated circuit, and electrostatic discharge method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924356A (zh) * 2010-05-13 2010-12-22 彩优微电子(昆山)有限公司 一种改进的esd防护装置及相应的方法、集成电路
CN102257731A (zh) * 2008-12-18 2011-11-23 桑迪士克股份有限公司 具有上升时间检测器及放电持续电路的静电放电保护电路
CN102882198A (zh) * 2011-07-15 2013-01-16 台湾积体电路制造股份有限公司 Rc触发esd保护器件
US20130286520A1 (en) * 2012-04-25 2013-10-31 Globalfoundries Singapore Pte. Ltd. Method and apparatus for esd circuits
CN103400827A (zh) * 2013-07-04 2013-11-20 西安电子科技大学 90纳米cmos工艺下带偏置电路的静电放电箝位电路
CN204651318U (zh) * 2015-04-11 2015-09-16 何斯 一种新型esd保护电路
CN105680433A (zh) * 2016-03-24 2016-06-15 北京大学 一种esd电源钳位保护电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102257731A (zh) * 2008-12-18 2011-11-23 桑迪士克股份有限公司 具有上升时间检测器及放电持续电路的静电放电保护电路
CN101924356A (zh) * 2010-05-13 2010-12-22 彩优微电子(昆山)有限公司 一种改进的esd防护装置及相应的方法、集成电路
CN102882198A (zh) * 2011-07-15 2013-01-16 台湾积体电路制造股份有限公司 Rc触发esd保护器件
US20130286520A1 (en) * 2012-04-25 2013-10-31 Globalfoundries Singapore Pte. Ltd. Method and apparatus for esd circuits
CN103400827A (zh) * 2013-07-04 2013-11-20 西安电子科技大学 90纳米cmos工艺下带偏置电路的静电放电箝位电路
CN204651318U (zh) * 2015-04-11 2015-09-16 何斯 一种新型esd保护电路
CN105680433A (zh) * 2016-03-24 2016-06-15 北京大学 一种esd电源钳位保护电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739458A (zh) * 2020-07-22 2020-10-02 昆山国显光电有限公司 驱动电路和显示驱动芯片
CN114362117A (zh) * 2020-10-13 2022-04-15 瑞昱半导体股份有限公司 具有防止误触发机制的静电防护电路
CN112240946A (zh) * 2020-10-30 2021-01-19 西安理工大学 一种低触发电压的esd和浪涌协同保护电路
WO2022095509A1 (zh) * 2020-11-05 2022-05-12 长鑫存储技术有限公司 静电保护电路、集成电路及静电泄放方法
US11929610B2 (en) 2020-11-05 2024-03-12 Changxin Memory Technologies, Inc. Electrostatic discharge (ESD) protection circuit, integrated circuit, and electrostatic discharge method
CN113192848A (zh) * 2021-04-28 2021-07-30 长江存储科技有限责任公司 集成电路的封装方法及封装结构
WO2023077625A1 (zh) * 2021-11-04 2023-05-11 长鑫存储技术有限公司 芯片的静电保护电路

Similar Documents

Publication Publication Date Title
CN109524949A (zh) 一种静电防护esd保护装置
CN105098743B (zh) 动态静电放电钳位电路
CN103633637B (zh) 静电放电保护电路和保护方法
CN103795026B (zh) 输入级esd保护电路
US7027275B2 (en) Electrostatic discharge protection circuit with feedback enhanced triggering
US7274546B2 (en) Apparatus and method for improved triggering and leakage current control of ESD clamping devices
US9679891B2 (en) Optimized ESD clamp circuitry
CN101877351B (zh) 具有防esd和eos的保护电路的半导体集成电路
CN104810813B (zh) 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN105680433A (zh) 一种esd电源钳位保护电路
WO2014107995A1 (zh) 防误触发型电源钳位esd保护电路
US20130057992A1 (en) Esd protection circuit
CN103915828A (zh) 一种用于集成电路的rc触发式esd保护电路
CN104242286B (zh) 一种低漏电型电源钳位esd保护电路
WO2021018040A1 (zh) 一种电源钳位esd保护电路及集成电路结构
CN106959721B (zh) 低压差线性稳压器
CN103107528A (zh) 一种电源钳位静电放电保护电路
TW201507307A (zh) 靜電放電箝制電路
CN104362605A (zh) 一种瞬态触发静电放电保护电路
CN108682673A (zh) 一种应用于射频电路的静电保护电路
TWI521824B (zh) 靜電放電防護電路及具有此電路的電壓調節器晶片
WO2016017386A1 (ja) 保護素子、保護回路及び半導体集積回路
CN106200846B (zh) 上电掉电复位电路及芯片
CN108512208A (zh) 一种芯片中的静电保护电路
CN103001205A (zh) 一种应用于电源管脚的静电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190326