CN108512208A - 一种芯片中的静电保护电路 - Google Patents
一种芯片中的静电保护电路 Download PDFInfo
- Publication number
- CN108512208A CN108512208A CN201810515748.3A CN201810515748A CN108512208A CN 108512208 A CN108512208 A CN 108512208A CN 201810515748 A CN201810515748 A CN 201810515748A CN 108512208 A CN108512208 A CN 108512208A
- Authority
- CN
- China
- Prior art keywords
- pipes
- circuit
- chip
- grid
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000005611 electricity Effects 0.000 claims abstract description 12
- 230000003068 static effect Effects 0.000 claims abstract description 9
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 13
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 13
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 13
- 101150070189 CIN3 gene Proteins 0.000 claims description 12
- 101150110971 CIN7 gene Proteins 0.000 claims description 12
- 101150110298 INV1 gene Proteins 0.000 claims description 12
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片中的静电保护电路，包括：一二极管保护电路，一高压产生电路，一检测电路，一缓存电路，一延时电路，一泄放电路。所述高压产生电路和延时电路，都由PMOS管和NMOS组合而成。所述缓存电路，由四个反相器、两个NMOS管、两个电阻和两个电容组成。在芯片正常工作的时候，静电保护电路不工作，当发生静电事件时，本发明能产生更高的电压来泄放静电产生的电流，也能增加泄放静电的时间，从而使得芯片能有更好的抗静电性能。
Description
技术领域
本发明涉及静电保护领域，特别是涉及一种电源钳位静电保护电路。
背景技术
近些年随着集成电路工艺的快速发展，MOS管的线宽越来越窄，结深越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电保护（ESD，Electro-Staticdischarge）的需求。当线宽为1µm时，ESD事件对电路的影响很小，当进入0.18µm、0.13µm时代，尤其是90纳米以下时代，ESD成为了刻不容缓的问题。
通用的ESD分为HBM（Human body model 人体模式）模式，MM（machine model机器模式）模式和CDM（Charged device model 带电模式）模式。HBM和MM模式是外部对芯片进行放电，仅仅依靠输入输出端口的ESD保护电路是远远不够的，还需要在电源和地之间加ESD保护电路（电源钳位ESD电路），从而能够更加快速的泄放电流，以保证整个芯片的ESD性能。
参见图1所示，现有的电源钳位ESD电路。
检测电路由电阻R1和电容C1组成，其RC延时时间决定着泄放电流的时间，延时时间越大，泄放电流时间也就越多。该检测电路用于检测ESD脉冲，正确区分ESD脉冲和正常的电源上电脉冲。当电源正常上电时，检测电路要保证电源钳位ESD电路不开启，当发生ESD事件时，检测电路要能够迅速检测到ESD脉冲，并引导电源钳位ESD电路工作，从而泄放电流，保护芯片内部电路。
缓冲电路，由三个串联连接的反相器INV1～INV3组成，用于放大检测电路的输出，给泄放电路提供驱动能力，从而驱动泄放管工作。
泄放电路，由NMOS晶体管NM1组成，用于泄放ESD电流的，当发生ESD事件时，泄放电路能正常打开泄放ESD电流；当电路正常工作时，泄放电路是关闭的。由于发生ESD事件时，电流都是安培量级的，泄放电路的NMOS晶体管尺寸都较大。
当在芯片引脚处发生ESD事件时，ESD电压或电流通过D1留到VDD上，然后再通过NM1管来泄放ESD电流。NM1管上的栅极电压就是VDD电压，该电压比芯片引脚处的电压低一个二极管压降。
电源正常上电的时间一般为1ms左右，而发生ESD事件的时间为几十纳秒级别。检测电路不仅要正确区分ESD脉冲和正常的电源上电脉冲，还要尽量增加延时时间，从而增加泄放ESD电流的时间。图1中的检测电路用RC电路进行延时设计，如果RC时间较长，泄放电流效果会更好。图1中的结构在泄放ESD电流时，NM1管上栅极的电压就是VDD，该电压越高，泄放电流也会越快。
发明内容
本发明要解决的技术问题是提供一种静电保护电路，在芯片正常上电时，要保证ESD电路处于关闭状态，不会误触发ESD电路工作，当发生ESD事件时，又要尽可能的多泄放ESD电流，从而保护电路的内部器件不受损坏。
为解决上述技术问题，本发明是通过以下技术方案实现的：
一种芯片中的静电保护电路，其特点是，包括：
一二极管保护电路，由第一二极管D1和第二二极管D2组成，用于提供泄流通路；
一高压产生电路，由第二NMOS管NM2、第一PMOS管PM1和第二PMOS管PM2组成，用于给泄放管的栅极提供更高的驱动电压；
一检测电路，由第一电阻R1和第一电容C1组成，用于检测是否发生静电事件；
一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四反相器INV4，第三NMOS管NM3，第四NMOS管NM4，第二电阻R2，第二电容C2，第三电阻R3和第三电容C3组成，用于增加泄放静电电流时间和提供驱动；
一延时电路，由第五NMOS管NM5和第三PMOS管PM3组成，用于增加泄放静电的时间；
一泄放电路，由第一NMOS晶体管NM1组成，用于泄放主要的静电电流。
所述二极管保护电路，芯片引脚端、PM1管的漏极、二极管D1的正极、二极管D2的负极和内部电路的输入端连接在一起，该点标记为VA点，二极管D1的负极和VDD相连，二极管D2的正极和地相连。
所述高压产生电路，PM1管的漏极和VA点相连，PM1管的源极和PM2管的源极相连并标记为VDDH，PM1管的栅极和NM2管的栅极相连接在一起，该点标记为VB，PM2管的漏极和NM2管的漏极相连接，NM2管的源极接地。
所述的检测电路，第一电容C1和第一电阻R1串联，串联的点作为检测电路的输出端，电容C1的另外一端和电源VDD连接，电阻R1的另外一端和地连接。
所述缓存电路，检测电路的输出端、第一反相器INV1的输入端和第三反相器INV3的输入端相连在一起，第一反相器INV1的输出端和第二反相器INV2的输入端连接，第二反相器INV2的输出端和第二PMOS管PM2的栅极相连接，INV3的输出端和NM3管的栅极相连在一起，NM3管的漏极、INV4的输入端、电阻R2的一端和电容C2的一端相连，INV4的输出端和NM4管的栅极相连接，NM4管的漏极、电阻R3的一端和电容C3的一端连接到VB点，电阻R2的另外一端、电阻R3的另一端、INV1的电源端、INV2的电源端、INV3的电源端和INV4的电源端连接电源VDD，电容C2的另外一端、电容C3的了另一端、NM3管的源极、NM4管的源极、INV1的地端、INV2的地端、INV3的地端和INV4的地端接地。
所述延时电路，NM5管的栅极接VDD，NM5管的漏极接PM2管的漏极和NM2管的漏极，NM5管的源极、PM3管的漏极与NM1管的栅极相连，该点标记为VC点，PM3管的源极接VA点，PM3管的栅极接VB点。
所述泄放电路，第一NMOS管NM1源极和地连接，NM1管的漏极和VDD连接，NM1管的栅极连接至VC点。
本发明与现有的静电保护电路相比，具有以下优点：
当发生ESD事件时，通过提高泄放管栅极电压来加快ESD电流的泄放，这样同样的时间内可以泄流更多的ESD电流，另外延时电路可以让泄放管有更多的时间来泄放静电电流，让静电电流泄放的更加充分，因此可以更好的保护内部器件。
附图说明
图1是现有的静电保护电路原理图；
图2是本发明的静电保护电路一实施例原理图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明：
参见图2所示，在下面的实施例中，本发明所述的静电保护电路，包括：
一二极管保护电路，由第一二极管D1和第二二极管D2组成；一高压产生电路，由第二NMOS管NM2、第一PMOS管PM1和第二PMOS管PM2组成；一检测电路，由第一电阻R1和第一电容C1组成；一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四反相器INV4，第三NMOS管NM3，第四NMOS管NM4，第二电阻R2，第二电容C2，第三电阻R3和第三电容C3组成；一延时电路，由第五NMOS管NM5和第三PMOS管PM3组成；一泄放电路，由第一NMOS晶体管NM1组成。
电阻R1和电容C1组成的检测电路，例如设计其RC延时时间为150ns左右，一般ESD事件的发生时间都是几十ns级别的，当发生ESD事件时，其检测电路可以正确的检测出，当芯片正常上电时，又不会误触发。
当芯片正常上电时候，检测电路的输出端为高电平，反相器INV2的输出端就是高电平，PM2管截止，此时NM5管的漏极就是低电平，NM5管是导通的，那么泄放管NM1处于关闭状态。虽然VA点的电压会通过PM3管传输到VC，但是也会很快泄放到地，VC点还是维持在低电平上。
当发生ESD事件时候，检测电路的输出端为低电平，那么反相器INV2的输出端就是低电平，PM2管是导通的，VDDH电压就通过NM5管传输到VC点， NM1管开始泄放电流。VDDH电压就是芯片引脚处引入的ESD电压，比VDD电压高一个二极管压降，NM1管的栅极电压越高，泄放电流就可以越快。
当发生ESD事件时候，检测电路的输出端为低电平，INV3的输出端就是高电平，导通NM3管，经过反相器INV4，导通NM4管，拉低VB点电压，PM3管也导通，也就可以驱动泄流管NM1。电阻R2、电容C2和电阻R3、电容C3构成两个延时网络，NM2管的关闭时间就会更长一点，那么NM1管的栅极就能持续更久的更高的电压，也就使得NM1管可以更加充分的泄放ESD电流，最终电路的抗静电性能也就会更好。
在发生ESD事件的时候，PM3管也是导通的，也可以直接将VA点的电压传输到VC点，也可以使得NM1管更快的泄放静电电流，VB较长时间的维持在低电平，也给了泄流管更多的泄放时间。因此该电路的特点是既有高压来驱动泄放管，又能提供更长时间的泄放过程。
采用smic 0.13um工艺进行模拟仿真，在同等条件下，假设瞬间的ESD电压为20V，背景技术的电路，NM1管的栅极泄放高压为17.8V，泄放时间为230ns，而本发明的电路中，泄放管栅极的高压为19.6V，泄放时间为1050ns，从仿真对比结果来看，本发明具有更高的泄放电压和更长的泄放静电电流的时间。
虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。
Claims (7)
1.一种芯片中的静电保护电路，其特征在于，包括：
一二极管保护电路，由第一二极管D1和第二二极管D2组成，用于提供泄流通路；
一高压产生电路，由第二NMOS管NM2、第一PMOS管PM1和第二PMOS管PM2组成，用于给泄放管的栅极提供更高的驱动电压；
一检测电路，由第一电阻R1和第一电容C1组成，用于检测是否发生静电事件；
一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四反相器INV4，第三NMOS管NM3，第四NMOS管NM4，第二电阻R2，第二电容C2，第三电阻R3和第三电容C3组成，用于增加泄放静电电流时间和提供驱动；
一延时电路，由第五NMOS管NM5和第三PMOS管PM3组成，用于增加泄放静电的时间；
一泄放电路，由第一NMOS晶体管NM1组成，用于泄放主要的静电电流。
2.如权利要求1所述的一种芯片中的静电保护电路，其特征在于，所述二极管保护电路，芯片引脚端、PM1管的漏极、二极管D1的正极、二极管D2的负极和内部电路的输入端连接在一起，该点标记为VA点，二极管D1的负极和VDD相连，二极管D2的正极和地相连。
3.如权利要求1所述的一种芯片中的静电保护电路，其特征在于，所述高压产生电路，PM1管的漏极和VA点相连，PM1管的源极和PM2管的源极相连并标记为VDDH，PM1管的栅极和NM2管的栅极相连接在一起，该点标记为VB，PM2管的漏极和NM2管的漏极相连接，NM2管的源极接地。
4.如权利要求1所述的一种芯片中的静电保护电路，其特征在于，所述的检测电路，第一电容C1和第一电阻R1串联，串联的点作为检测电路的输出端，电容C1的另外一端和地连接，电阻R1的另外一端和电源VDD连接。
5.如权利要求1所述的一种芯片中的静电保护电路，其特征在于，所述缓存电路，检测电路的输出端、第一反相器INV1的输入端和第三反相器INV3的输入端相连在一起，第一反相器INV1的输出端和第二反相器INV2的输入端连接，第二反相器INV2的输出端和第二PMOS管PM2的栅极相连接，INV3的输出端和NM3管的栅极相连在一起，NM3管的漏极、INV4的输入端、电阻R2的一端和电容C2的一端相连，INV4的输出端和NM4管的栅极相连接，NM4管的漏极、电阻R3的一端和电容C3的一端连接到VB点，电阻R2的另外一端、电阻R3的另一端、INV1的电源端、INV2的电源端、INV3的电源端和INV4的电源端连接电源VDD，电容C2的另外一端、电容C3的了另一端、NM3管的源极、NM4管的源极、INV1的地端、INV2的地端、INV3的地端和INV4的地端接地。
6.如权利要求1所述的一种芯片中的静电保护电路，其特征在于，所述延时电路，NM5管的栅极接VDD，NM5管的漏极接PM2管的漏极和NM2管的漏极，NM5管的源极、PM3管的漏极与NM1管的栅极相连，该点标记为VC点，PM3管的源极接VA点，PM3管的栅极接VB点。
7.如权利要求1所述的一种芯片中的静电保护电路，其特征在于，所述泄放电路，第一NMOS管NM1源极和地连接，NM1管的漏极和VDD连接，NM1管的栅极连接至VC点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810515748.3A CN108512208A (zh) | 2018-05-26 | 2018-05-26 | 一种芯片中的静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810515748.3A CN108512208A (zh) | 2018-05-26 | 2018-05-26 | 一种芯片中的静电保护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108512208A true CN108512208A (zh) | 2018-09-07 |
Family
ID=63401573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810515748.3A Withdrawn CN108512208A (zh) | 2018-05-26 | 2018-05-26 | 一种芯片中的静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108512208A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491874A (zh) * | 2019-08-22 | 2019-11-22 | 合肥鑫晟光电科技有限公司 | 静电保护电路及面板 |
| WO2022095509A1 (zh) * | 2020-11-05 | 2022-05-12 | 长鑫存储技术有限公司 | 静电保护电路、集成电路及静电泄放方法 |
| US11929610B2 (en) | 2020-11-05 | 2024-03-12 | Changxin Memory Technologies, Inc. | Electrostatic discharge (ESD) protection circuit, integrated circuit, and electrostatic discharge method |
-
2018
- 2018-05-26 CN CN201810515748.3A patent/CN108512208A/zh not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491874A (zh) * | 2019-08-22 | 2019-11-22 | 合肥鑫晟光电科技有限公司 | 静电保护电路及面板 |
| CN110491874B (zh) * | 2019-08-22 | 2022-08-05 | 合肥鑫晟光电科技有限公司 | 静电保护电路及面板 |
| WO2022095509A1 (zh) * | 2020-11-05 | 2022-05-12 | 长鑫存储技术有限公司 | 静电保护电路、集成电路及静电泄放方法 |
| US11929610B2 (en) | 2020-11-05 | 2024-03-12 | Changxin Memory Technologies, Inc. | Electrostatic discharge (ESD) protection circuit, integrated circuit, and electrostatic discharge method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103795026B (zh) | 输入级esd保护电路 | |
| CN104979814B (zh) | 一种静电放电保护电路 | |
| CN105470938B (zh) | 一种延长静电泄放时间的电源钳位电路 | |
| CN108682673A (zh) | 一种应用于射频电路的静电保护电路 | |
| CN104283201B (zh) | 输入级esd保护电路 | |
| CN101783343B (zh) | 静电放电防护电路及集成电路 | |
| CN207339253U (zh) | 一种静电放电防护电路 | |
| CN108512208A (zh) | 一种芯片中的静电保护电路 | |
| CN105680433A (zh) | 一种esd电源钳位保护电路 | |
| CN103401229A (zh) | 带有反馈加强的电压触发的静电放电箝位电路 | |
| CN104867910A (zh) | 静电放电保护电路及半导体元件 | |
| CN104037748B (zh) | 一种用于esd的抗闩锁触发电路 | |
| CN100502193C (zh) | 高电压输入输出缓冲电路结构 | |
| CN109524949A (zh) | 一种静电防护esd保护装置 | |
| CN104362605A (zh) | 一种瞬态触发静电放电保护电路 | |
| CN106356823A (zh) | 集成于芯片内的浪涌保护电路 | |
| CN108565848A (zh) | 一种物联网中的静电保护电路 | |
| CN107732888A (zh) | 一种物联网中的高性能静电保护电路 | |
| CN106410773B (zh) | 增强型堆叠式esd电路及混合电压输入输出接口电路 | |
| CN108565849A (zh) | 一种高性能的静电保护电路 | |
| CN108512210A (zh) | 一种输入输出端口的静电保护电路 | |
| CN103840440A (zh) | 电源钳位esd电路 | |
| CN208461454U (zh) | 一种应用于物联网中的静电保护电路 | |
| CN103280787A (zh) | 防静电电路 | |
| CN101859766A (zh) | 从电源vdd到io管脚之间的一种新型nmos箝位及其应用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180907 |
|
| WW01 | Invention patent application withdrawn after publication |