CN106959721B - 低压差线性稳压器 - Google Patents

Abstract

一种低压差线性稳压器，包括：过压功率器件；还包括：电压检测电路，适于检测电源电压以产生检测信号，所述检测信号经由所述电压检测电路输出；第一控制电路，适于根据控制信号控制所述检测信号，使得在电源上电后的预设时间段内，所述检测信号为第一逻辑电平，在所述预设时间段后，所述检测信号为不同于所述第一逻辑电平的第二逻辑电平；第二控制电路，适于根据所述检测信号控制所述过压功率器件，响应于所述检测信号为第一逻辑电平，所述第二控制电路控制所述过压功率器件关断，响应于所述检测信号为第二逻辑电平，所述第二控制电路解除对所述过压功率器件的控制。本发明方案可有效抑制低压差线性稳压器输出的浪涌电压。

Description

低压差线性稳压器

技术领域

本发明涉及电源设计领域，特别涉及一种低压差线性稳压器。

背景技术

低压差线性稳压器(LDO，Low Dropout Regulator)是一种线性稳压器，它具有如低成本、低噪音、静态电流小等诸多优点，而且低压差线性稳压器的外围电路较少，通常只需要一至两个旁路电容，简单易用。此外，低压差线性稳压器的输出级通常包括一个旁路器件，也可以称为过压功率器件，所述过压功率器件一般使用工作在线性区域的双极性晶体管或MOS晶体管，从输入电压中减去一定的电压，并产生经过调节的输出电压。以正输出的低压差线性稳压器为例，其过压功率器件通常采用PNP晶体管或PMOS晶体管。这种晶体管允许饱和，所述低压差线性稳压器的输出电压相比起输入电压的压降可以非常低，通常为200mV左右，因此，所述低压差线性稳压器可以达到很高的效率。

如图1所示，现有技术的低压差线性稳压器100包括：误差放大单元101、反馈单元102和过压功率器件103。由于所述过压功率器件103存在的寄生电容，在电源线上存在的任何电干扰将很容易被连接到所述低压差线性稳压器100的输出端。因此，在电源上电的瞬间，电源电压的急剧上升会导致所述低压差线性稳压器100的输出端出现浪涌电压，所述浪涌电压是一种超出正常工作电压、持续时间通过为纳秒或微秒级的脉冲电压。当所述浪涌电压的瞬态电压过高时，与所述低压差线性稳压器100的输出端相连的电路不可避免地会受到影响甚至损坏。

现有技术中，为了避免所述电源电压的急剧增加，通常在所述低压差线性稳压器100的电源和地之间设置去耦电容，但是，所述去耦电容并不能从根本上消除所述浪涌电压。

因此，现有技术的低压差线性稳压器在上电瞬间会输出较大的浪涌电压这一问题亟待解决。

发明内容

本发明解决的技术问题现有技术的低压差线性稳压器在上电瞬间会输出较大的浪涌电压。

为解决上述技术问题，本发明实施例提供一种低压差线性稳压器，包括：误差放大单元、反馈单元和过压功率器件；其中，

所述误差放大单元的第一输入端输入参考电压信号，所述误差放大单元的第二输入端连接所述反馈单元的第一端，所述误差放大单元的输出端连接所述过压功率器件的第一端；

所述过压功率器件的第二端连接电源，所述过压功率器件的第三端连接所述反馈单元的第二端；

所述反馈单元的第三端接地，所述反馈单元的第二端作为所述低压差线性稳压器的输出端；

所述低压差线性稳压器还包括：

电压检测电路，所述电压检测电路的第一端连接电源，所述电压检测电路的第二端接地，所述电压检测电路适于对所述电源的电压进行检测以产生检测信号，所述检测信号经由所述电压检测电路的第三端输出；

第一控制电路，所述第一控制电路的第一端接收控制信号，所述第一控制电路的第二端连接所述电压检测电路，所述第一控制电路的第三端接地，所述第一控制电路根据所述控制信号对所述电压检测电路输出的检测信号进行控制，以使得在电源上电后的预设时间段内，所述检测信号为第一逻辑电平，在所述预设时间段之后，所述检测信号为不同于所述第一逻辑电平的第二逻辑电平；

第二控制电路，适于根据所述检测信号控制所述过压功率器件，响应于所述检测信号为第一逻辑电平，所述第二控制电路控制所述过压功率器件关断，响应于所述检测信号为第二逻辑电平，所述第二控制电路解除对所述过压功率器件的控制。

可选的，所述电压检测电路包括：互相串联的电容单元和阻性负载单元；其中，

所述电容单元的第一端连接电源，所述电容单元的第二端连接所述阻性负载单元的第一端；

所述阻性负载单元的第二端连接地；

其中，所述电容单元的第二端输出所述检测信号。

可选的，所述电容单元包括：

第一电容，其第一端和第二端分别作为所述电容单元的第一端和第二端。

可选的，所述阻性负载单元包括：一个或多个串联的阻性元件。

可选的，所述阻性元件为PMOS晶体管。

可选的，所述阻性负载单元包括：第一PMOS晶体管和第二PMOS晶体管；其中，

所述第一PMOS晶体管的栅极分别连接所述第二PMOS晶体管的栅极和漏极并接地；

所述第一PMOS晶体管的漏极连接所述第二PMOS晶体管的源极；

所述第一PMOS晶体管的源极连接所述电容单元的第二端。

可选的，所述第一控制电路包括：

第一NMOS晶体管，其栅极输入所述控制信号，其漏极连接所述电容单元的第二端，其源极接地。

可选的，所述第二控制电路包括：

逻辑门单元，所述逻辑门单元的第一输入端连接所述电容单元的第二端以接收所述检测信号，所述逻辑门单元的第二输入端连接电源，所述逻辑门单元对所述检测信号和电源电压进行逻辑运算，得到的第一逻辑运算结果经由所述逻辑门单元的第一输出端输出；

第三控制电路，分别连接所述逻辑门单元的第一输出端和所述过压功率器件的第一端，所述第三控制电路根据所述第一逻辑运算结果对所述过压功率器件进行控制。

可选的，所述逻辑门单元包括：

第一反相器，所述第一反相器的输入端连接所述电容单元的第二端；

第二反相器，所述第二反相器的输入端输入低电平；

与非门，所述与非门的第一输入端连接所述第一反相器的输出端，所述与非门的第二输入端连接所述第二反相器的输出端；

第三反相器，所述第三反相器的输入端连接所述与非门的输出端，所述第三反相器的输出端连接所述第三控制电路。

可选的，所述第三控制电路包括：

第三PMOS晶体管，其栅极连接所述逻辑门单元的第一输出端，其源极连接电源，其漏极连接所述过压功率器件的第一端。

可选的，所述逻辑门单元还通过逻辑计算得到第二逻辑运算结果，所述第二逻辑运算结果与所述第一逻辑运算结果反相并经由所述逻辑门单元的第二输出端输出，所述低压差线性稳压器还包括：

第四控制电路，分别连接所述逻辑门单元的第二输出端和所述过压功率器件的第三端，响应于所述检测信号为第一逻辑电平，所述第二逻辑运算结果控制所述第四控制电路将所述过压功率器件的第三端接地。

可选的，所述第四控制电路包括：

第二NMOS晶体管，其栅极连接所述逻辑门单元的第二输出端，其源极接地，其漏极连接所述过压功率器件的第三端。

可选的，所述反馈单元包括：第一电阻和第二电阻；其中，

所述第一电阻的第一端对应所述反馈单元的第二端；

所述第一电阻的第二端连接所述第二电阻的第一端，并对应所述反馈单元的第一端；

所述第二电阻的第二端对应所述反馈单元的第三端。

可选的，所述过压功率器件包括：

第四PMOS晶体管，所述第四PMOS晶体管的栅极、源极和漏极分别对应所述过压功率器件的第一端、第二端和第三端。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例的低压差线性稳压器包括：误差放大单元、反馈单元、过压功率器件、电压检测电路、第一控制电路和第二控制电路。所述电压检测电路适于在电源上电时检测电源电压以产生检测信号，所述检测信号经由所述电压检测电路输出；所述第一控制电路适于根据控制信号控制所述检测信号，使得在电源上电后的预设时间段内，所述检测信号为第一逻辑电平，在所述预设时间段后，所述检测信号为不同于所述第一逻辑电平的第二逻辑电平；所述第二控制电路适于根据所述检测信号控制所述过压功率器件，响应于所述检测信号为第一逻辑电平，所述第二控制电路控制所述过压功率器件关断，所述过压功率器件的输出端即所述低压差线性稳压器的输出端电压被下拉且输出电压为零，经过所述预设时间段后的延迟，响应于所述检测信号为第二逻辑电平，所述第二控制电路解除对所述过压功率器件的控制，所述过压功率器件导通，使所述低压差线性稳压器稳定输出。本发明实施例通过在电源电压上电的瞬间关断过压功率器件，以此来避免输出端出现浪涌电压。

进一步而言，本发明实施例还可以在电源电压上电的瞬间，通过下拉所述低压差线性稳压器的输出电压，待电源稳定输出时使所述低压差线性稳压器稳定输出。虽然所述低压差线性稳压器的电压正常输出有所延迟，但是本发明实施例可有效抑制低压差线性稳压器输出的浪涌电压，对与低压差线性稳压器的输出端相连的电路进行保护。

附图说明

图1是现有技术的一种低压差线性稳压器的示意性框图；

图2是本发明实施例低压差线性稳压器的示意性框图；

图3是本发明实施例低压差线性稳压器的电路图；

图4是现有技术的低压差线性稳压器输出端在上电瞬间的信号仿真图；

图5是本发明实施例低压差线性稳压器输出端在上电瞬间的信号仿真图。

具体实施方式

如背景技术部分所述，现有技术的低压差线性稳压器在上电瞬间会输出较大的浪涌电压。

本发明的目的是减少电压浪涌，以避免电路损坏。

图2是本发明实施例低压差线性稳压器的示意性框图。

如图2所示，本发明实施例提出一种低压差线性稳压器200以抑制如背景部分所述的在上电瞬间输出的浪涌电压；所述低压差线性稳压器200可以包括：误差放大单元101、反馈单元102和过压功率器件103；其中，

所述误差放大单元101的第一输入端输入参考电压信号，所述误差放大单元101的第二输入端连接所述反馈单元102的第一端，所述误差放大单元101的输出端连接所述过压功率器件103的第一端；

所述过压功率器件103的第二端连接电源，所述过压功率器件103的第三端连接所述反馈单元102的第二端；

所述反馈单元102的第三端接地，所述反馈单元102的第二端作为所述低压差线性稳压器的输出端。

所述低压差线性稳压器还可以包括：

电压检测电路104，所述电压检测电路104的第一端连接电源，所述电压检测电路104的第二端接地，所述电压检测电路104适于对所述电源的电压进行检测以产生检测信号，所述检测信号经由所述电压检测电路104的第三端输出。

第一控制电路105，所述第一控制电路105的第一端接收控制信号，所述第一控制电路105的第二端连接所述电压检测电路104，所述第一控制电路105的第三端接地，所述第一控制电路105根据所述控制信号对所述电压检测电路104输出的检测信号进行控制，以使得在电源上电后的预设时间段内，所述检测信号为第一逻辑电平，在所述预设时间段之后，所述检测信号为不同于所述第一逻辑电平的第二逻辑电平。在本实施例中，所述预设时间段可以对应于电源上电的瞬间，所述预设时间段后可以对应于电源电压正常输出。作为一个非限制性的例子，所述第一逻辑电平可以为高电平，所述第二逻辑电平可以为低电平。需要说明的是，本文中的“高电平”和“地电平”是相对的逻辑电平，其具体电压范围并不做限定。

第二控制电路106，适于根据所述检测信号控制所述过压功率器件103，响应于所述检测信号为第一逻辑电平，所述第二控制电路106控制所述过压功率器件103关断，所述过压功率器件103的输出端即所述低压差线性稳压器200的输出端电压被下拉且输出电压为零，经过所述预设时间段后的延迟，响应于所述检测信号为第二逻辑电平，所述第二控制电路106解除对所述过压功率器件103的控制，使得所述过压功率器件103的导通和关断由误差放大单元101控制，使所述低压差线性稳压器200稳定输出。

需要说明的是，所述参考电压信号可以来自于带隙电压基准(图中未示出)的输出端；所述控制信号也可以来自于所述带隙电压基准的输出端，还可以来自于所述误差放大单元的101的输出端；本实施例优选所述带隙电压基准的输出端作为所述控制信号的来源。

因此，本发明实施例通过检测电源电压上电的瞬间，下拉所述低压差线性稳压器的输出电压，待电源稳定输出时使所述低压差线性稳压器稳定输出，虽然所述低压差线性稳压器的电压正常输出有所延迟，但是本发明实施例可有效抑制低压差线性稳压器输出的浪涌电压，对与低压差线性稳压器的输出端相连的电路进行保护。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3是本发明实施例低压差线性稳压器的电路图。

结合图2和图3，在本发明实施例中，所述电压检测电路104可以包括：互相串联的电容单元(图中未示出)和阻性负载单元(图中未示出)；其中，

所述电容单元的第一端连接电源，所述电容单元的第二端连接所述阻性负载单元的第一端；所述阻性负载单元的第二端连接地；

所述电容单元的第二端输出所述检测信号。

本发明实施例采用所述电容单元和所述阻性负载单元以输出所述检测信号，当电源上电的瞬间，电源会通过所述电容单元和所述阻性负载单元对所述电压检测电路104的输出端充电以使其电压抬高至高电平，但是本实施例并不对所述电压检测电路104做特殊限制。

在具体实施中，所述电容单元可以包括：第一电容C1，其第一端和第二端分别作为所述电容单元的第一端和第二端；所述电容单元还可以为任何容性负载，可以包括一个电子元件或多个电子元件的组合。

在具体实施中，所述阻性负载单元可以包括：一个或多个串联的阻性元件。

所述阻性元件可以为PMOS晶体管。

具体地，所述阻性负载单元可以包括：第一PMOS晶体管MP1和第二PMOS晶体管MP2。

其中，所述第一PMOS晶体管MP1的栅极分别连接所述第二PMOS晶体管MP2的栅极和漏极，并接地；所述第一PMOS晶体管MP1的漏极连接所述第二PMOS晶体管MP2的源极；所述第一PMOS晶体管MP1的源极连接所述电容单元的第二端。

本实施例并不对所述阻性元件做特殊限制，所述阻性元件还可以为NMOS晶体管、双极性晶体管或者电阻。

在具体实施中，所述第一控制电路105可以包括：

第一NMOS晶体管MN1，其栅极输入所述控制信号，其漏极连接所述电容单元的第二端，其源极接地。

在本发明实施例中，所述第一控制电路105以所述第一NMOS晶体管MN1为例，却并以此为限，只要可以响应于低电平关断且高电平导通的可控器件或组合均可以应用于本实施例。

在具体实施中，所述第二控制电路可以包括：

逻辑门单元(图中未示出)，所述逻辑门单元的第一输入端连接所述电容单元的第二端以接收所述检测信号，所述逻辑门单元的第二输入端连接电源，所述逻辑门单元对所述检测信号和电源电压进行逻辑运算，得到的第一逻辑运算结果经由所述逻辑门单元的第一输出端输出；

第三控制电路(图中未示出)，分别连接所述逻辑门单元的第一输出端和所述过压功率器件103(参见图2)的第一端，所述第三控制电路根据所述第一逻辑运算结果对所述过压功率器件103进行控制。

在本发明实施例中，所述第二控制电路106以所述逻辑门单元和所述第三控制电路为例，却并不以此为限，只要可以响应于所述检测信号，当所述检测信号为所述第一逻辑电平(可以为高电平)时，所述第二控制电路106关断所述过压功率器件103，当所述检测信号为所述第二逻辑电平(可以为低电平)时，所述第二控制电路106对所述过压功率器件103无控制作用即可，所述第二控制电路106可以是多种模拟和/或数字电路的组合，本实施例不做特殊限制。

在具体实施中，所述逻辑门单元可以包括：

第一反相器INV1，所述第一反相器INV1的输入端连接所述电容单元的第二端；

第二反相器INV2，所述第二反相器INV2的输入端输入低电平，在具体实施中，所述第二反相器INV2的输入端可以接地；

与非门NAND，所述与非门NAND的第一输入端连接所述第一反相器INV1的输出端，所述与非门NAND的第二输入端连接所述第二反相器INV2的输出端；

第三反相器INV3，所述第三反相器INV3的输入端连接所述与非门NAND的输出端，所述第三反相器INV3的输出端连接所述第三控制电路。

所述逻辑门单元的具体实施方式较多，一般被设计为数字逻辑电路，根据所述逻辑门单元的输入逻辑和输出逻辑，可得出所述逻辑门单元的卡诺图。在本实施例中，所述逻辑门单元的卡诺图可以参照表2，其中，A和B可以分别代表所述检测信号和电源的输出电压。如本领域技术人员所知，根据卡诺图可以设计出多种数字逻辑电路，因此，本实施例不对所述逻辑门单元做特殊限制。

表2

在具体实施中，所述第三控制电路可以包括：

第三PMOS晶体管MP3，所述第三PMOS晶体管MP3的栅极连接所述逻辑门单元的第一输出端，所述第三PMOS晶体管MP3的源极连接电源，所述第三PMOS晶体管MP3的漏极连接所述过压功率器件103的第一端。

在本发明实施例中，所述第三控制电路以第三PMOS晶体管MP3为例，却并以此为限，只要可以响应于高电平关断且低电平导通的可控器件或组合均可以应用于本实施例。

在本发明实施例中，所述逻辑门单元还可以通过逻辑计算得到第二逻辑运算结果，所述第二逻辑运算结果与所述第一逻辑运算结果反相并经由所述逻辑门单元的第二输出端输出，所述低压差线性稳压器200还可以包括：

第四控制电路，分别连接所述逻辑门单元的第二输出端和所述过压功率器件103的第三端，响应于所述检测信号为第一逻辑电平，所述第二逻辑运算结果控制所述第四控制电路将所述过压功率器件103的第三端接地。

在具体实施中，所述第四控制电路可以包括：

第二NMOS晶体管MN2，所述第二NMOS晶体管MN2的栅极连接所述逻辑门单元的第二输出端，所述第二NMOS晶体管MN2的源极接地，所述第二NMOS晶体管MN2的漏极连接所述过压功率器件103的第三端。

需要说明的是，本发明实施例也可以不包括所述第四控制电路。

在本发明实施例中，所述反馈单元102(参见图2)可以包括：第一电阻R1和第二电阻R2；其中，

所述第一电阻R1的第一端对应所述反馈单元102的第二端；

所述第一电阻R1的第二端连接所述第二电阻R2的第一端，并对应所述反馈单元102的第一端；

所述第二电阻R2的第二端对应所述反馈单元102的第三端。

在本发明实施例中，所述过压功率器件103(参见图2)可以包括：

第四PMOS晶体管MP4，所述第四PMOS晶体管MP4的栅极、源极和漏极分别对应所述过压功率器件103的第一端、第二端和第三端。

P沟道MOSFET作为调整管。P沟道MOSFET是电压驱动的，不需要电流，所以大大降低了器件本身消耗的电流；而P沟道MOSFET上的电压降大致等于输出电流与导通电阻的乘积。由于MOSFET的导通电阻很小。

继续参照图4，所述低压差线性稳压器200的工作机制如下：在电源上电的瞬间，电源输出的瞬时电压较大，会直接通过所述第一电容C1为所述第一电容的第二端充电。在具体实施中，可以设置所述第一PMOS晶体管MP1和所述第二PMOS晶体管MP2具有较大的倒比(即宽度W较小，沟道长度L较大)，因此，所述第一PMOS晶体管MP1和所述第二PMOS晶体管MP2的下拉能力较弱，经过所述逻辑门电路，所述第三PMOS晶体管由于其栅极电压为低电平而导通，因此，所述第三PMOS晶体管的漏极输出为高电平，可以导致所述过压功率器件103(第四PMOS晶体管MP4)关断，所述低压差线性稳压器200的输出端电压被拉低至低电平，所述低压差线性稳压器200的正常输出被延迟。

而当电源正常输出，所述误差放大单元101或所述带隙电压基准正常工作后，所述控制信号变为高电平，那么，所述第一NMOS晶体管MN1的栅极电压由低电平变化为高电平，所述第一NMOS晶体管MN1导通，所述第一电容C1通过所述第一PMOS晶体管MP1和所述第二PMOS晶体管MP2放电，则所述第一电容C1的第二端变为低电平，根据所述逻辑门电路的电路结构，所述第一电容C1的第二端输出的所述检测信号并不能控制所述过压功率器件103(第四PMOS晶体管MP4)，而过压功率器件103(第四PMOS晶体管MP4)被所述误差放大单元101的输出端电压导通，则所述低压差线性稳压器200恢复正常的电压输出。

图4和图5分别为在室温条件下的上电瞬间时，现有技术的低压差线性稳压器100和本发明实施例的低压差线性稳压器200的输出端的仿真图。如图4和图5所示，所述低压差线性稳压器100和本发明实施例的低压差线性稳压器200的电源电压均从0V变化为5.5V，并使它们的输出端输出1.1V的电压。

在电源上电后的100ns内，现有技术的低压差线性稳压器100和本发明实施例的低压差线性稳压器200的输出端电压可以总结为表1。

如表1所示，对应上升时间为1ns、10ns、20ns、50ns和100ns时，现有技术的低压差线性稳压器100和本发明实施例的低压差线性稳压器200的输出端电压分别为5.3V和5.49V、3.31V和5.48V、2.98V和5.34V、2.2V和5.4V以及1.39V和5.25V。由此可知，本发明实施例的低压差线性稳压器200可以有效地抑制电涌电压，可以对与低压差线性稳压器200输出端相连的电路进行保护。

表1

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种低压差线性稳压器，包括：误差放大单元、反馈单元和过压功率器件；其中，

所述误差放大单元的第一输入端输入参考电压信号，所述误差放大单元的第二输入端连接所述反馈单元的第一端，所述误差放大单元的输出端连接所述过压功率器件的第一端；

所述过压功率器件的第二端连接电源，所述过压功率器件的第三端连接所述反馈单元的第二端；

所述反馈单元的第三端接地，所述反馈单元的第二端作为所述低压差线性稳压器的输出端；

其特征在于，所述低压差线性稳压器还包括：

电压检测电路，所述电压检测电路的第一端连接电源，所述电压检测电路的第二端接地，所述电压检测电路适于对所述电源的电压进行检测以产生检测信号，所述检测信号经由所述电压检测电路的第三端输出；

第一控制电路，所述第一控制电路的第一端接收控制信号，所述第一控制电路的第二端连接所述电压检测电路，所述第一控制电路的第三端接地，所述第一控制电路根据所述控制信号对所述电压检测电路输出的检测信号进行控制，以使得在电源上电后的预设时间段内，所述检测信号为第一逻辑电平，在所述预设时间段之后，所述检测信号为不同于所述第一逻辑电平的第二逻辑电平；

第二控制电路，适于根据所述检测信号控制所述过压功率器件，响应于所述检测信号为第一逻辑电平，所述第二控制电路控制所述过压功率器件关断，响应于所述检测信号为第二逻辑电平，所述第二控制电路解除对所述过压功率器件的控制。

2.如权利要求1所述的低压差线性稳压器，其特征在于，所述电压检测电路包括：互相串联的电容单元和阻性负载单元；其中，

所述电容单元的第一端连接电源，所述电容单元的第二端连接所述阻性负载单元的第一端；

所述阻性负载单元的第二端连接地；

其中，所述电容单元的第二端输出所述检测信号。

3.如权利要求2所述的低压差线性稳压器，其特征在于，所述电容单元包括：

第一电容，其第一端和第二端分别作为所述电容单元的第一端和第二端。

4.如权利要求2所述的低压差线性稳压器，其特征在于，所述阻性负载单元包括：一个或多个串联的阻性元件。

5.如权利要求4所述的低压差线性稳压器，其特征在于，所述阻性元件为PMOS晶体管。

6.如权利要求5所述的低压差线性稳压器，其特征在于，所述阻性负载单元包括：第一PMOS晶体管和第二PMOS晶体管；其中，

所述第一PMOS晶体管的栅极分别连接所述第二PMOS晶体管的栅极和漏极并接地；

所述第一PMOS晶体管的漏极连接所述第二PMOS晶体管的源极；

所述第一PMOS晶体管的源极连接所述电容单元的第二端。

7.如权利要求2所述的低压差线性稳压器，其特征在于，所述第一控制电路包括：

第一NMOS晶体管，其栅极输入所述控制信号，其漏极连接所述电容单元的第二端，其源极接地。

8.如权利要求2所述的低压差线性稳压器，其特征在于，所述第二控制电路包括：

逻辑门单元，所述逻辑门单元的第一输入端连接所述电容单元的第二端以接收所述检测信号，所述逻辑门单元的第二输入端连接电源，所述逻辑门单元对所述检测信号和电源电压进行逻辑运算，得到的第一逻辑运算结果经由所述逻辑门单元的第一输出端输出；

第三控制电路，分别连接所述逻辑门单元的第一输出端和所述过压功率器件的第一端，所述第三控制电路根据所述第一逻辑运算结果对所述过压功率器件进行控制。

9.如权利要求8所述的低压差线性稳压器，其特征在于，所述逻辑门单元包括：

第一反相器，所述第一反相器的输入端连接所述电容单元的第二端；

第二反相器，所述第二反相器的输入端输入低电平；

与非门，所述与非门的第一输入端连接所述第一反相器的输出端，所述与非门的第二输入端连接所述第二反相器的输出端；

第三反相器，所述第三反相器的输入端连接所述与非门的输出端，所述第三反相器的输出端连接所述第三控制电路。

10.如权利要求8所述的低压差线性稳压器，其特征在于，所述第三控制电路包括：

第三PMOS晶体管，其栅极连接所述逻辑门单元的第一输出端，其源极连接电源，其漏极连接所述过压功率器件的第一端。

11.如权利要求8所述的低压差线性稳压器，其特征在于，所述逻辑门单元还通过逻辑计算得到第二逻辑运算结果，所述第二逻辑运算结果与所述第一逻辑运算结果反相并经由所述逻辑门单元的第二输出端输出，所述低压差线性稳压器还包括：

第四控制电路，分别连接所述逻辑门单元的第二输出端和所述过压功率器件的第三端，响应于所述检测信号为第一逻辑电平；在所述第二逻辑运算结果的控制下，所述第四控制电路将所述过压功率器件的第三端接地。

12.如权利要求11所述的低压差线性稳压器，其特征在于，所述第四控制电路包括：

第二NMOS晶体管，其栅极连接所述逻辑门单元的第二输出端，其源极接地，其漏极连接所述过压功率器件的第三端。

13.如权利要求1至12任一项所述的低压差线性稳压器，其特征在于，所述反馈单元包括：第一电阻和第二电阻；其中，

所述第一电阻的第一端对应所述反馈单元的第二端；

所述第一电阻的第二端连接所述第二电阻的第一端，并对应所述反馈单元的第一端；

所述第二电阻的第二端对应所述反馈单元的第三端。

14.如权利要求1至12任一项所述的低压差线性稳压器，其特征在于，所述过压功率器件包括：

第四PMOS晶体管，所述第四PMOS晶体管的栅极、源极和漏极分别对应所述过压功率器件的第一端、第二端和第三端。