CN103997334A - 电平转换电路 - Google Patents

电平转换电路 Download PDF

Info

Publication number
CN103997334A
CN103997334A CN201410056621.1A CN201410056621A CN103997334A CN 103997334 A CN103997334 A CN 103997334A CN 201410056621 A CN201410056621 A CN 201410056621A CN 103997334 A CN103997334 A CN 103997334A
Authority
CN
China
Prior art keywords
terminal
voltage
lead
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410056621.1A
Other languages
English (en)
Inventor
高田幸辅
五十岚敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103997334A publication Critical patent/CN103997334A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H03L5/02—Automatic control of voltage, current, or power of power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Abstract

电平转换电路。本发明提供不会进行误动作的电平转换电路。该电平转换电路将对输入端子输入的第一电源端子的第一电源电压的信号转换为第二电源端子的第二电源电压的信号而向输出端子输出，具备检测第一电源电压小于规定电压的情况的控制电路，通过控制电路的检测信号将电平转换电路的输出端子的电压固定为第二电源电压或接地电压。

Description

电平转换电路
技术领域
本发明涉及安装在半导体装置上的电平转换电路。
背景技术
对现有的电平转换电路进行说明。图2是示出现有的电平转换电路的电路图。
当输入电压VIN为高电平时（成为第一电源电压VDD1时），通过反相器51，NMOS晶体管52的栅极电压成为接地电压VSS。从而，NMOS晶体管52截止。另外，NMOS晶体管53导通，输出电压VOUT成为低电平（成为接地电压VSS）。此时，PMOS晶体管54导通，内部节点N1的电压成为第二电源电压VDD2，PMOS晶体管55截止。
另外，当输入电压VIN成为低电平时（成为接地电压VSS时），通过反相器51，NMOS晶体管52的栅极电压成为第一电源电压VDD1。从而，NMOS晶体管52导通，内部节点N1的电压成为接地电压VSS，PMOS晶体管55导通，输出电压VOUT成为高电平（成为第二电源电压VDD2）。此时，NMOS晶体管53截止（例如，参照专利文献1）。
专利文献1：日本特开2012-134690号公报
但是，在专利文献1所公开的技术中，当第一电源电压VDD1低于电路的最低工作电源电压时，电平转换电路进行误动作，导致输出电压VOUT不稳定。
发明内容
本发明鉴于上述课题，提供不会进行误动作的电平转换电路。
本发明为了解决上述课题，采用这样的电平转换电路：将对输入端子输入的第一电源端子的第一电源电压的信号转换为第二电源端子的第二电源电压的信号而向输出端子输出，具备检测第一电源电压小于规定电压的情况的控制电路，通过控制电路的检测信号将电平转换电路的输出端子的电压固定为第二电源电压或接地电压。
发明的效果
根据本发明，当第一电源电压低于最低工作电源电压时，电平转换电路的输出电压被强制性地固定为第二电源电压或接地电压，所以电平转换电路不会进行误动作。
附图说明
图1是示出本实施方式的电平转换电路的电路图。
图2是示出现有的电平转换电路的电路图。
标号说明
10信号处理电路；20控制电路；22电流源；VDD1～VDD2电源电压；VSS接地电压；VIN输入电压；VOUT输出电压。
具体实施方式
以下，参照附图来说明本发明的实施方式。
首先，说明电平转换电路的结构。图1是示出电平转换电路的电路图。这里，第一电源端子的电压是第一电源电压VDD1，第二电源端子的电压是第二电源电压VDD2，接地端子的电压是接地电压VSS。电平转换电路将所输入的第一电源电压VDD1的信号转换为第二电源电压VDD2的信号而输出。
电平转换电路具备信号处理电路10以及控制电路20。信号处理电路10具备反相器11、NMOS晶体管12～13、PMOS晶体管14～15以及开关16～17。控制电路20具备NMOS晶体管21、电流源22以及反相器23。
在电平转换电路中，信号处理电路10的输入端子是电平转换电路的输入端子。信号处理电路10的输出端子是电平转换电路的输出端子。信号处理电路10与控制电路20的第一控制信号端子相互连接。信号处理电路10与控制电路20的第二控制信号端子相互连接。
在信号处理电路10中，反相器11的输入端子与信号处理电路10的输入端子以及NMOS晶体管13的栅极连接，输出端子与NMOS晶体管12的栅极连接，电源端子与第一电源端子连接，接地端子与接地端子连接。NMOS晶体管12的源极与接地端子连接，漏极与内部节点N1连接。NMOS晶体管13的源极与接地端子连接，漏极与内部节点N2连接。开关16设置在内部节点N1与接地端子之间。开关17设置在信号处理电路10的输出端子与内部节点N2之间。PMOS晶体管14的栅极与信号处理电路10的输出端子连接，源极与第二电源端子连接，漏极与内部节点N1连接。PMOS晶体管15的栅极与内部节点N1连接，源极与第二电源端子连接，漏极与信号处理电路10的输出端子连接。开关16由信号处理电路10的第一控制信号端子的信号来控制。开关17由信号处理电路10的第二控制信号端子的信号来控制。
在控制电路20中，NMOS晶体管21的栅极与第一电源端子连接，源极与接地端子连接，漏极与内部节点N3连接。电流源22设置在第二电源端子与内部节点N3之间。反相器23的输入端子与内部节点N3以及控制电路20的第一控制信号端子连接，输出端子与控制电路20的第二控制信号端子连接，电源端子与第二电源端子连接，接地端子与接地端子连接。
这里，NMOS晶体管21以及电流源22构成电压检测电路。电压检测电路的输入端子是NMOS晶体管21的栅极，输出端子是内部节点N3。电压检测电路检测第一电源电压VDD1成为最低工作电源电压与规定电压的合计电压的情况。此外，该电压是电压检测电路的阈值电压，是比电平转换电路无法实际地工作的电源电压（最低工作电源电压）高出规定电压的电压。根据半导体装置的规格来适当地调整该规定电压。具体地说，通过适当地调整NMOS晶体管21的阈值电压以及尺寸和电流源22的电流量，来调整电压检测电路的阈值电压。
接着，说明第一电源电压VDD1低于最低工作电源电压时的电平转换电路的工作。
此时，第一电源电压VDD1低于电压检测电路的阈值电压。于是，NMOS晶体管21截止。内部节点N3的电压被电流源22上拉，成为第二电源电压VDD2。即，第一控制信号成为第二电源电压VDD2。开关16例如是NMOS晶体管，当栅极电压为第二电源电压VDD2时，开关16接通，因此，内部节点N1的电压成为接地电压VSS。由此，PMOS晶体管15导通，输出电压VOUT被强制性地固定为第二电源电压VDD2。由此，当第一电源电压VDD1低于最低工作电源电压时，电平转换电路的输出电压VOUT被强制性地固定为第二电源电压VDD2，所以电平转换电路不会进行误动作。
因为内部节点N3的电压为第二电源电压VDD2，所以通过反相器23，第二控制信号成为接地电压VSS。开关17例如是NMOS晶体管，栅极电压为接地电压VSS，因此开关17关断。
这样，当第一电源电压VDD1低于电压检测电路的阈值电压时，电平转换电路的输出电压VOUT被强制性地固定为第二电源电压VDD2。
接着，说明第一电源电压VDD1高于最低工作电源电压与规定电压的合计电压时的电平转换电路的工作。
此时，第一电源电压VDD1高于电压检测电路的阈值电压。于是，NMOS晶体管21导通。内部节点N3的电压成为接地电压VSS。即，因为第一控制信号成为接地电压VSS，所以开关16关断。另外，通过反相器23，第二控制信号成为第二电源电压VDD2，所以开关17接通。
这里，当输入电压VIN成为高电平时（成为第一电源电压VDD1时），通过反相器11，NMOS晶体管12的栅极电压成为接地电压VSS。于是，NMOS晶体管12截止。另外，NMOS晶体管13导通，输出电压VOUT成为低电平（成为接地电压VSS）。此时，PMOS晶体管14导通，内部节点N1的电压成为第二电源电压VDD2，PMOS晶体管15截止。
另外，当输入电压VIN成为低电平时（成为接地电压VSS时），通过反相器11，NMOS晶体管12的栅极电压成为第一电源电压VDD1。于是，NMOS晶体管12导通，内部节点N1的电压成为接地电压VSS，PMOS晶体管15导通，输出电压VOUT成为高电平（成为第二电源电压VDD2）。此时，NMOS晶体管13截止。
这样，当第一电源电压VDD1高于电压检测电路的阈值电压时，电平转换电路的输出电压VOUT由输入电压VIN决定。
此外，电流源22在实现上拉功能的范围内没有限定。例如，也可以是电阻元件。
另外，可调换针对开关16以及开关17的控制信号，另外，可调换电平转换电路的输出端子和内部节点N1。
另外，虽然NMOS晶体管21的栅极与第一电源端子直接连接，但也可以经由电阻分压电路进行连接。

Claims (6)

1.一种电平转换电路，其将对输入端子输入的第一电源端子的第一电源电压的信号转换为第二电源端子的第二电源电压的信号而向输出端子输出，其特征在于，
该电平转换电路具备检测所述第一电源电压小于规定电压的情况的控制电路，
通过所述控制电路的检测信号，将所述电平转换电路的输出端子的电压固定为所述第二电源电压或接地电压。
2.根据权利要求1所述的电平转换电路，其特征在于，该电平转换电路具备：
第一NMOS晶体管，其在对所述输入端子输入的信号是第一电源电压时，使所述输出端子的电压成为所述第二电源电压；
第一开关，其与所述第一NMOS晶体管并联连接；
第二NMOS晶体管，其在对所述输入端子输入的信号是第一电源电压时，使所述输出端子的电压成为所述接地电压；以及
第二开关，其连接在所述第二NMOS晶体管与所述输出端子之间，
通过所述控制电路的检测信号，控制所述第一开关和所述第二开关。
3.根据权利要求2所述的电平转换电路，其特征在于，
所述控制电路具备：
NMOS晶体管，其栅极与所述第一电源端子连接，源极与接地端子连接，漏极与所述控制电路的第一输出端子连接；
电阻元件，其设置在所述第二电源端子与所述控制电路的第一输出端子之间；以及
反相器，其设置在所述NMOS晶体管的漏极与第二输出端子之间，
所述控制电路利用所述第一输出端子的信号控制所述第一开关，利用所述第二输出端子的信号控制所述第二开关。
4.一种电平转换电路，其安装在半导体装置上，其特征在于，
该电平转换电路具备信号处理电路和控制电路，
所述信号处理电路具有：
第一NMOS晶体管，其源极与接地端子连接，漏极与第一内部节点连接；
第二NMOS晶体管，其源极与接地端子连接，漏极与第二内部节点连接；
第一反相器，其输入端子与所述信号处理电路的输入端子以及所述第二NMOS晶体管的栅极连接，输出端子与所述第一NMOS晶体管的栅极连接，电源端子与第一电源端子连接；
第一开关，其设置在所述第一内部节点与接地端子之间，由所述信号处理电路的第一控制信号端子的信号控制，
第二开关，其设置在所述信号处理电路的输出端子与所述第二内部节点之间，由所述信号处理电路的第二控制信号端子的信号控制，
第一PMOS晶体管，其栅极与所述信号处理电路的输出端子连接，源极与第二电源端子连接，漏极与所述第一内部节点连接；以及
第二PMOS晶体管，其栅极与所述第一内部节点连接，源极与所述第二电源端子连接，漏极与所述信号处理电路的输出端子连接，
所述控制电路具有：
电压检测电路，其输入端子与所述第一电源端子连接，检测第一电源电压成为最低工作电源电压与规定电压的合计电压的情况；以及
第二反相器，其输入端子与所述电压检测电路的输出端子以及所述第一控制信号端子连接，输出端子与所述第二控制信号端子连接，电源端子与所述第二电源端子连接。
5.根据权利要求4所述的电平转换电路，其特征在于，
所述电压检测电路具备：
第三NMOS晶体管，其栅极与所述第一电源端子连接，源极与接地端子连接，漏极与所述电压检测电路的输出端子连接；以及
电阻元件，其设置在所述第二电源端子与所述电压检测电路的输出端子之间。
6.根据权利要求5所述的电平转换电路，其特征在于，
所述电压检测电路的阈值电压被调整为所述合计电压。
CN201410056621.1A 2013-02-20 2014-02-19 电平转换电路 Pending CN103997334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013031367A JP2014160981A (ja) 2013-02-20 2013-02-20 レベルシフト回路
JP2013-031367 2013-02-20

Publications (1)

Publication Number Publication Date
CN103997334A true CN103997334A (zh) 2014-08-20

Family

ID=51311358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410056621.1A Pending CN103997334A (zh) 2013-02-20 2014-02-19 电平转换电路

Country Status (5)

Country Link
US (1) US9030249B2 (zh)
JP (1) JP2014160981A (zh)
KR (1) KR20140104352A (zh)
CN (1) CN103997334A (zh)
TW (1) TWI520486B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路
CN107861427A (zh) * 2017-11-14 2018-03-30 江西怡杉环保股份有限公司 信号处理装置和信号处理方法
CN109861684A (zh) * 2019-01-25 2019-06-07 广州全盛威信息技术有限公司 跨电位的电平移位电路
CN111130531A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 多位电平转换器、电平转换器使能电路及电平转换方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768795A (zh) * 2017-11-09 2019-05-17 恩智浦美国有限公司 低泄漏隔离单元
TWI691167B (zh) * 2018-10-03 2020-04-11 新唐科技股份有限公司 位準轉換器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445210B2 (en) * 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
US7112996B2 (en) * 2003-08-01 2006-09-26 Samsung Electronics, Co., Ltd. Level shifter for detecting grounded power-supply and level shifting method
CN101312342A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 电平转换电路
US7675345B2 (en) * 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection
CN102270984A (zh) * 2011-07-01 2011-12-07 清华大学 一种正高压电平转换电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3743284B2 (ja) * 2000-12-13 2006-02-08 セイコーエプソン株式会社 半導体装置
JP3884439B2 (ja) * 2004-03-02 2007-02-21 株式会社東芝 半導体装置
JP5095184B2 (ja) * 2006-11-22 2012-12-12 フリースケール セミコンダクター インコーポレイテッド レベルシフタ回路
US8643425B2 (en) * 2011-09-19 2014-02-04 Freescale Semiconductor, Inc. Level shifter circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445210B2 (en) * 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
US7112996B2 (en) * 2003-08-01 2006-09-26 Samsung Electronics, Co., Ltd. Level shifter for detecting grounded power-supply and level shifting method
CN101312342A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 电平转换电路
US7675345B2 (en) * 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection
CN102270984A (zh) * 2011-07-01 2011-12-07 清华大学 一种正高压电平转换电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路
CN107861427A (zh) * 2017-11-14 2018-03-30 江西怡杉环保股份有限公司 信号处理装置和信号处理方法
CN107861427B (zh) * 2017-11-14 2024-04-05 江西怡杉环保股份有限公司 信号处理装置和信号处理方法
CN111130531A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 多位电平转换器、电平转换器使能电路及电平转换方法
CN111130531B (zh) * 2018-10-31 2023-06-09 台湾积体电路制造股份有限公司 多位电平转换器、电平转换器使能电路及电平转换方法
CN109861684A (zh) * 2019-01-25 2019-06-07 广州全盛威信息技术有限公司 跨电位的电平移位电路
CN109861684B (zh) * 2019-01-25 2023-06-27 广州全盛威信息技术有限公司 跨电位的电平移位电路

Also Published As

Publication number Publication date
JP2014160981A (ja) 2014-09-04
TWI520486B (zh) 2016-02-01
US20140232447A1 (en) 2014-08-21
KR20140104352A (ko) 2014-08-28
TW201434266A (zh) 2014-09-01
US9030249B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
CN103997334A (zh) 电平转换电路
CN106575865B (zh) 电压调节器及提供电压调节器中的短路保护的方法
TWI553438B (zh) Voltage regulator
CN104750150A (zh) 稳压器及电子设备
CN102778914B (zh) 电压调节器
CN106959721B (zh) 低压差线性稳压器
JP2010166110A (ja) 電圧検出回路
CN107589340B (zh) 负载插入的检测电路及插接端口和电器
CN102684292A (zh) 电源切换电路
CN101795128A (zh) 检测电路和传感器装置
CN101153880A (zh) 负电压检测器
CN103018588A (zh) 一种低功耗抗干扰的三态输入检测电路
CN103269217A (zh) 输出缓冲器
KR20090025435A (ko) 슈미트 트리거 회로
CN101363878B (zh) 电源电压降低检测电路
CN104750155B (zh) 一种带外接电容检测功能的ldo电路
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
CN108227811B (zh) 电压异常检测电路和半导体装置
US9059703B2 (en) Switch circuit
US8917121B2 (en) Output stage circuit
CN103853221B (zh) 禁止信号发生电路、集成电路及开关电源
US7994841B2 (en) Dual temperature control circuit
CN102298408A (zh) 稳压电路
CN103023318B (zh) 一种用于高压芯片内部的低压电源产生电路
CN104852723A (zh) 一种输入缓冲电路和方法、以及集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160330

Address after: Chiba County, Japan

Applicant after: SEIKO INSTR INC

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140820