CN109861684A - 跨电位的电平移位电路 - Google Patents

跨电位的电平移位电路 Download PDF

Info

Publication number
CN109861684A
CN109861684A CN201910075868.0A CN201910075868A CN109861684A CN 109861684 A CN109861684 A CN 109861684A CN 201910075868 A CN201910075868 A CN 201910075868A CN 109861684 A CN109861684 A CN 109861684A
Authority
CN
China
Prior art keywords
voltage
signal
connect
input signal
shift circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910075868.0A
Other languages
English (en)
Other versions
CN109861684B (zh
Inventor
祝磊
张任伟
郑雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yiswei Information Technology Co Ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Original Assignee
Beijing Yiswei Information Technology Co Ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yiswei Information Technology Co Ltd, Guangzhou Quanshengwei Information Technology Co Ltd filed Critical Beijing Yiswei Information Technology Co Ltd
Priority to CN201910075868.0A priority Critical patent/CN109861684B/zh
Publication of CN109861684A publication Critical patent/CN109861684A/zh
Application granted granted Critical
Publication of CN109861684B publication Critical patent/CN109861684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明提供一种跨电位的电平移位电路，其包括电压源、分压模块、输入信号处理模块以及输出信号处理模块；电压源用于提供第一转换电压以及接地电压；分压模块用于对第一转换电压进行分压操作，以提供第二转换电压；输入信号处理模块用于根据第二转换电压、接地电压以及输入信号，生成对应的中间信号；输出信号处理模块用于根据第一转换电压、接地电压以及中间信号，生成输出信号，其中输出信号的电压高于输入信号的电压。本发明的跨电位的电平移位电路通过分压模块、输入信号处理模块以及输出信号处理模块的设置，可实现将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的跨电位的电平移位电路。

Description

跨电位的电平移位电路
技术领域
本发明涉及电路设计领域，特别是涉及一种跨电位的电平移位电路。
背景技术
近年来，随着集成电路以及片上系统(SOC)的发展，一块集成电路芯片上存在越来越多的电压域，这些不同的电压域之间需要进行通信，就不可避免地需要使用到电平移位电路。电平移位电路的作用就是将一种电平信号转换成另一种电平信号，因此可以将电平移位电路分为低电平转高电平的电平移位电路和高电平转低电平的电平移位电路。
现有电平移位电路一般具有以下特点：输出信号和输入信号的低电位是相同的，输出信号和输入信号的高电位的电位差是不相同的，即通过输出信号和输入信号的高电位的电位差来产生移位高电平或移位低电平。
然而在某些电路应用场合，需要使用的电平移位电路是输入信号和输出信号的高低电位之间的电位差是相等的，而输入信号和输出信号的低电位的电位是不同的，高电位的电位也是不同的。如输出信号具有稳定的高电位以及低电位，但是输入信号的高电位以及低电位具有一定的上下波动，这样现有的电平移位电路就无法满足上述的电平转换的要求。
故，有必要提供一种跨电位的电平移位电路，以解决现有技术所存在的问题。
发明内容
本发明实施例提供一种可将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的跨电位的电平移位电路；以解决现有的电平移位电路不能将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的技术问题。
本发明实施例提供一种跨电位的电平移位电路，其包括：
电压源，用于提供第一转换电压以及接地电压
分压模块，用于对所述第一转换电压进行分压操作，以提供第二转换电压；
输入信号处理模块，用于根据所述第二转换电压、所述接地电压以及输入信号，生成对应的中间信号；以及
输出信号处理模块，用于根据所述第一转换电压、所述接地电压以及所述中间信号，生成所述输出信号，其中所述输出信号的电压高于所述输入信号的电压。
在本发明所述的跨电位的电平移位电路中，所述分压模块包括第一电阻以及第二电阻，所述第一电阻的一端与所述电压源的转换电压端连接，所述第一电阻的另一端分别与所述第二电阻的一端以及所述输入信号处理模块连接，所述第二电阻的另一端与所述电压源的接地端连接。
在本发明所述的跨电位的电平移位电路中，所述第一电阻、与所述第一电阻和所述第二电阻的电阻和的比值，大于所述输入信号与所述输出信号的信号电压位移量、与所述输入信号的高低电平的电压差的比值。
在本发明所述的跨电位的电平移位电路中，所述输入信号处理模块包括第一PMOS管以及第一NMOS管，所述第一PMOS管的输入端与所述分压模块连接，所述第一PMOS管的控制端与输入信号连接，所述第一PMOS管的输出端输出所述中间信号；所述第一NMOS管的输入端与所述电压源的接地端连接，所述第一NMOS管的控制端与输入信号连接，所述第一NMOS管的输出端输出所述中间信号。
在本发明所述的跨电位的电平移位电路中，所述输出信号处理模块包括第二PMOS管以及的第二NMOS管，所述第二PMOS管的输入端与所述电压源的转换电压端连接，所述第二PMOS管的控制端与所述中间信号连接，所述第二PMOS管的输出端输出所述输出信号；所述第二NMOS管的输入端与所述电压源的接地端连接，所述第二NMOS管的控制端与所述中间信号连接，所述第二NMOS管的输出端输出所述输出信号。
本发明实施例还提供一种跨电位的电平移位电路，其包括：
电压源，用于提供转换电压以及第一接地电压
分压模块，用于对所述第一接地电压进行分压操作，以提供第二接地电压；
输入信号处理模块，用于根据所述转换电压、所述第二接地电压以及输入信号，生成对应的中间信号；以及
输出信号处理模块，用于根据所述转换电压、所述第一接地电压以及所述中间信号，生成所述输出信号，其中所述输出信号的电压低于所述输入信号的电压。
在本发明所述的跨电位的电平移位电路中，所述分压模块包括第一电阻以及第二电阻，所述第一电阻的一端与所述电压源的转换电压端连接，所述第一电阻的另一端分别与所述第二电阻的一端以及所述输入信号处理模块连接，所述第二电阻的另一端与所述电压源的接地端连接。
在本发明所述的跨电位的电平移位电路中，所述第二电阻、与所述第一电阻和所述第二电阻的电阻和的比值，大于所述输入信号与所述输出信号的信号电压位移量、与所述输入信号的高低电平的电压差的比值。
在本发明所述的跨电位的电平移位电路中，所述输入信号处理模块包括第一PMOS管以及第一NMOS管，所述第一PMOS管的输入端与所述电压源的转换电压端连接，所述第一PMOS管的控制端与输入信号连接，所述第一PMOS管的输出端输出所述中间信号；所述第一NMOS管的输入端与所述分压模块连接，所述第一NMOS管的控制端与输入信号连接，所述第一NMOS管的输出端输出所述中间信号。
在本发明所述的跨电位的电平移位电路中，所述输出信号处理模块包括第二PMOS管以及的第二NMOS管，所述第二PMOS管的输入端与所述电压源的转换电压端连接，所述第二PMOS管的控制端与所述中间信号连接，所述第二PMOS管的输出端输出所述输出信号；所述第二NMOS管的输入端与所述电压源的接地端连接，所述第二NMOS管的控制端与所述中间信号连接，所述第二NMOS管的输出端输出所述输出信号。
相较于现有技术，本发明的跨电位的电平移位电路通过分压模块、输入信号处理模块以及输出信号处理模块的设置，可实现将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的跨电位的电平移位电路；有效的解决了现有的电平移位电路不能将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的技术问题。
附图说明
图1为本发明的跨电位的电平移位电路的第一实施例的结构示意图；
图2为本发明的跨电位的电平移位电路的第一实施例的具体电路图；
图3为本发明的跨电位的电平移位电路的第二实施例的具体电路图；
图4为本发明的跨电位的电平移位电路的第三实施例的结构示意图；
图5为本发明的跨电位的电平移位电路的第三实施例的具体电路图；
图6为本发明的跨电位的电平移位电路的第四实施例的具体电路图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
请参照图1，图1为本发明的跨电位的电平移位电路的第一实施例的结构示意图。本实施例的电平移位电路可实现跨电位的高电平以及低电平的稳压操作，即输入信号的高电平和低电平可具有一定的电压波动，但是输出信号的高电平和低电平是固定的，这样高电平和低电平之间的压差也是稳定的。
本实施例的跨电位的电平移位电路为低电平转高电平的电平移位电路。该跨电位的电平移位电路10包括电压源11、分压模块12、输入信号处理模块13以及输出信号处理模块14。
电压源11用于提供第一转换电压VDD1以及接地电压GND1；分压模块12用于对第一转换电压VDD1进行分压操作，以提供第二转换电压VBP；输入信号处理模块13用于根据第二转换电压VBP、接地电压GND1以及输入信号INL，生成对应的中间信号INLB；输出信号处理模块14用于根据第一转换电压VDD1、接地电压GND1以及中间信号INLB，生成输出信号OUTH，其中输出信号OUTH的电压高于输入信号INL的电压。
具体的，请参照图2，图2为本发明的跨电位的电平移位电路的第一实施例的具体电路图。其中电压源11提供第一转换电压VDD1以及接地电压GND1。分压模块12包括第一电阻R11以及第二电阻R12，第一电阻R11的一端与电压源的转换电压端连接，即输入第一转换电压VDD1；第一电阻R11的另一端分别与第二电阻R12的一端以及输入信号处理模块13连接；第二电阻R12的另一端与电压源的接地端连接，即输入接地电压GND1。
输入信号处理模块13包括第一PMOS管M11以及第一NMOS管M12，第一PMOS管M11的输入端与分压模块12连接，即与第一电阻R11的另一端连接；第一PMOS管M11的控制端与输入信号INL连接，第一PMOS管M11的输出端输出中间信号INLB，第一NMOS管M12的输入端与电压源11的接地端连接，即输入接地电压GND1；第一NMOS管M12的控制端与输入信号INL连接，第一NMOS管M12的输出端输出中间信号INLB。
输出信号处理模块14包括第二PMOS管M13以及第二NMOS管M14，第二PMOS管M13的输入端与电压源11的转换电压端连接，即输入第一转换电压VDD；第二PMOS管M13的控制端与中间信号INLB连接；第二PMOS管M13的输出端输出输出信号OUTH；第二NMOS管M14的输入端与电压源11的接地端连接，即输入接地电压GND1；第二NMOS管M14的控制端与中间信号INLB连接，第二NMOS管M14的输出端输出输出信号OUTH。
本实施例的电平移位电路10使用时，分压模块的第一电阻R11和第二电阻R12对第一转换电压VDD1进行分压操作，生成了第二转换电压VBP，其中VBP为[R12/(R11+R12)]VDD1，当输入信号INL处于[-R11/(R11+R12)]VDD1至接地电压GND1之间时，第一PMOS管M11导通，第一NMOS管M12断开，这时中间信号INLB为[R12/(R11+R12)]VDD1；第二PMOS管M13断开，第二NMOS管M14导通，这时输出信号OUTH为接地电压GND1。
当输入信号INL处于[R12/(R11+R12)]VDD1至第一转换电压VDD1之间时，第一PMOS管M11断开，第一NMOS管M12导通，这时中间信号INLB为接地电压GND1；第二PMOS管M13导通，第二NMOS管M14断开，这时输出信号OUTH为第一转换电压VDD1。
因此输入信号INL的低电位信号可在[-R11/(R11+R12)]VDD1至GND1之间波动，输入信号INL的高电位信号可在[R12/(R11+R12)]VDD1至VDD1之间波动，输出信号均可输出稳定的低电位信号GND1以及高电位信号VDD1。
当然这里第一电阻R11、与第一电阻R11和第二电阻R12的电阻和的比值，大于输入信号INL与输出信号OUTH的信号电压位移量、与输入信号INL的高低电平的电压差的比值。即上述输入信号INL与输出信号OUTH的信号电压最大位移量为[R11/(R11+R12)]VDD1，如输入信号INL与输出信号OUTH的信号电压最大位移量大于[R11/(R11+R12)]VDD1，即输入信号INL的低电位信号小于[-R11/(R11+R12)]VDD1，由于VBP为[R12/(R11+R12)]VDD1，则可能导致第一PMOS管M11的源极和栅极之间的电压超过VDD1，产生了过压风险。
本实施例的低电平转高电平的电平移位电路中的第一PMOS管M11、第一NMOS管M12以及第二NMOS管M14均为普通阈值电压MOS管，第二PMOS管M13为高阈值电压MOS管，以尽量减少第二PMOS管的漏电。本实施例的电平移位电路中所有的MOS管自身任何两个端口之间的电压差均不会超过VDD，因此不存在过压风险，保证了电平移位电路的运行稳定性。
本实施例的跨电位的电平移位电路通过分压模块、输入信号处理模块以及输出信号处理模块的设置，可实现将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的跨电位的电平移位电路。
请参照图3，图3为本发明的跨电位的电平移位电路的第二实施例的具体电路图。本实施例的电平移位电路的结构示意图与上述的电平移位电路的第一实施例中的结构示意图相同。在第一实施例的基础上，本实施例的电平移位电路将分压模块的第一电阻以及第二电阻改成了PMOS管MP11以及PMOS管MP12，其中PMOS管MP11以及PMOS管MP12也同样可以起到对第一转换电压VDD进行分压操作的作用。
本实施例的电平移位电路的具体工作原理与上述的电平移位电路的第一实施例中的描述相同或相似，具体请参见上述电平移位电路的第一实施例中的相关描述。
请参照图4，图4为本发明的跨电位的电平移位电路的第三实施例的结构示意图。本实施例的跨电位的电平移位电路为高电平转低电平的电平移位电路。该跨电位的电平移位电路20包括电压源21、分压模块22、输入信号处理模块23以及输出信号处理模块24。
电压源21用于提供转换电压VDD2以及第一接地电压GND2；分压模块22用于对第一接地电压GND2进行分压操作，以提供第二接地电压VBN；输入信号处理模块23用于根据转换电压VDD2、第二接地电压VBN以及输入信号INH，生成对应的中间信号INHB；输出信号处理模块24用于根据转换电压VDD2、第一接地电压GND2以及中间信号INHB，生成输出信号OUTL，其中输出信号OUTL的电压低于输入信号INH的电压。
具体的，请参照图5，图5为本发明的跨电位的电平移位电路的第三实施例的具体电路图。其中电压源21提供转换电压VDD2以及第一接地电压GND2。分压模块22包括第一电阻R21和第二电阻R22，第一电阻R21的一端与电压源21的转换电压端连接，即输入转换电压VDD2；第一电阻R21的另一端分别与第二电阻R22的一端以及输入信号处理模块23连接；第二电阻R22的另一端与电压源21的接地端连接，即输入第一接地电压GND2。
输入信号处理模块23包括第一PMOS管M21以及第一NMOS管M22，第一PMOS管M21的输入端与电压源21的转换电压端连接，即输入转换电压VDD2；第一PMOS管M21的控制端与输入信号INH连接，第一PMOS管M21的输出端输出中间信号INHB，第一NMOS管M22的输入端与分压模块22连接；第一NMOS管M22的控制端与输入信号INH连接，第一NMOS管M22的输出端输出中间信号INHB。
输出信号处理模块24包括第二PMOS管M23以及第二NMOS管M24，第二PMOS管M23的输入端与电压源21的转换电压端连接，即输入转换电压VDD2；第二PMOS管M23的控制端与中间信号INHB连接；第二PMOS管M23的输出端输出输出信号OUTL；第二NMOS管M24的输入端与电压源21的接地端连接，即输入接地电压GND2；第二NMOS管M24的控制端与中间信号INHB连接，第二NMOS管M24的输出端输出输出信号OUTL。
本实施例的电平移位电路20使用时，分压模块22的第一电阻R21和第二电阻R22对第一接地电压GND2进行分压操作，生成了第二接地电压VBN，其中VBN为[R22/(R21+R22)]VDD2，当输入信号INH处于第一接地电压GND2至[R22/(R21+R22)]VDD2之间时，第一PMOS管M21导通，第一NMOS管M22断开，这时中间信号INHB为VDD2；第二PMOS管M23断开，第二NMOS管M24导通，这时输出信号OUTL为接地电压GND2。
当输入信号INH处于VDD2至[(R21+2R22)/(R21+R22)]VDD2之间时，第一PMOS管M21断开，第一NMOS管M22导通，这时中间信号INHB为第二接地电压[R22/(R21+R22)]VDD2；第二PMOS管M23导通，第二NMOS管M24断开，这时输出信号OUTL为转换电压VDD2。
因此输入信号INH的低电位信号可在GND2至[R22/(R21+R22)]VDD2之间波动，输入信号INH的高电位信号可在VDD2至[(R21+2R22)/(R21+R22)]VDD2之间波动，输出信号均可输出稳定的低电位信号GND2以及高电位信号VDD2。
当然这里第二电阻R22、与第一电阻R21和第二电阻R22的电阻和的比值，大于输入信号INH与输出信号OUTL的信号电压位移量、与输入信号INH的高低电平的电压差的比值。即上述输入信号INH与输出信号OUTL的信号电压最大位移量为[R22/(R21+R22)]VDD2，如输入信号INH与输出信号OUTL的信号电压最大位移量大于[R22/(R21+R22)]VDD2，即输入信号INH的高电位信号大于[(R21+2R22)/(R21+R22)]VDD，由于VBN为[R22/(R21+R22)]VDD，则可能导致第一NMOS管M22的源极和栅极之间的电压超过VDD2，产生了过压风险。
本实施例的低电平转高电平的电平移位电路中的第一PMOS管M21、第一NMOS管M22以及第二NMOS管M24均为普通阈值电压MOS管，第二PMOS管M23为高阈值电压MOS管，以尽量减少第二PMOS管M23的漏电。本实施例的电平移位电路中所有的MOS管自身任何两个端口之间的电压差均不会超过VDD，因此不存在过压风险，保证了电平移位电路的运行稳定性。
本实施例的跨电位的电平移位电路通过分压模块、输入信号处理模块以及输出信号处理模块的设置，可实现将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的跨电位的电平移位电路。
请参照图6，图6为本发明的跨电位的电平移位电路的第四实施例的具体电路图。本实施例的电平移位电路的结构示意图与上述的电平移位电路的第三实施例中的结构示意图相同。在第三实施例的基础上，本实施例的电平移位电路将分压模块的第一电阻以及第二电阻改成了PMOS管MP21以及PMOS管MP22，其中PMOS管MP21以及PMOS管MP22也同样可以起到对第一转换电压VDD进行分压操作的作用。
本实施例的电平移位电路的具体工作原理与上述的电平移位电路的第一实施例中的描述相同或相似，具体请参见上述电平移位电路的第一实施例中的相关描述。
本发明的跨电位的电平移位电路通过分压模块、输入信号处理模块以及输出信号处理模块的设置，可实现将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的跨电位的电平移位电路；有效的解决了现有的电平移位电路不能将高电位以及低电位均具有一定波动的输入信号转换为具有稳定高电位以及低电位的输出信号的技术问题。
综上所述，虽然本发明已以实施例揭露如上，实施例前的序号仅为描述方便而使用，对本发明各实施例的顺序不造成限制。并且，上述实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种跨电位的电平移位电路，其特征在于，包括：
电压源，用于提供第一转换电压以及接地电压
分压模块，用于对所述第一转换电压进行分压操作，以提供第二转换电压；
输入信号处理模块，用于根据所述第二转换电压、所述接地电压以及输入信号，生成对应的中间信号；以及
输出信号处理模块，用于根据所述第一转换电压、所述接地电压以及所述中间信号，生成所述输出信号，其中所述输出信号的电压高于所述输入信号的电压。
2.根据权利要求1所述的跨电位的电平移位电路，其特征在于，所述分压模块包括第一电阻以及第二电阻，所述第一电阻的一端与所述电压源的转换电压端连接，所述第一电阻的另一端分别与所述第二电阻的一端以及所述输入信号处理模块连接，所述第二电阻的另一端与所述电压源的接地端连接。
3.根据权利要求2所述的跨电位的电平移位电路，其特征在于，所述第一电阻、与所述第一电阻和所述第二电阻的电阻和的比值，大于所述输入信号与所述输出信号的信号电压位移量、与所述输入信号的高低电平的电压差的比值。
4.根据权利要求1所述的跨电位的电平移位电路，其特征在于，所述输入信号处理模块包括第一PMOS管以及第一NMOS管，所述第一PMOS管的输入端与所述分压模块连接，所述第一PMOS管的控制端与输入信号连接，所述第一PMOS管的输出端输出所述中间信号；所述第一NMOS管的输入端与所述电压源的接地端连接，所述第一NMOS管的控制端与输入信号连接，所述第一NMOS管的输出端输出所述中间信号。
5.根据权利要求1所述的跨电位的电平移位电路，其特征在于，所述输出信号处理模块包括第二PMOS管以及的第二NMOS管，所述第二PMOS管的输入端与所述电压源的转换电压端连接，所述第二PMOS管的控制端与所述中间信号连接，所述第二PMOS管的输出端输出所述输出信号；所述第二NMOS管的输入端与所述电压源的接地端连接，所述第二NMOS管的控制端与所述中间信号连接，所述第二NMOS管的输出端输出所述输出信号。
6.一种跨电位的电平移位电路，其特征在于，包括：
电压源，用于提供转换电压以及第一接地电压
分压模块，用于对所述第一接地电压进行分压操作，以提供第二接地电压；
输入信号处理模块，用于根据所述转换电压、所述第二接地电压以及输入信号，生成对应的中间信号；以及
输出信号处理模块，用于根据所述转换电压、所述第一接地电压以及所述中间信号，生成所述输出信号，其中所述输出信号的电压低于所述输入信号的电压。
7.根据权利要求6所述的跨电位的电平移位电路，其特征在于，所述分压模块包括第一电阻以及第二电阻，所述第一电阻的一端与所述电压源的转换电压端连接，所述第一电阻的另一端分别与所述第二电阻的一端以及所述输入信号处理模块连接，所述第二电阻的另一端与所述电压源的接地端连接。
8.根据权利要求7所述的跨电位的电平移位电路，其特征在于，所述第二电阻、与所述第一电阻和所述第二电阻的电阻和的比值，大于所述输入信号与所述输出信号的信号电压位移量、与所述输入信号的高低电平的电压差的比值。
9.根据权利要求6所述的跨电位的电平移位电路，其特征在于，所述输入信号处理模块包括第一PMOS管以及第一NMOS管，所述第一PMOS管的输入端与所述电压源的转换电压端连接，所述第一PMOS管的控制端与输入信号连接，所述第一PMOS管的输出端输出所述中间信号；所述第一NMOS管的输入端与所述分压模块连接，所述第一NMOS管的控制端与输入信号连接，所述第一NMOS管的输出端输出所述中间信号。
10.根据权利要求6所述的跨电位的电平移位电路，其特征在于，所述输出信号处理模块包括第二PMOS管以及的第二NMOS管，所述第二PMOS管的输入端与所述电压源的转换电压端连接，所述第二PMOS管的控制端与所述中间信号连接，所述第二PMOS管的输出端输出所述输出信号；所述第二NMOS管的输入端与所述电压源的接地端连接，所述第二NMOS管的控制端与所述中间信号连接，所述第二NMOS管的输出端输出所述输出信号。
CN201910075868.0A 2019-01-25 2019-01-25 跨电位的电平移位电路 Active CN109861684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910075868.0A CN109861684B (zh) 2019-01-25 2019-01-25 跨电位的电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910075868.0A CN109861684B (zh) 2019-01-25 2019-01-25 跨电位的电平移位电路

Publications (2)

Publication Number Publication Date
CN109861684A true CN109861684A (zh) 2019-06-07
CN109861684B CN109861684B (zh) 2023-06-27

Family

ID=66896169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910075868.0A Active CN109861684B (zh) 2019-01-25 2019-01-25 跨电位的电平移位电路

Country Status (1)

Country Link
CN (1) CN109861684B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117097324A (zh) * 2023-09-04 2023-11-21 中科赛飞(广州)半导体有限公司 一种电平转移电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339746A (ja) * 1997-06-09 1998-12-22 Nec Corp 高耐圧レベル検出回路
US20050242839A1 (en) * 2004-04-30 2005-11-03 Nec Electronics Corporation Signal amplifier
US7705630B1 (en) * 2009-05-20 2010-04-27 Ememory Technology Inc. Negative voltage level shifter having simplified structure
CN103997334A (zh) * 2013-02-20 2014-08-20 精工电子有限公司 电平转换电路
CN205212814U (zh) * 2015-09-11 2016-05-04 英特格灵芯片(天津)有限公司 一种电平转换的装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339746A (ja) * 1997-06-09 1998-12-22 Nec Corp 高耐圧レベル検出回路
US20050242839A1 (en) * 2004-04-30 2005-11-03 Nec Electronics Corporation Signal amplifier
US7705630B1 (en) * 2009-05-20 2010-04-27 Ememory Technology Inc. Negative voltage level shifter having simplified structure
CN103997334A (zh) * 2013-02-20 2014-08-20 精工电子有限公司 电平转换电路
CN205212814U (zh) * 2015-09-11 2016-05-04 英特格灵芯片(天津)有限公司 一种电平转换的装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117097324A (zh) * 2023-09-04 2023-11-21 中科赛飞(广州)半导体有限公司 一种电平转移电路
CN117097324B (zh) * 2023-09-04 2024-05-31 中科赛飞(广州)半导体有限公司 一种电平转移电路

Also Published As

Publication number Publication date
CN109861684B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN105958994B (zh) 一种具有宽输入电压范围的亚阈值电平转换器
CN105680834A (zh) 一种高速低功耗的动态比较器
TWI491180B (zh) 具高輸出電壓的低電壓傳輸裝置
CN104714584B (zh) 具有多输出范围的电压调节器及其控制方法
CN110149050B (zh) 一种基于dmos管的电平转移电路及芯片
CN102521176B (zh) 微处理器中的io接口输出电路
CN107979367A (zh) 一种高速大摆幅差分驱动器及差分数据接口系统
TW201705692A (zh) 低電壓差分訊號驅動電路
CN109728801A (zh) 比较器和模数转换器
CN105183061A (zh) 一种电压缓冲器电路
CN104283546A (zh) 一种低压差分信号驱动器
CN110289848A (zh) 电压电平转换电路
CN109861684A (zh) 跨电位的电平移位电路
CN103888093A (zh) 差分信号的共模电平重置电路
CN102545805B (zh) 两级运算放大器
CN102130681B (zh) 一种差分锁相环
CN104935321B (zh) 输入输出阻抗校正电路与方法
EP3447603A1 (en) Device for generating voltage and semiconductor chip
CN112019208A (zh) 一种跨电源域电路及信号处理方法
CN103684420A (zh) 一种用于提高电压驱动能力的缓冲器
CN103023508B (zh) 一种电流舵型数模转换器电流源单元电路
CN103618525A (zh) 一种电流模比较器
CN103809646B (zh) 分压电路及其控制方法
Song et al. A reduced-swing voltage-mode driver for low-power multi-gb/s transmitters
CN106656156B (zh) 一种减小输出信号下降时间的pecl发送器接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant