CN111130531B - 多位电平转换器、电平转换器使能电路及电平转换方法 - Google Patents

多位电平转换器、电平转换器使能电路及电平转换方法 Download PDF

Info

Publication number
CN111130531B
CN111130531B CN201911048545.9A CN201911048545A CN111130531B CN 111130531 B CN111130531 B CN 111130531B CN 201911048545 A CN201911048545 A CN 201911048545A CN 111130531 B CN111130531 B CN 111130531B
Authority
CN
China
Prior art keywords
output
level shifter
level
signal
enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911048545.9A
Other languages
English (en)
Other versions
CN111130531A (zh
Inventor
斯里尼瓦桑·拉马拉杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111130531A publication Critical patent/CN111130531A/zh
Application granted granted Critical
Publication of CN111130531B publication Critical patent/CN111130531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

一种多位电平转换器，具有多个电平转换器，每个电平转换器被配置为在第一电源域中接收输入信号，并在第二电源域中提供对应的输出信号。每个电平转换器具有使能节点。使能电路包括连接至多个电平转换器中的每个的使能节点的输出端子，并且多个电平转换器中的每个被配置为响应于由使能电路接收的使能信号，输出对应的输出信号。根据本申请的其他实施例，还提供了电平转换器使能电路和电平转换方法。

Description

多位电平转换器、电平转换器使能电路及电平转换方法
技术领域
本申请的实施例涉及数字电路领域，并且更具体地，涉及多位电平转换器、电平转换器使能电路及电平转换方法。
背景技术
电平转换器是数字电路中用于在两个不同电源域之间通信的一个广泛使用的组件，一个是低电压域，另一个是高电压域。例如，一种通用类型的集成电路存储器是一个静态随机存取存储器(SRAM)设备。典型的SRAM存储设备具有存储单元阵列。在一些示例中，每个存储单元使用连接在较高参考电位和较低参考电位(通常接地)之间的六个晶体管，使得两个存储节点之一可以被要存储的信息占据，而互补信息则存储在另一个存储节点上。SRAM单元中的每个位都存储在四个晶体管上，这些晶体管形成两个交叉耦合的反相器。其他两个晶体管连接到存储单元字线，以通过选择性地将存储单元连接到其位线来控制在读写操作期间对存储单元的访问。例如，在读取操作中，将存储单元位线预充电到预定的阈值电压。当字线被使能时，连接到位线的感测放大器感测并输出所存储的信息。“双轨”SRAM体系结构是指一种SRAM布置，其中存储器逻辑在低电压域(VCC)中操作，而存储器阵列在高电压域(VDD)中操作。电平转换器电路用于上移去往SRAM单元的信号。
发明内容
根据本申请的实施例，提供了一种多位电平转换器，包括：多个电平转换器，每个电平转换器被配置为在第一电源域中接收输入信号并在第二电源域中提供对应的输出信号，多个电平转换器中的每个包括使能节点；以及使能电路，具有连接至多个电平转换器中的每个的使能节点的输出端子；其中，多个电平转换器中的每个被配置为响应于由使能电路接收的使能信号输出对应的输出信号。
根据本申请的实施例，提供了一种电平转换器使能电路，包括：
反相器，被配置为接收第一供电电源电压，并且具有输入端子和输出端子；多个第一控制晶体管，每个第一控制晶体管的源极连接至接地端子，每个第一控制晶体管的栅极连接至反相器的输出端子，每个第一控制晶体管的漏极连接至多个电平转换器中的相应一个；多个第二控制晶体管，每个第二控制晶体管的源极连接至接地端子，每个第二控制晶体管的栅极连接至反相器的输出端子，每个第二控制晶体管的漏极连接至多个电平转换器中的相应一个；和第三控制晶体管，第三控制晶体管的源极被配置为接收第一供电电源电压，第三控制晶体管的栅极连接至反相器的输出端子，并且第三控制晶体管的漏极连接至多个电平转换器中的每个的反相器。
根据本申请的实施例，提供了一种电平转换方法，包括：提供多个电平转换器；通过多个电平转换器中的每个接收第一电源域中的相应输入信号；接收使能信号；反相接收的使能信号；以及将反相使能信号输出到多个电平转换器中的每个；响应于反相使能信号，在与相应输入信号对应的每个电平转换器的第一输出端子处，提供比第一电源域高的第二电源域中的输出信号。
本申请涉及电平转换器使能。
附图说明
当结合附图阅读时，根据以下详细描述可以更好地理解本公开的各方面。应该指出的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减小。
图1示出了根据一些实施例的示例电平转换器的各方面的框图。
图2示出了根据一些实施例的示例性多位电平转换器和使能电路的各方面的电路图。
图3示出了图2所示电路的使能信号反相器的示例的电路图。
图4示出了根据一些实施例的另一示例性多位电平转换器和使能电路的各方面的电路图。
图5示出了根据一些实施例的包括电平转换器的示例片上系统(SOC)的各方面的框图。
图6示出了根据一些实施例的示例性方法的各方面的流程图。
具体实施方式
以下公开提供了用于实施所提供主题的不同部件的许多不同实施例或示例。以下描述元件和设置的特定示例以简化本公开。当然，这些仅仅是示例，并不打算限定。例如，在下面的描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件直接接触的实施例，还可以包括在第一部件和第二部件之间插入有额外的部件，从而使得第一部件和第二部件不直接接触的实施例。另外，本公开可以在多个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指定所讨论的多个实施例和/或结构之间的关系。
此外，为了便于描述，诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”等空间相对位置术语在本文中可以用于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，并因此对本文中使用的空间相对位置描述符进行同样的解释。
静态随机存取存储器(SRAM)装置具有存储单元阵列，该存储单元阵列包括连接在较高参考电位和较低参考电位之间的晶体管，使得两个存储节点之一可以被要存储的信息占据，而互补信息则存储在另一个存储节点上。例如，一种典型的SRAM存储单元布置包括六个晶体管。SRAM单元中的每个位都存储在四个晶体管上，这些晶体管形成两个交叉耦合的反相器。其他两个晶体管连接到存储单元字线，以通过选择性地将存储单元连接到其位线来控制在读写操作期间对存储单元的访问。
例如，在读取操作中，存储单元位线被预充电到预定的阈值电压。当字线被使能时，连接到位线的感测放大器感测并输出所存储的信息。
“双轨”SRAM结构是指一种SRAM装置，其中存储器逻辑在低电压域中操作，而存储器阵列在高电压域中操作。已知的双轨SRAM装置可以降低存储器泄漏功率，但是会对存储器访问时间产生不利影响。此外，随着高和低电压域的电压电平之间的差增加，泄漏和噪声可能增加。
在一些已知的申请中，使用了具有用于电力隔离的使能信号的单位电平转换器。使能信号由使能输入端子接收，该使能输入端子允许基于使能信号选择性地操作电平转换器。每个位具有各自的电平转换器，并且每个电平转换器包括一个使能输入，该使能输入接收使能信号以用于电平转换器的选择性操作。这种电平转换器电路的一些典型装置每位最少需要五个晶体管来实现使能逻辑，这会消耗过多的面积和功率。
根据本公开的各方面，提供了一种多位电平转换器，其中使能功能的晶体管可以在逻辑的多位之间共享。因此，使能晶体管在多个位之间共享，从而减少了所需的使能晶体管的数量。
图1示出了根据本公开各方面的多位电平转换器10的示例的框图。所公开的示例具有多个电平转换器200，每个电平转换器200具有被配置为在第一电源域PD1中接收输入信号VIN的信号输入端子202，并且每个电平转换器200提供对应的、在比第一电源域PD1高的第二电压域PD2中的输出信号VOUT，输出信号VOUT位于由第二电源域PD2中的系统组件20接收的信号输出端子204处。系统组件20可以包括例如在第二电源域PD2中接收输出信号VOUT的诸如存储单元的SRAM存储阵列之类的存储电路。
使能电路100具有连接到多个电平转换器200中的每一个的使能节点的输出端子104。电平转换器200响应于使能电路100在使能输入102处接收到使能信号EN，在第二电压域PD2中输出对应于输入信号VIN的输出信号VOUT。在一些示例中，使能电路100接收使能信号EN，并对其进行处理或修改以输出变换后的使能信号EN'。例如，在下面讨论的示例中，使能电路100将接收到的使能信号EN反相，因此变换后的使能信号EN'是使能信号EN的互补。
在图1所示的示例中，使能电路100包括在第一电源域PD1中接收供电电压VDD的供电电源端子12。因此，经变换的使能信号EN'在第一电源域PD1中被输出。电平转换器200的每个具有供电电源端子14，供电电源端子14将第二供电电压VCC接收到第二电源域PD2中。
电平转换器将输入信号VIN的电压电平从VDD转换成VCC。例如，VCC高于VDD以支持如上所述的双轨SRAM装置。因此，如果电平转换器200接收的输入信号VIN为逻辑低信号(处于接地电压VSS)，则接地信号在输出端子204处被提供。如果输入信号VIN在逻辑高(VDD)处，则逻辑高信号在第二电压域PD2(VCC)中被输出。
图2示出了多位电平转换器10的更多方面的电路图。在图2所示的示例中，多位电平转换器10a是具有两个电平转换器200a、200b(统称为电平转换器200)的两位电平转换器。这两个电平转换器200a、200b提供第二电源域PD2中的每个输出位。电平转换器200a、200b中的每个具有耦合到VDD的第一供电电源端子的第一反相器210。每个第一反相器210在其各自的输入端子202处接收输入信号VIN1、VIN2，并提供反相的输入信号VIN1_bar、VIN2_bar。
电平转换器200a、200b的每个具有第一PMOS晶体管220，第一PMOS晶体管220包括耦合到第二供电电源VCC的源极、以及耦合到电平转换器200a、200b的第一输出204以输出相应的第一输出信号VOUT1、VOUT2的栅极。电平转换器200a、200b的每个还具有第一NMOS晶体管230，第一NMOS晶体管230的漏极耦合至第一PMOS晶体管220的漏极、并且其栅极经由第一反相器210和第二反相器212耦合至电平转换器200a、200b的输入202。
电平转换器200a、200b还分别具有第二PMOS晶体管222，第二PMOS晶体管222包括耦合至第二供电电源VCC的源极、以及耦合至第一PMOS晶体管220的漏极和电平转换器的第二输出205的栅极，第二输出205输出互补输出信号VOUT1_bar和VOUT2_bar。第二NMOS晶体管232各自具有耦合至第二PMOS晶体管222的漏极的漏极、和经由第一反相器210耦合至电平转换器输入端子202的栅极。如将在下面进一步讨论的，第一和第二NMOS晶体管230、232的源极响应于被使能电路100接收到的使能信号EN而分别选择性地耦合到电路接地端子，因此第一和第二NMOS晶体管230、232的源极有时在本文中被称为电平转换器200的使能节点240。
如上所述，在一些公开的示例中，使能电路100包括使能信号反相器。在图2的示例中，使能信号反相器110接收使能信号EN并输出反相使能信号EN_bar。使能信号反相器耦合到VDD供电电源端子。图3示出了使能信号反相器110的CMOS实施例，其包括PMOS晶体管112，PMOS晶体管112具有连接到第一供电电源电压VDD的源极、以及连接到NMOS晶体管114的漏极的漏极。NMOS晶体管114具有连接到接地端子的源极。PMOS晶体管112和NMOS晶体管114的栅极被连接以接收使能信号EN，并且所连接的漏极提供用于将EN_bar信号输出到电平转换器200的节点。
使能电路100还包括第一和第二控制晶体管250、252，它们各自接收使能信号反相器110的输出EN_bar。在所示的示例中，电平转换器200的每个具有，连接在各自的第一和第二NMOS晶体管230、232(即，使能节点240)和接地端子之间的第一和第二控制晶体管250、252。因此，多个第一控制晶体管250中的每一个的源极连接到接地端子、漏极连接到电平转换器200中的相应一个的第一NMOS晶体管230、并且其栅极连接到使能信号反相器110的输出以接收反相使能信号EN_bar。类似地，多个第二控制晶体管252中的每一个的源极连接到接地端子、漏极连接到电平转换器200中的相应一个的第二NMOS晶体管232、并且其栅极连接到使能信号反相器110的输出以接收反相使能信号EN_bar。
此外，使能电路100包括第三控制晶体管254，第三控制晶体管254的源极连接到VDD供电电源端子、漏极连接到多个电平转换器200中的每一个的相应的反相器212。控制晶体管254的栅极被连接以接收反相使能信号EN_bar。在图2的示例中，使能电路100的第一和第二控制晶体管250、252都是NMOS晶体管，而使能电路100的第三控制晶体管254是PMOS晶体管。
因此，为响应于使能信号EN_bar，第一和第二控制晶体管250、252中的每一个被配置成将相应的电平转换器200的使能节点240有选择地连接到接地端子。为响应于使能信号EN_bar，第三控制晶体管254被配置成将VDD供电电源端子连接到多个电平转换器200中的每一个的相应的第二反相器212。
以电平转换器200a为例，响应于使能信号EN(例如，可以是一个定时信号)电平转换器200a在第二电源域PD2中提供与接收到的输入信号VIN1相对应的输出(VCC电压电平)。使能电路反相器110的输出104被使能电路100的第一、第二和第三控制晶体管250、252、254的每一个接收。例如，假设输入信号VIN1和使能信号EN都高(VDD)。使能电路反相器110的输出信号EN_bar低，关断使能电路100的第一和第二NMOS控制晶体管250、252，并使电平转换器200与地隔离。使能电路100的第三控制晶体管254通过低EN_bar信号被导通，从而将电平转换器的第二反相器212连接至VDD供电电压。
在信号输入端子202处的高输入信号VIN1由第一反相器210作为低VIN1_bar信号输出，关断第二NMOS晶体管232。低VIN1_bar信号被第一反相器210反相，形成在第一NMOS晶体管230的栅极接收高(VDD)信号，将第一NMOS晶体管230导通。电平转换器信号输出端子204、205(以及PMOS晶体管220、222的栅极)处的VOUT1和VOUT1_bar信号由第一控制晶体管250、252保持在至少其先前的电平。当使能信号EN变低时，高EN_bar信号关断第三控制晶体管254，并导通第一和第二控制晶体管250、252。如上所述，反相的VIN1_bar信号导通第一NMOS晶体管230，该晶体管与第一控制晶体管250一起为第二电平转换器输出端子205提供接地路径，从而将VOUT1_bar信号拉低。低VOUT1_bar信号导通第二PMOS晶体管222，将VCC供电电压连接到第一电平转换器输出端子204，拉高第二电源域PD2(即，VCC)中的VOUT1信号。高VOUT1信号还关断PMOS晶体管220。
当VIN1信号变低时，电平转换器220被配置为在第一输出204处输出低VOUT1信号，并且在第二电源域PD2(VCC)中输出高VOUT1_bar信号。如上所述，当使能信号EN高时，使能电路反相器110的输出EN_bar低，关断使能电路100的第一和第二NMOS控制晶体管250、252。使能电路100的第三控制晶体管254被低EN_bar信号导通，从而连接电平转换器的第二反相器212和VDD供电电压。
信号输入端子202处的低输入信号VIN1由第一反相器210作为高VIN1_bar信号被输出，高VIN1_bar信号导通第二NMOS晶体管232。高VIN1_bar信号被第一反相器210反相，形成在的栅极处被接收的低信号，关断第一NMOS晶体管230。电平转换器信号输出端子204、205处的高VOUT1信号和低VOUT1_bar信号被第一和第二控制晶体管250、252的关断状态保持在至少先前的电平。当使能信号EN变低时，高EN_bar信号关断第三控制晶体管254并导通第一和第二控制晶体管250、252。如上所述，VIN1_bar信号导通第二NMOS晶体管232，第二NMOS晶体管232与第二控制晶体管252为电平转换器输出端子204提供接地路径，从而将高VOUT1信号拉低。低VOUT1信号导通第一PMOS晶体管220，将VCC供电电压连接到第二电平转换器输出端子204，将第二电源域PD2(即，VCC)中的低VOUT1_bar信号拉高。高VOUT1_bar信号也关断PMOS晶体管222。
图4示出了一个实施例的四位电平转换器10b的电路图，四位电平转换器10b具有四个电平转换器200a、200b、200c、200d(统称为电平转换器200)以提供第二电源域PD2中的每个输出位。与图2的两位电平转换器一样，四位电平转换器的每个电平转换器200具有第一反相器210，该第一反相器210各自在其各自的输入端子202处接收信号输入VIN1、VIN2、VIN3、VIN4并提供反相的输入信号VIN1_bar、VIN2_bar、VIN3_bar、VIN4_bar。
每个电平转换器200均具有第一PMOS晶体管220，第一PMOS晶体管220包括耦合至第二供电电源VCC的源极、以及耦合至电平转换器200的第一输出204以输出相应的第一输出信号VOUT1、VOUT2、VOUT3、VOUT4的栅极。每个电平转换器200还具有第一NMOS晶体管230，第一NMOS晶体管230的漏极耦合至第一PMOS晶体管220的漏极，并且其栅极经由反相器210和212耦合至电平转换器200a、200b的输入202。
电平转换器200还分别具有第二PMOS晶体管222，第二PMOS晶体管222包括耦合到第二供电电源VCC的源极，以及耦合到第一PMOS晶体管220的漏极和电平转换器的的栅极，栅极输出互补输出信号VOUT1_bar、VOUT2_bar、VOUT3_bar、VOUT4_bar。第二NMOS晶体管232的漏极均耦合至第二PMOS晶体管222的漏极，并且其栅极经由第一反相器210耦合至电平转换器输入端子202。第一和第二NMOS晶体管230、232的源极各自响应于使能电路100接收到的使能信号EN而耦合至电路接地端子，并第一和第二NMOS晶体管230、232的源极因此用作电平转换器200的使能节点240。
所示实施例的四位电平转换器的使能电路100包括使能信号反相器110，使能信号反相器110可以包含图3所示的CMOS使能信号反相器110。使能信号反相器110接收使能信号EN并输出反相使能信号EN_bar。使能信号反相器110在第一电源域PD1中操作(即，耦合到VDD供电电源)。
使能电路100还包括多个第一和第二控制晶体管250、252，每个第一控制晶体管250和第二控制晶体管252接收使能信号反相器110的输出EN_bar。在所示的示例中，每个电平转换器200连接在相应的第一和第二NMOS晶体管230、232(即，使能节点240)和接地端子之间的第一和第二控制晶体管250、252。因此，多个第一控制晶体管250中的每一个的源极连接到接地端子、漏极连接到电平转换器200中的相应一个的第一NMOS晶体管230、并且栅极连接到使能信号反相器110的输出以接收反相使能信号EN_bar。类似地，多个第二控制晶体管252中的每一个的源极连接到接地端子、漏极连接到电平转换器200中的相应一个的第二NMOS晶体管232、并且栅极连接到使能信号反相器110的输出以接收反相使能信号EN_bar。
使能电路100还包括第三控制晶体管254，第三控制晶体管254的源极连接到VDD供电电源端子、漏极连接到多个电平转换器200中的每一个的相应第二反相器212。第三控制晶体管254的栅极被连接以接收反相使能信号EN_bar。在示出的实施例中，使能电路100的第一和第二控制晶体管250、252都是NMOS晶体管，并且使能电路100的第三控制晶体管254是PMOS晶体管。
因此，第一和第二控制晶体管250、252中的每一个被配置为响应于使能信号EN_bar将相应的电平转换器200的使能节点240选择性地连接到接地端子。第三控制晶体管254被配置为响应于使能信号EN_bar而将VDD供电电源端子连接到多个电平转换器200中的每一个的相应的第二反相器212。
在示出的示例中，实现使能电路100所需的晶体管的数量可根据下式确定：
(nbit*2)+3
其中nbit是多位电平转换器的位数，并且其中nbit是大于等于2的整数。
返回参考图2，示出了示例性的两位电平转换器。因此，在图2所示的实施例中，nbit＝2。因此，所示的两位电平转换器的使能电路100总共具有七个晶体管：使能信号反相器110的晶体管212和214；第三控制晶体管254；对应于第一电平转换器200a的第一和第二控制晶体管250、252；对应于第二电平转换器200b的第一和第二控制晶体管250、252。
图4示出了四位电平转换器的示例，其中nbit＝4。因此，所示出的四位电平转换器的使能电路100总共具有11个晶体管：使能信号反相器110的晶体管212和214；第三控制晶体管254；对应于第一电平转换器200a的第一和第二控制晶体管250、252；对应于第二电平转换器200b的第一和第二控制晶体管250、252；对应于第三电平转换器200c的第一和第二控制晶体管250、252；对应于第四电平转换器200d的第一和第二控制晶体管250、252。
一些已知的多位电平转换器可能需要用于电平转换器的每个位的完全独立的使能电路。相反，本文公开的实施例在电平转换器的每个位之间“共享”使能电路100的一些元件。例如，使能信号反相器110和第三控制晶体管254耦合到电平转换器的每个位，从而减少了使能电路100所需的元件数量，从而减少了电平转换器10本身。因此，与先前的电平转换器相比晶体管的减少量可以根据下式确定
(nbit*5)-[(nbit*2)+3]
其中nbit是多位电平转换器的位数，而nbit是大于等于2的整数。
例如，对于图2所示的两位电平转换器，与先前的电平转换器布置相比，使能晶体管的数量从10个减少到7个。对于三位电平转换器，使能晶体管的数量可以从15个减少到9个，对于图4所示的四位电平转换器，使能晶体管的数量可以从20个减少到11个。因此，根据本公开的各方面，通过共享使能逻辑元件，实现了显著的面积和功率的节省。
图5示出了根据本公开的方面的采用多个多位电平转换器200的片上系统(SOC)系统300的示例。SOC系统300包括在第一电源域PD1中操作的数据总线310，以及包括在第二电源域PD2中操作的逻辑电路322的设备320。数据总线310包括连接到多位电平转换器200的信号输入端子202中的各个信号输入端子的多条数据线312。来自数据总线310的数据信号被输出到每个多位电平转换器200的信号输入端子202。响应于被使能电路100接收到的使能信号EN，信号输入端子202将数据信号从第一电源域PD1转移到第二电源域PD2。与上述实施例一样，图5所示的使能电路100“共享”元件，例如耦合到电平转换器200的使能信号反相器110。这便于使用更少的元件实施多位电平转换器200(包括使能电路100)。
图6示出了根据公开的实施例的电平转换方法350的各方面的过程流程图。结合图1至图4中所示的多位电平转换器参考图6，在操作352中提供了多个电平转换器，例如电平转换器200。在操作354中，例如，在信号输入端子202处，多个电平转换器200中的每一个接收第一电压域PD1中的相应输入信号。在操作356中，使能信号EN被接收，如在使能电路100的使能信号输入端子102处。在操作358中，使能信号EN被使能信号反相器110反相，导致反相器110输出反相使能信号EN_bar。在操作360中，反相使能信号EN_bar被输出到多个电平转换器200中的每一个。更具体地，在根据图1至图4讨论的示例中，反相使能信号EN_bar被第一、第二和第三控制晶体管250、252和253接收。每个电平转换器200具有连接在相应的第二和第一输出端子205、204之间(经由第一和第二NMOS晶体管230、232)和接地端子之间的第一和第二控制晶体管250、252。第一控制晶体管250和第二控制晶体管252中的每个的栅极被连接到使能信号反相器110的输出，以接收反相使能信号EN_bar。第三控制晶体管254连接在VDD供电电源端子与每个电平转换器200的各个反相器212中的每个之间。第三控制晶体管254的栅极接收反相使能信号EN_bar。
在操作362处，响应于反相使能信号EN_bar，在每个电平转换器200的第一输出端子204处提供对应于相应输入信号VIN的、在高于第一电源域PD1的第二电源域PD2中的输出信号VOUT。
公开的实施例因此提供了一种用于多位电平转换器200的使能电路100，该使能电路100包括比先前的电平转换器所需的晶体管更少的晶体管。一些示例公开了具有多个电平转换器的多位电平转换器，每个电平转换器被配置为在第一电压域中接收输入信号并在第二电压域中提供对应的输出信号。每个电平转换器都有一个使能节点。使能电路包括连接至多个电平转换器中的每个的使能节点的输出端子，并且响应于由使能电路接收的使能信号，多个电平转换器中的每个被配置为输出相应的输出信号。
根据另一些方面，电平转换器使能电路包括被配置为接收第一供电电源电压的反相器，并且具有输入和输出端子。电平转换器使能电路还包括多个第一控制晶体管，每个第一控制晶体管的源极连接到接地端子，栅极连接到反相器的输出端子，漏极连接至多个电平转换器中的相应一个。多个第二控制晶体管均具有连接至接地端子的源极、连接至反相器的输出端子的栅极、以及连接至多个电平转换器中的各个电平转换器的漏极。第三控制晶体管具有被配置为接收高于第一供电电源电压的第二供电电源电压的源极、连接至反相器的输出端子的栅极、以及连接至多个电平转换器中的每个的漏极。
根据其他方面，一种电平转换方法包括提供多个电平转换器。多个电平转换器中的每一个接收第一电压域中的相应输入信号。使能信号被接收和被反相。反相使能信号被输出到多个电平转换器中的每个。响应于反相使能信号，在每个电平转换器的第一输出端子处提供与各个输入信号相对应的、在高于第一电源域的第二电源域中的输出信号。
根据本申请的实施例，提供了一种多位电平转换器，包括：多个电平转换器，每个电平转换器被配置为在第一电源域中接收输入信号并在第二电源域中提供对应的输出信号，多个电平转换器中的每个包括使能节点；以及使能电路，具有连接至多个电平转换器中的每个的使能节点的输出端子；其中，多个电平转换器中的每个被配置为响应于由使能电路接收的使能信号输出对应的输出信号。
根据本申请的实施例，其中，使能电路包括被配置为接收第一电源域中的第一电压的第一供电电源端子，并且其中，多个电平转换器中的每个包括被配置为接收第二电源域中的第二电压的第二供电电源端子。
根据本申请的实施例，其中，使能电路包括被配置为接收使能信号的使能信号反相器、以及被配置为提供使能信号的互补信号的输出，其中，使能信号反相器耦合至第一供电电源端子。
根据本申请的实施例，还包括：数据总线，具有多条数据线，每条数据线被连接以将第一电源域中的输入信号提供至多个电平转换器中的相应一个；以及逻辑电路，被配置为从多个电平转换器接收第二电源域中的输出信号。
根据本申请的实施例，其中，每个电平转换器包括：反相器，耦合至第一供电电源端子，反相器的输入耦合至电平转换器的输入；第一PMOS晶体管，包括耦合至第二供电电源端子的源极、以及耦合至电平转换器的第一输出的栅极；第二反相器，第二反相器的输入连接至第一反相器的输出；第一NMOS晶体管，包括耦合至第一PMOS晶体管的漏极的漏极、耦合至第二反相器的输出的栅极，其中电平转换器的使能节点包括第一NMOS晶体管的源极；第二PMOS晶体管，包括源极和栅极，源极耦合至第二供电电源端子，栅极耦合至第一PMOS晶体管的漏极以及电平转换器的第二输出；以及第二NMOS晶体管，包括漏极和栅极，漏极耦合至第二PMOS晶体管的漏极，栅极耦合至第一反相器的输出，其中电平转换器的使能节点包括第二NMOS晶体管的源极；其中，电平转换器的第一输出被配置为在第二电源域中提供对应的输出信号，并且电平转换器的第二输出被配置为在第二电源域中提供互补的输出信号。
根据本申请的实施例，其中，使能电路包括：多个第一控制晶体管，每个第一控制晶体管具有源极、漏极和栅极，源极连接至接地端子，漏极连接至多个电平转换器中的相应一个的第一NMOS晶体管，栅极连接至使能信号反相器的输出；以及多个第二控制晶体管，每个第二控制晶体管的源极连接至接地端子，每个第二控制晶体管的漏极连接至多个电平转换器中的相应一个的第二NMOS晶体管，每个第二控制晶体管的栅极连接至使能信号反相器的输出。
根据本申请的实施例，其中，使能电路包括第三控制晶体管，第三控制晶体管的源极连接至第一供电电源端子，第三控制晶体管的漏极连接至多个电平转换器中的每个的第二反相器，并且第三控制晶体管的栅极连接至使能信号反相器的输出。
根据本申请的实施例，其中，第一控制晶体管和第二控制晶体管中的每个被配置为响应于使能信号将对应的电平转换器的使能节点连接至接地端子。
根据本申请的实施例，其中，第三控制晶体管被配置为响应于使能信号将第二供电电源端子连接至多个电平转换器中的每个第二反相器。
根据本申请的实施例，其中，使能电路包括根据(nbit*2)+3确定的多个晶体管，其中，nbit是多个电平转换器中的电平转换器的个数，并且其中nbit是大于等于2的整数。
根据本申请的实施例，还包括具有多条数据线的数据总线，多个电平转换器中的每个连接至多条数据线中的相应一条，并且被配置为从相应的数据线接收第一电源域中的输入信号。
根据本申请的实施例，提供了一种电平转换器使能电路，包括：反相器，被配置为接收第一供电电源电压，并且具有输入端子和输出端子；多个第一控制晶体管，每个第一控制晶体管的源极连接至接地端子，每个第一控制晶体管的栅极连接至反相器的输出端子，每个第一控制晶体管的漏极连接至多个电平转换器中的相应一个；多个第二控制晶体管，每个第二控制晶体管的源极连接至接地端子，每个第二控制晶体管的栅极连接至反相器的输出端子，每个第二控制晶体管的漏极连接至多个电平转换器中的相应一个；和第三控制晶体管，第三控制晶体管的源极被配置为接收第一供电电源电压，第三控制晶体管的栅极连接至反相器的输出端子，并且第三控制晶体管的漏极连接至多个电平转换器中的每个的反相器。
根据本申请的实施例，其中，反相器包括：PMOS晶体管，PMOS晶体管的源极连接至第一供电电源端子，PMOS晶体管的漏极连接至多个电平转换器中的每个的使能端子，并且PMOS晶体管的栅极连接至接收使能信号；NMOS晶体管，NMOS晶体管的漏极连接至多个电平转换器中的每个的使能端子，NMOS晶体管的源极连接至接地端子，并且NMOS晶体管的栅极连接至接收使能信号。
根据本申请的实施例，包括根据(nbit*5)-[(nbit*2)+3]确定的多个晶体管，其中nbit是可连接至第三控制晶体管的电平转换器的数量，并且其中nbit是大于等于2的整数。
根据本申请的实施例，其中，第一控制晶体管和第二控制晶体管中的每个是NMOS晶体管。
根据本申请的实施例，其中，第三控制晶体管是PMOS晶体管。
根据本申请的实施例，提供了一种电平转换方法，包括：提供多个电平转换器；通过多个电平转换器中的每个接收第一电源域中的相应输入信号；接收使能信号；反相接收的使能信号；以及将反相使能信号输出到多个电平转换器中的每个；响应于反相使能信号，在与相应输入信号对应的每个电平转换器的第一输出端子处，提供比第一电源域高的第二电源域中的输出信号。
根据本申请的实施例，还包括：响应于反相使能信号，对第一电源域中的每个相应输入信号进行反相；以及响应于反相使能信号，在与第二电源域中的相应反相输入信号对应的每个电平转换器的第二输出端子处提供互补输出信号。
根据本申请的实施例，还包括：多个电平转换器中的每个包括反相器；以及提供连接在第一电源域中的供电电源端子和每个反相器之间的控制晶体管，控制晶体管具有被配置为接收反相使能信号的栅极；其中，响应于反相使能信号，对第一电源域中的每个相应输入信号中进行反相包括：响应于在控制晶体管的栅极处接收的反相使能信号，将每个反相器连接至第一电源域中的供电电源端子。
根据本申请的实施例，还包括：提供多个第一控制晶体管，多个电平转换器中的每个具有连接在第一输出端子和接地端子之间的第一控制晶体管中的一个，并且每个第一控制晶体管具有被配置为接收反相使能信号的栅极；以及
提供多个第二控制晶体管，多个电平转换器中的每个具有连接在第二输出端子和接地端子之间的第二控制晶体管中的一个，并且每个第二控制晶体管具有被配置为接收反相使能信号的栅极；其中，在每个电平转换器的第一输出端子处提供输出信号并在第二输出端子处提供互补输出信号包括：响应于在第一控制晶体管和第二控制晶体管的栅极接收反相使能信号，将第一输出端子或第二输出端子连接至接地端子。
本公开概述了各种实施例，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员还应该认识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种多位电平转换器，包括：
多个电平转换器，每个电平转换器被配置为在第一电源域中接收输入信号并在第二电源域中提供对应的输出信号，所述多个电平转换器中的每个包括使能节点；以及
使能电路，具有连接至所述多个电平转换器中的每个的所述使能节点的输出端子；
其中，所述多个电平转换器中的每个被配置为响应于由所述使能电路接收的使能信号输出所述对应的输出信号；
其中，所述电平转换器的第一输出被配置为在所述第二电源域中提供对应的所述输出信号，并且所述电平转换器的第二输出被配置成在所述第一电源域中形成互补的输出信号。
2.根据权利要求1所述的多位电平转换器，其中，所述使能电路包括被配置为接收所述第一电源域中的第一电压的第一供电电源端子，并且其中，所述多个电平转换器中的每个包括被配置为接收所述第二电源域中的第二电压的第二供电电源端子。
3.根据权利要求2所述的多位电平转换器，其中，所述使能电路包括被配置为接收所述使能信号的使能信号反相器、以及被配置为提供所述使能信号的互补信号的输出，其中，所述使能信号反相器耦合至所述第一供电电源端子。
4.根据权利要求1所述的多位电平转换器，还包括：
数据总线，具有多条数据线，每条所述数据线被连接以将所述第一电源域中的所述输入信号提供至所述多个电平转换器中的相应一个；以及
逻辑电路，被配置为从所述多个电平转换器接收所述第二电源域中的所述输出信号。
5.根据权利要求3所述的多位电平转换器，其中，每个所述电平转换器包括：
第一反相器，耦合至所述第一供电电源端子，所述第一反相器的输入耦合至所述电平转换器的输入；
第一PMOS晶体管，包括耦合至所述第二供电电源端子的源极、以及耦合至所述电平转换器的第一输出的栅极；
第二反相器，所述第二反相器的输入连接至所述第一反相器的输出；
第一NMOS晶体管，包括漏极和栅极，所述第一NMOS晶体管的漏极耦合至所述第一PMOS晶体管的漏极、所述第一NMOS晶体管的栅极耦合至所述第二反相器的输出，其中所述电平转换器的所述使能节点包括所述第一NMOS晶体管的源极；
第二PMOS晶体管，包括源极和栅极，所述第二PMOS晶体管的源极耦合至所述第二供电电源端子，所述第二PMOS晶体管的栅极耦合至所述第一PMOS晶体管的漏极以及所述电平转换器的第二输出；以及
第二NMOS晶体管，包括漏极和栅极，所述第二NMOS晶体管的漏极耦合至所述第二PMOS晶体管的漏极，所述第二NMOS晶体管的栅极耦合至所述第一反相器的输出，其中所述电平转换器的所述使能节点包括所述第二NMOS晶体管的源极；
其中，所述电平转换器的第一输出被配置为在所述第二电源域中提供对应的输出信号，并且所述电平转换器的所述第二输出被配置为在所述第二电源域中提供互补的输出信号。
6.根据权利要求5所述的多位电平转换器，其中，所述使能电路包括：
多个第一控制晶体管，每个所述第一控制晶体管的源极连接至接地端子，每个所述第一控制晶体管的漏极连接至所述多个电平转换器中的相应一个的第一NMOS晶体管，每个所述第一控制晶体管的栅极连接至所述使能信号反相器的输出；以及
多个第二控制晶体管，每个所述第二控制晶体管的源极连接至所述接地端子，每个所述第二控制晶体管的漏极连接至所述多个电平转换器中的相应一个的第二NMOS晶体管，每个所述第二控制晶体管的栅极连接至所述使能信号反相器的输出。
7.根据权利要求6所述的多位电平转换器，其中，所述使能电路包括第三控制晶体管，所述第三控制晶体管的源极连接至所述第一供电电源端子，所述第三控制晶体管的漏极连接至所述多个电平转换器中的每个的所述第二反相器，并且所述第三控制晶体管的栅极连接至所述使能信号反相器的输出。
8.根据权利要求7所述的多位电平转换器，其中，所述第一控制晶体管和第二控制晶体管中的每个被配置为响应于所述使能信号将所述对应的电平转换器的所述使能节点连接至所述接地端子。
9.根据权利要求7所述的多位电平转换器，其中，所述第三控制晶体管被配置为响应于所述使能信号将所述第二供电电源端子连接至所述多个电平转换器中的每个所述第二反相器。
10.根据权利要求7所述的多位电平转换器，其中，所述使能电路包括根据(nbit*2)+3确定的多个晶体管，其中，nbit是所述多个电平转换器中的电平转换器的个数，并且其中nbit是大于等于2的整数。
11.根据权利要求1所述的多位电平转换器，还包括具有多条数据线的数据总线，所述多个电平转换器中的每个连接至所述多条数据线中的相应一条，并且被配置为从所述相应的数据线接收所述第一电源域中的输入信号。
12.一种电平转换器使能电路，包括：
反相器，被配置为接收第一供电电源电压，并且具有输入端子和输出端子；
多个第一控制晶体管，每个所述第一控制晶体管的源极连接至接地端子，每个所述第一控制晶体管的栅极连接至所述反相器的输出端子，每个所述第一控制晶体管的漏极连接至多个电平转换器中的相应一个；
多个第二控制晶体管，每个所述第二控制晶体管的源极连接至所述接地端子，每个所述第二控制晶体管的栅极连接至所述反相器的输出端子，每个所述第二控制晶体管的漏极连接至所述多个电平转换器中的相应一个；和
第三控制晶体管，第三控制晶体管的源极被配置为接收所述第一供电电源电压，第三控制晶体管的栅极连接至所述反相器的输出端子，并且第三控制晶体管的漏极连接至所述多个电平转换器中的每个的反相器。
13.根据权利要求12所述的电平转换器使能电路，其中，所述反相器包括：
PMOS晶体管，所述PMOS晶体管的源极连接至第一供电电源端子，所述PMOS晶体管的漏极连接至所述多个电平转换器中的每个的使能端子，并且所述PMOS晶体管的栅极连接至接收使能信号；
NMOS晶体管，所述NMOS晶体管的漏极连接至所述多个电平转换器中的每个的使能端子，所述NMOS晶体管的源极连接至接地端子，并且所述NMOS晶体管的栅极连接至接收使能信号。
14.根据权利要求12所述的电平转换器使能电路，包括根据(nbit*5)-[(nbit*2)+3]确定的多个晶体管，其中nbit是连接至所述第三控制晶体管的电平转换器的数量，并且其中nbit是大于等于2的整数。
15.根据权利要求12所述的电平转换器使能电路，其中，所述第一控制晶体管和第二控制晶体管中的每个是NMOS晶体管。
16.根据权利要求12所述的电平转换器使能电路，其中，所述第三控制晶体管是PMOS晶体管。
17.一种电平转换方法，包括：
提供多个电平转换器；
通过所述多个电平转换器中的每个接收第一电源域中的相应输入信号；
接收使能信号；
反相所述接收的使能信号；以及
将反相使能信号输出到所述多个电平转换器中的每个；
响应于所述反相使能信号，在与所述相应输入信号对应的每个所述电平转换器的第一输出端子处，提供比所述第一电源域高的第二电源域中的输出信号；
响应于所述反相使能信号，对所述第一电源域中的每个所述相应输入信号进行反相；以及
响应于所述反相使能信号，在与所述第二电源域中的所述相应反相输入信号对应的每个所述电平转换器的第二输出端子处提供互补输出信号。
18.根据权利要求17所述的电平转换方法，其中，接收使能信号还包括：由使能电路接收使能信号。
19.根据权利要求17所述的电平转换方法，还包括：
所述多个电平转换器中的每个包括反相器；以及
提供连接在所述第一电源域中的供电电源端子和每个所述反相器之间的控制晶体管，所述控制晶体管具有被配置为接收所述反相使能信号的栅极；
其中，响应于所述反相使能信号，对所述第一电源域中的每个所述相应输入信号中进行反相包括：响应于在所述控制晶体管的栅极处接收的所述反相使能信号，将每个所述反相器连接至所述第一电源域中的所述供电电源端子。
20.根据权利要求17所述的电平转换方法，还包括：
提供多个第一控制晶体管，所述多个电平转换器中的每个具有连接在所述第一输出端子和接地端子之间的所述第一控制晶体管中的一个，并且每个所述第一控制晶体管具有被配置为接收所述反相使能信号的栅极；以及
提供多个第二控制晶体管，所述多个电平转换器中的每个具有连接在所述第二输出端子和所述接地端子之间的所述第二控制晶体管中的一个，并且每个所述第二控制晶体管具有被配置为接收所述反相使能信号的栅极；
其中，在所述每个电平转换器的第一输出端子处提供所述输出信号并在所述第二输出端子处提供所述互补输出信号包括：响应于在所述第一控制晶体管和第二控制晶体管的栅极接收所述反相使能信号，将所述第一输出端子或第二输出端子连接至所述接地端子。
CN201911048545.9A 2018-10-31 2019-10-31 多位电平转换器、电平转换器使能电路及电平转换方法 Active CN111130531B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753545P 2018-10-31 2018-10-31
US62/753,545 2018-10-31
US16/563,248 2019-09-06
US16/563,248 US11063593B2 (en) 2018-10-31 2019-09-06 Level shifter enable

Publications (2)

Publication Number Publication Date
CN111130531A CN111130531A (zh) 2020-05-08
CN111130531B true CN111130531B (zh) 2023-06-09

Family

ID=70325807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911048545.9A Active CN111130531B (zh) 2018-10-31 2019-10-31 多位电平转换器、电平转换器使能电路及电平转换方法

Country Status (5)

Country Link
US (3) US11063593B2 (zh)
KR (1) KR102310684B1 (zh)
CN (1) CN111130531B (zh)
DE (1) DE102019124235A1 (zh)
TW (1) TWI717075B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110561A1 (de) * 2017-08-29 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Störimpuls-verhindernde eingabe/ausgabe-schaltungen
US11063593B2 (en) 2018-10-31 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter enable
US11532335B2 (en) * 2020-01-31 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and power management method using the same
CN115189689A (zh) 2021-06-02 2022-10-14 台湾积体电路制造股份有限公司 多位电平移位器及其操作方法
US20230223937A1 (en) * 2022-01-07 2023-07-13 Mediatek Inc. Multi-bit level shifter with shared enable signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366179A (zh) * 2006-02-06 2009-02-11 莫塞德技术公司 电压电平转换器电路
CN103997334A (zh) * 2013-02-20 2014-08-20 精工电子有限公司 电平转换电路
CN104168012A (zh) * 2013-05-17 2014-11-26 三星电子株式会社 电压电平转换器和实现其的系统
WO2018005086A1 (en) * 2016-06-30 2018-01-04 Qualcomm Incorporated High speed voltage level shifter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421208B2 (ja) * 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
KR100558549B1 (ko) * 2003-12-05 2006-03-10 삼성전자주식회사 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법
US20060290404A1 (en) * 2005-06-23 2006-12-28 Ati Technologies Inc. Apparatus and methods for voltage level conversion
JP5027447B2 (ja) 2006-05-31 2012-09-19 株式会社ジャパンディスプレイイースト 画像表示装置
KR100833629B1 (ko) * 2006-11-02 2008-05-30 삼성전자주식회사 피크 전류를 줄일 수 있는 영상 데이터 구동 장치와 방법
US20100134146A1 (en) * 2008-12-03 2010-06-03 Micron Technology, Inc. Voltage level translator and method
KR101020298B1 (ko) 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치
US8587359B2 (en) 2009-08-07 2013-11-19 Atmel Corporation Level shifter with output latch
US9762216B1 (en) 2016-03-09 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit
US10256796B2 (en) * 2017-03-03 2019-04-09 Qualcomm Incorporated Master-slave level shifter array architecture with pre-defined power-up states
US10735001B2 (en) * 2018-04-13 2020-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Level shifter circuit and method of operating the same
TWM565921U (zh) 2018-04-27 2018-08-21 修平學校財團法人修平科技大學 電壓位準移位器
US11063593B2 (en) 2018-10-31 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter enable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366179A (zh) * 2006-02-06 2009-02-11 莫塞德技术公司 电压电平转换器电路
CN103997334A (zh) * 2013-02-20 2014-08-20 精工电子有限公司 电平转换电路
CN104168012A (zh) * 2013-05-17 2014-11-26 三星电子株式会社 电压电平转换器和实现其的系统
WO2018005086A1 (en) * 2016-06-30 2018-01-04 Qualcomm Incorporated High speed voltage level shifter

Also Published As

Publication number Publication date
CN111130531A (zh) 2020-05-08
US20200136622A1 (en) 2020-04-30
DE102019124235A1 (de) 2020-04-30
TW202038560A (zh) 2020-10-16
KR102310684B1 (ko) 2021-10-13
US20210344343A1 (en) 2021-11-04
US11063593B2 (en) 2021-07-13
US20230208422A1 (en) 2023-06-29
US11539367B2 (en) 2022-12-27
KR20200050401A (ko) 2020-05-11
TWI717075B (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
CN111130531B (zh) 多位电平转换器、电平转换器使能电路及电平转换方法
US6930941B2 (en) Semiconductor memory device having potential amplitude of global bit line pair restricted to partial swing
US8773918B2 (en) Semiconductor memory device and method of writing into semiconductor memory device
CN110830028B (zh) 电平转换器、电平转换方法和电平转换系统
US7158428B2 (en) Semiconductor memory device having hierarchical bit line structure
US20190147942A1 (en) Dual rail sram device
US8164962B2 (en) Semiconductor memory apparatus
CN108022609B (zh) 多端口存储器和半导体器件
WO2018193699A1 (ja) 半導体記憶回路、半導体記憶装置及びデータ検出方法
WO2015079608A1 (ja) 半導体記憶装置
US6347057B1 (en) Semiconductor memory device with sense amplifier block
US11070208B2 (en) Level shifter
JP2017054569A (ja) 判定回路
US6885595B2 (en) Memory device
US20050275430A1 (en) Voltage level shifting circuit and method
US9177635B1 (en) Dual rail single-ended read data paths for static random access memories
US9268690B2 (en) Circuits and methods for providing data to and from arrays of memory cells
US8891287B2 (en) SRAM cell having a p-well bias
US20070052466A1 (en) Flip-flop with improved operating speed
JP2009110594A (ja) 半導体記憶装置
US6362647B1 (en) Programmable function device and memory cell therefor
US11189342B2 (en) Memory macro and method of operating the same
KR20070076112A (ko) 레벨 쉬프터
CN117995243A (zh) 一种eflash位线驱动电路及存储芯片
KR200205375Y1 (ko) 데이타 입력 버퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant