CN101366179A - 电压电平转换器电路 - Google Patents
电压电平转换器电路 Download PDFInfo
- Publication number
- CN101366179A CN101366179A CNA2006800523440A CN200680052344A CN101366179A CN 101366179 A CN101366179 A CN 101366179A CN A2006800523440 A CNA2006800523440 A CN A2006800523440A CN 200680052344 A CN200680052344 A CN 200680052344A CN 101366179 A CN101366179 A CN 101366179A
- Authority
- CN
- China
- Prior art keywords
- circuit
- channel transistor
- level
- logical
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Abstract
一种电平转换器电路,用于将相应于第一高和低电源电压电平的具有逻辑“1”和“0”电平的逻辑信号转换为具有第二高和低电源电压电平的信号。更具体地,第二高和低电源电压电平高于第一高和低电源电压电平。所公开的电平转换器被配置为使得可以降低电平转换器中在前的逻辑门和电路的尺寸,利于其在间距受限区域上布局。电平转换器也包括解耦合所述输出上拉和下拉路径的电路,以更有利于状态改变和降低短路电流消耗。
Description
技术领域
【0001】本发明总的涉及电平转换器电路,更具体地,本发明涉及两种电压电平转换器电路。
背景技术
【0002】现有技术领域中,已知电压电平转换器电路用于将由第一组电压源驱动的数字信号翻译或者转换为由第二组电压源驱动的信号,其中,高(或者低)电压输出高于(或者低于)第一组电压源中的电压输出。电压电平转换用于这样的系统中:其中使用不同电压源运行的电路必须互相通信。
【0003】本领域内的普通技术人员将会理解动态随机存取存储器(DRAM)传统上在存储器阵列的字线驱动电路中使用电平转换器。具有n沟道单元晶体管的存储器中的字线驱动电路优选地使用高于逻辑“1”电源电压(典型地为VDD)的电压来驱动字线,用于最大化向可存取DRAM单元写入和从其读出的电荷。字线还可以被驱至低于VSS的电压电平以最小化来自DRAM单元的泄漏电流。
【0004】图1的电路图包括现有技术的电平转换器电路,其用于驱动DRAM中的字线到高于VDD和低于VSS的电压电平。图1包括逻辑电路12和电平转换器电路10,电平转换器电路10包括n沟道传输晶体管14、p沟道传输晶体管16、交叉耦合p沟道晶体管18和20以及交叉耦合n沟道晶体管22和24。
【0005】所示的逻辑电路12为与非门,用于接收任意数量和组合的地址信号与控制信号,并且用于提供单个解码输出。逻辑电路12使用VDD和VSS电压源供电,并且可以具有任意已知电路配置。逻辑电路12的输出被并行分开并且穿越n沟道传输晶体管14和p沟道传输晶体管16。传输晶体管14的栅极连接到VDD,用于将逻辑电路12与电压VPP(高于VDD)隔离,而传输晶体管16的栅极连接到VSS,用于将逻辑电路12与负电压VBB(低于VSS)隔离。晶体管16的漏极连接到晶体管24的栅极和晶体管22的漏极。晶体管14的漏极连接到晶体管20的栅极和晶体管18的漏极。这样,当逻辑电路12的输出为VDD时,该VDD电平被传输穿过晶体管16到达交叉耦合晶体管22和24,使得晶体管24导通并且晶体管22截止。并行地,晶体管20截止并且晶体管18导通以及字线位于VBB。
【0006】当逻辑电路12的输出从VDD改变为VSS时,该VSS电平被传输穿过晶体管14到达交叉耦合晶体管18和20,使得晶体管20开始导通并且晶体管18开始截止。并行地,上升的字线电压传输晶体管22,其导致交叉耦合晶体管24被截止。门12的下拉逻辑的尺寸和晶体管14的尺寸必须足够大以提供足够的电流用于抵消晶体管20的栅极端的晶体管18的上拉电流。类似地,当逻辑门12的输出从VSS改变为VDD时,门12的上拉逻辑的尺寸和晶体管16的尺寸必须足够大以提供足够的电流用于抵消晶体管24的栅极端的晶体管22的下拉电流。由于晶体管22和24直接连接到字线,它们的尺寸必须足够大用于以及时方式驱动所述字线。电平转换器电路10和逻辑门12中的其它晶体管也必须尺寸足够大,从而使得电平转换器电路10正确运行。因此,逻辑门12和电平转换器电路10可以需要相对较大的面积。
【0007】此外,当字线电压从VBB切换为VPP或者从VPP切换为VBB时,由于在较短时间内存在从VPP到VBB的直接电流路径,因此在晶体管20和24中将产生短路电流(crowbar current)。
【0008】如果使用具有低阈值电压的传输晶体管14和16进行制造,则可以增强电平转换器10的操作。但是,由于在小的几何结构半导体工艺中,电流泄漏是一直增长的难题,对于低功率工艺而言,可能无法应用该仅可以制造高Vt器件的解决方案。
【0009】图2示出第二种现有技术中的电路用于将VDD/VSS逻辑信号转换为VPP/VBB电平字线信号。图2中的电路包括逻辑电路32、用于将逻辑电路32的VDD/VSS电平输出转换为VPP/VSS的电平转换器电路30,将逻辑电路32的VDD/VSS电平输出转换为VDD/VBB的电平转换器电路31以及字线驱动晶体管42和50。该电路不同于图1所示电路的地方在于字线驱动晶体管42和50不是电平转换电路的一部分,并且还在于使用了两个单独的、独立的电平转换器来控制字线驱动晶体管42和50的栅极。由于图2电路中包括额外附加的一级,所以相对于图1中的逻辑门电路12和电平转换器电路10,电平转换器电路31和30以及逻辑电路32可以使用更小尺寸的器件。但是,逻辑门32和传输器件34中的下拉的串连连接的尺寸必须足够大用于克服晶体管38的上拉电流。类似地,逻辑门32和传输器件36中的上拉的串连连接的尺寸也必须足够大用于克服晶体管52的下拉电流。
【0010】在电平转换器电路中也需要考虑短路电流。电平转换器电路中的小器件尺寸也导致较低的短路电流消耗。图2中的电平转换器电路30和31的器件尺寸可以小于图1中的电平转换器中的器件尺寸,并且因此产生较低的短路电流;但是存在两个电平转换器电路。此外,在器件42和50之间将产生短路电流。
【0011】正如本领域内普通技术人员所公知的,导致改变电平转换器电路状态的逻辑电路的负载可以影响字线活化性能。优选地,响应经过解码的行地址和/或控制信号,快速激活字线。此外,同一逻辑电路上的较大负载可以要求在逻辑电路和电平转换器中都使用较大的器件尺寸,从而增大了所需面积。可能启用较小器件尺寸的多个Vt制造工艺的附加成本同样不被接受。在电平转换器电路中还需要考虑最小化短路电流。
【0012】相应地,需要一种电路来将VDD/VSS逻辑信号电平转换到VPP/VBB信号,其中电平转换器电路对在前逻辑电路施加最小的负载,占用很小的区域并且最小化所述短路电流。
发明内容
【0013】本发明的目的用于提供一种电平转换器电路,在在前逻辑电路上具有最小的负载,同时占用很小的面积并且最小化短路电流。
【0014】在第一方面,本发明提供电平转换器电路用于将相应于第一高和低电压电平的具有逻辑“1”和“0”电平的逻辑信号转换为具有第二高和低电压电平的输出信号,所述第一高和低电压电平由第一高和低电压源供电的逻辑电路驱动。电平转换器电路包括第一电路、第二电路和短路电流限制电路,所述第一电路接收所述第二高电压源用于响应逻辑信号的第一状态来提供第二高电压电平给输出信号。第二电路接收第二低电压源用于响应逻辑信号的第二状态来提供第二低电压电平到输出信号。短路电流限制电路可以连接到所述第一电路和所述第二电路之间的输出信号用于在所述逻辑信号状态转换期间限制所述第一电路和所述第二电路之间的短路电流。
【0015】根据此方面的实施例,短路电流限制电路可以包括第一电流限制电路和第二电流限制电路。所述第一电流限制电路可以被连接到所述输出信号并且与上拉电路串联连接到所述第一电路中的第二高电压源。第二电流限制电路可以被连接到所述输出信号,并且与下拉电路串联连接到所述第二电路中的第二低电压源。所述第一和第二电流限制电路可以响应公共输入信号,并且所述公共输入信号可从所述逻辑信号逻辑导出。第一电流限制电路可以包括p沟道晶体管并且所述第二电流限制电路可以包括n沟道晶体管。
【0016】在此方面的另一实施例中,所述第一电路可以包括下拉电路、第一p沟道晶体管和第二n沟道晶体管。所述下拉电路响应所述逻辑信号的所述第一状态将所述第一p沟道晶体管的栅极充电到所述第一低电压电平。所述第一p沟道晶体管可以被连接到所述第二高电压源。所述第二p沟道晶体管可以连接在第一p沟道晶体管的栅极和所述第二高电压源之间,并且所述第二p沟道晶体管的栅极可以被连接到所述电平转换器的输出信号用于响应所述逻辑信号的第二状态将所述第一p沟道的栅极充电至所述第二高电压电平。
【0017】在此方面的又一实施例中,所述第二电路可以包括上拉电路、第一n沟道晶体管和第二n沟道晶体管。所述上拉电路响应所述逻辑信号的所述第二状态将所述第一n沟道晶体管的栅极充电到所述第一高电压电平。所述第一n沟道晶体管可以被连接到所述第二低电压源。所述第二n沟道晶体管可以连接在第一n沟道晶体管的栅极和所述第二低电压源之间。所述第二n沟道晶体管的栅极可以被连接到所述电平转换器的输出信号用于响应所述逻辑信号的第一状态将所述第一n沟道的栅极充电为所述第二低电压电平。
【0018】在第二方面,本发明提供电平转换器电路用于将相应于第一高和低电压电平的具有逻辑“1”和“0”电平的输入逻辑信号转换为具有第二高和低电压电平的输出信号,所述第一高和低电压电平由第一高和低电压源供电的逻辑电路驱动。所述电平转换器电路包括第一p沟道晶体管、第二p沟道晶体管、第一n沟道晶体管、第三p沟道晶体管、第二n沟道晶体管、第三n沟道晶体管、第四p沟道晶体管和第四n沟道晶体管。第一P沟道晶体管的源极连接到第二高电压源。第二p沟道晶体管的源极连接到第二高电压源,漏极连接到第一p沟道晶体管的栅极,并且其栅极连接到输出信号。第一n沟道晶体管的漏极连接到第二p沟道晶体管的漏极,源极连接到第一低电压源,栅极连接到具有所述第一高和低电压电平的第一逻辑信号。第三p沟道晶体管连接在第一p沟道晶体管的漏极和输出信号之间,并且其栅极连接到具有所述第一高和低逻辑电压电平的第二逻辑信号。第二n沟道晶体管的源极连接到第二低电压源。第三n沟道晶体管的源极连接到第二低电压源,其漏极连接到所述第二n沟道晶体管的栅极,其栅极连接到所述输出信号。所述第四p沟道晶体管的漏极连接到第二n沟道晶体管的栅极,其源极连接到第一高电压源并且其栅极连接到具有所述第一高和低逻辑电压电平的所述第一逻辑信号。第四n沟道晶体管连接在所述第二n沟道晶体管的漏极和输出信号之间,其栅极连接到具有第一高和低逻辑电压电平的所述第二逻辑信号。
【0019】根据此方面的实施例,所述第一逻辑信号可以由逻辑门产生,所述逻辑门由所述第一高和低逻辑电压源供电。更具体地,所述第二逻辑信号可以由反相器产生,所述反相器接收所述第一逻辑信号,其中所述反相器由所述第一高和低电压源供电。
【0020】通过结合附图阅读下面的对本发明的示例性实施例的更详细说明,本发明的其它方面和特征对于本领域的普通技术人员而言将变得清晰。
附图说明
【0021】现在将参照附图,仅通过示例方式来说明本发明的实施例,其中:
图1示出现有技术的电平转换器电路的电路图;
图2示出现有技术的另一个电平转换器电路的电路图;和
图3示出根据本发明的一个实施例的电平转换器电路的电路图。
具体实施方式
【0022】公开的电平转换器电路用于将具有在逻辑电源电压的高和低逻辑电压电平的逻辑信号转换为高于高逻辑电压电平的高电压电平和低于所述低逻辑电压电平的低电压。所公开的电平转换器电路减少用于切换所述电平转换器的状态的逻辑电路上的负载,最小化短路电流并且占用较小区域,从而利于其在间距受限区域中的布局,而在性能上不会有显著的改变。
【0023】图3示出根据本发明的实施例的电平转换器电路的电路图。图3包括逻辑电路100、电平转换器电路200和缓冲器300。电平转换器电路200将具有第一高和低电源电压电平的逻辑信号转换为具有第二高和低电源电压电平的信号。第二高电源电压电平高于所述第一高电源电压电平,而第二低电源电压电平低于第一低电源电压电平。在当前所示的实施例中,VDD和VSS为第一高和低电源电压电平,而VPP和VBB为第二高和低电源电压电平。
【0024】电平转换器电路200包括用于控制驱动电平转换器的输出到第二高电源电压电平的电路202、用于驱动控制电平转换器的输出到第二低电源电压电平的电路204和短路电流限制电路206。更具体地,经由短路电流限制电路206,电路202提供VPP到输出信号,同时电路204提供VBB到输出信号。在当前所示的例子中,由第二高和低电源电压电平供电的缓冲器电路300可以用于驱动字线WL。短路电流限制电路206连接到电路202和204之间的节点OUT。
【0025】逻辑电路100响应地址和/或控制信号而提供一个或者多个控制信号给电平转换器电路200。逻辑电路100可以包括任一已知逻辑元件的组合,优选地由第一逻辑电源电压VDD和VSS供电。图3中所示的逻辑电路100的一个实施例包括与非门102和反相器104。与非门102响应地址和使能信号的组合而提供控制信号en*。反相器104对en*信号反向,产生信号en。将en和en*都提供给电平转换电路200。在图3所示的实施例中,en*信号用于控制电平转换电路200的状态并且en信号用于控制电平转换电路200中的短路电流限制电路206。
【0026】在图3所示实施例中,电平转换器电路200的输入为来自逻辑电路100的信号en*和en并且将其输出信号标识为OUT。电平转换器电路200的电路202包括下拉电路208、源极连接到VPP的交叉耦合晶体管210和212。类似地,电路204包括上拉电路214、源极连接到VBB的交叉耦合晶体管216和218。
【0027】短路电流限制电路206包括晶体管220和222。晶体管220连接在晶体管212的漏极和节点OUT之间,节点OUT连接到晶体管210的栅极。晶体管222连接在晶体管218的漏极和节点OUT之间,节点OUT还连接到晶体管216的栅极。
【0028】在图3所示的实施例中,下拉电路208包括n沟道晶体管,其源极连接到VSS、其漏极标以rst*并连接到晶体管210的漏极和晶体管212的栅极,并且其栅极连接到由逻辑电路100提供的信号en*。当电平转换电路的输出为VBB时,en*信号为低,使得下拉电路208截止,晶体管210导通,rst*位于VPP并且晶体管212截止。当逻辑电路100的状态改变使得电平转换器的输出将被改变为VPP时,下拉电路208启动,将rst*节点连接到VSS。下拉电路208提供rst*节点和VSS之间的直接连接,不同于现有技术中的电路,现有技术中提供的连接需要通过传输器件和逻辑电路的下拉电路。
【0029】类似地,上拉电路214包括p沟道晶体管,其源极连接到VDD、其漏极标以set并连接到晶体管216的漏极和晶体管218的栅极,并且其栅极连接到由逻辑电路100提供的信号en*。当电平转换电路的输出为VPP时,上拉电路214截止,晶体管216导通,set位于VBB并且晶体管218截止。当逻辑电路100的状态改变使得电平转换器的输出被改变为VBB时,上拉电路214启动,将set节点连接到VDD。上拉电路214提供set节点和VDD之间的直接连接,不同于现有技术中的电路,现有技术中提供的连接需要通过传输器件和逻辑电路的上拉电路。
【0030】由于节点rst*的下拉电流和节点set的上拉电流并不是由逻辑电路100提供,所以逻辑电路100中的器件尺寸可以被制造的分别小于图1的电路12和图2的电路32中的器件尺寸。此外,下拉电路208和上拉电路214可以被制造的尺寸小于图1和2中的传输器件。
【0031】当输出节点OUT位于VPP时,晶体管212和220导通。晶体管218截止并且晶体管222部分导通。当逻辑电路100的输出导致电平转换器输出改变为VBB时,通过将晶体管220的栅极电压从VSS改变为VDD来降低晶体管220的电流能力。同时,晶体管222和218被全部导通。这使得器件222和218的串联路径在有限的短路电流消耗下将节点OUT快速从VPP拉至VBB。
【0032】类似地,当输出节点OUT位于VBB时,晶体管218和222导通。晶体管212截止并且晶体管220部分导通。当逻辑电路100的输出导致电平转换器输出改变为VPP时,通过将晶体管222的栅极电压从VDD改变为VSS来降低晶体管222的电流能力。同时,晶体管220和212被全部导通。这使得器件220和212的串联路径在有限的短路电流消耗下将节点OUT快速从VBB拉至VPP。
【0033】因此,晶体管220和222的运行用于限制电平转换器电路200中的短路电流。此外,它们也用于提供晶体管212和218之间的某种隔离。在所描述的图3中的电路的运行中,假设字线电压应该位于VPP以存取存储器单元,当存储器单元不被存取时,其应该位于VBB。在所述电路的一个替换实施例中,激活字线电压可以是VBB并且失活字线电压为VPP。
【0034】当图3中的电路将VBB连接到字线信号WL时,到与非门102的至少一个输入位于低逻辑电平VSS,使得信号en*为VDD,信号en为VSS。因此,下拉208导通,rst*为VSS并且晶体管212导通。晶体管220也导通,使得节点OUT位于VPP。这就确保了晶体管210截止。其也确保了晶体管216导通,使得节点set位于VBB并且晶体管218导通。由于信号en*位于VDD,则晶体管214截止。由于晶体管222的栅极位于高于其源极电压的VSS,所述源极电压位于VBB和晶体管222的VSS-Vtn之间,因此晶体管222将部分导通。
【0035】当到与非门102的所有输入位于VDD时,节点en*改变为VSS并且节点en改变为VDD。这使得下拉208截止,允许节点rst*在VSS浮动。低en*信号也使得上拉214导致节点set向VDD升高。这使得晶体管218开始导通。同时,VDD电平en信号导致晶体管222全部导通并且降低了晶体管220的电流能力,从而允许晶体管218和222的串连连接在有限的短路电流消耗下轻易地将节点OUT从VPP拉至VBB。由于节点OUT被拉向VBB,晶体管210导通,并且将节点rst*充电到VPP。这使得晶体管212截止,允许节点OUT被全面充电至VBB。从而使得字线电压升至VPP。
【0036】当到与非门102的至少一个输入下降到VSS时,电平转换器电路200的状态改变,使得节点en*改变为VDD并且节点en改变为VSS。使得上拉214截止,允许节点set在VDD浮动。高en*信号也启动下拉208导致节点rst*向VSS下降。这使得晶体管212开始导通。同时,VSS电平en信号导致晶体管220全部导通并且降低了晶体管222的电流能力,从而允许晶体管212和220的串连连接在有限的短路电流消耗下轻易地将节点OUT从VBB拉至VPP。由于节点OUT被拉向VPP,晶体管216导通,并且将节点set充电到VBB。这使得晶体管218截止,允许节点OUT被全面充电至VPP。从而使得字线电压降至VBB。
【0037】如上所述,电平转换器电路200允许在电平转换器本身和驱动其的逻辑电路中都使用小的晶体管尺寸,对于间距受限的区域而言是理想的。虽然本发明的实施例优选的在DRAM行译码器电路中实现,但其可用于需要将逻辑信号的高电压电平转换为更高功率电源电压和需要将逻辑信号的低电压电平转换为更低功率电源电压的任意类型的存储器或者系统电路。
【0038】本发明的上述实施例仅意图用于示例。对于本领域技术人员,在不脱离由所附的权利要求单独限定的本发明范围的前提下,可以实现特定实施例的各种替换、修改和变更。
Claims (9)
1.一种电平转换器电路,用于将相应于第一高和低电压电平的具有逻辑“1”和“0”电平的逻辑信号转换为具有第二高和低电压电平的输出信号,所述第一高和低电压电平由第一高和低电压源供电的逻辑电路驱动,所述电平转换器电路包括:
第一电路,用于接收第二高电压源,以响应所述逻辑信号的第一状态来提供第二高电压电平到所述输出信号;
第二电路,用于接收第二低电压源,以响应所述逻辑信号的第二状态来提供所述第二低电压电平到所述输出信号;和
短路电流限制电路,其连接到所述第一电路和所述第二电路之间的所述输出信号,用于在所述逻辑信号状态转换期间限制所述第一电路和所述第二电路之间的短路电流。
2.权利要求1的电平转换器电路,其中,所述短路电流限制电路包括:
第一电流限制电路,其连接到所述输出信号,并且与上拉电路串联连接至所述第一电路中的第二高电压源;
第二电流限制电路,连接到所述输出信号,并且与下拉电路串联连接至所述第二电路中的第二低电压源,所述第一和第二电流限制电路响应公共输入信号。
3.权利要求2的电平转换器电路,其中,所述公共输入信号可由所述逻辑信号逻辑导出。
4.权利要求2的电平转换器电路,其中,所述第一电流限制电路为p沟道晶体管,并且所述第二电流限制电路为n沟道晶体管。
5.权利要求1的电平转换器电路,其中,所述第一电路包括:
下拉电路,用于响应所述逻辑信号的所述第一状态,将所述第一p沟道晶体管的栅极放电到所述第一低电压电平,所述第一p沟道晶体管被连接到所述第二高电压源,和
第二p沟道晶体管,其连接在第一p沟道晶体管的栅极和所述第二高电压源之间,所述第二p沟道晶体管的栅极被连接到所述电平转换器的输出信号,用于响应所述逻辑信号的所述第二状态将所述第一p沟道的栅极充电为所述第二高电压电平。
6.权利要求1的电平转换器电路,其中,所述第二电路包括:
上拉电路,用于响应所述逻辑信号的所述第二状态将所述第一n沟道晶体管的栅极充电到所述第一高电压电平,所述第一n沟道晶体管被连接到所述第二低电压源,和
第二n沟道晶体管,其连接在所述第一n沟道晶体管的栅极和所述第二低电压源之间,所述第二n沟道晶体管的栅极被连接到所述电平转换器的输出信号,用于响应所述逻辑信号的所述第一状态将所述第一n沟道晶体管的栅极充电到所述第二低电压电平。
7.一种电平转换器电路,用于将相应于第一高和低电压电平的具有逻辑“1”和“0”电平的输入逻辑信号转换为具有第二高和低电压电平的输出信号,所述第一高和低电压电平由第一高和低电压源供电的逻辑电路驱动,所述电平转换器电路包括:
第一p沟道晶体管,其源极连接到第二高电压源;
第二p沟道晶体管,其源极连接到所述第二高电压源,其漏极连接到所述第一p沟道晶体管的栅极,并且其栅极连接到所述输出信号;
第一n沟道晶体管,其漏极连接到所述第二p沟道晶体管的漏极,其源极连接到第一低电压源,其栅极连接到具有所述第一高和低电压电平的第一逻辑信号;
第三p沟道晶体管,其连接在所述第一p沟道晶体管的漏极和所述输出信号之间,并且该第三p沟道晶体管的栅极连接到具有所述第一高和低逻辑电压电平的第二逻辑信号;
第二n沟道晶体管,其源极连接到第二低电压源;
第三n沟道晶体管,其源极连接到所述第二低电压源,其漏极连接到所述第二n沟道晶体管的栅极,其栅极连接到所述输出信号;
第四p沟道晶体管,其漏极连接到所述第二n沟道晶体管的栅极,其源极连接到第一高电压源并且其栅极连接到具有所述第一高和低电压电平的所述第一逻辑信号;和
第四n沟道晶体管,其连接在所述第二n沟道晶体管的漏极和所述输出信号之间,其栅极连接到具有所述第一高和低逻辑电压电平的所述第二逻辑信号。
8.权利要求7的电平转换器电路,其中,所述第一逻辑信号由逻辑门产生,所述逻辑门由所述第一高和低电压源供电。
9.权利要求8的电平转换器电路,其中,所述第二逻辑信号由反相器产生,所述反相器接收所述第一逻辑信号,所述反相器由所述第一高和低电压源供电。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/347,289 US7312636B2 (en) | 2006-02-06 | 2006-02-06 | Voltage level shifter circuit |
US11/347,289 | 2006-02-06 | ||
PCT/CA2006/001896 WO2007090261A1 (en) | 2006-02-06 | 2006-11-21 | Voltage level shifter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101366179A true CN101366179A (zh) | 2009-02-11 |
CN101366179B CN101366179B (zh) | 2013-04-10 |
Family
ID=38333425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800523440A Expired - Fee Related CN101366179B (zh) | 2006-02-06 | 2006-11-21 | 电压电平转换器电路 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7312636B2 (zh) |
EP (1) | EP1982413B1 (zh) |
JP (1) | JP5128499B2 (zh) |
KR (1) | KR101287776B1 (zh) |
CN (1) | CN101366179B (zh) |
ES (1) | ES2455091T3 (zh) |
TW (1) | TWI426525B (zh) |
WO (1) | WO2007090261A1 (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102323844A (zh) * | 2011-06-20 | 2012-01-18 | 旭曜科技股份有限公司 | 宽输出范围的转换系统 |
CN102545267A (zh) * | 2012-02-09 | 2012-07-04 | 上海交通大学 | 双馈风电机组低电压穿越方法 |
CN102638254A (zh) * | 2011-02-15 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 低泄漏功率检测电路 |
CN103106921A (zh) * | 2012-12-26 | 2013-05-15 | 上海宏力半导体制造有限公司 | 用于行译码电路的电平位移器 |
CN105632438A (zh) * | 2016-01-08 | 2016-06-01 | 京东方科技集团股份有限公司 | 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路 |
CN107004444A (zh) * | 2014-12-18 | 2017-08-01 | 英特尔公司 | 用于使用隧道场效应晶体管的密集电路的装置、方法和系统 |
CN107636966A (zh) * | 2015-06-05 | 2018-01-26 | 高通股份有限公司 | 使用预处理电路的电压电平移位器与相关系统和方法 |
CN108712166A (zh) * | 2018-02-27 | 2018-10-26 | 北京时代民芯科技有限公司 | 一种自适应电平转换电路 |
CN109219926A (zh) * | 2016-05-23 | 2019-01-15 | 高通股份有限公司 | 具有宽输入电压范围的低功率接收器 |
CN109478884A (zh) * | 2016-06-30 | 2019-03-15 | 高通股份有限公司 | 高速电压电平转换器 |
CN110246446A (zh) * | 2018-03-07 | 2019-09-17 | 二劳额市首有限公司 | 电流重复使用电路 |
CN110401438A (zh) * | 2018-04-24 | 2019-11-01 | 意法半导体国际有限公司 | 具有晶体管有条件本体偏置的电平移位电路 |
CN111130531A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 多位电平转换器、电平转换器使能电路及电平转换方法 |
CN114070297A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 微功耗的电平翻转电路及降低电路中瞬态电流的方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
US7312636B2 (en) * | 2006-02-06 | 2007-12-25 | Mosaid Technologies Incorporated | Voltage level shifter circuit |
US20070188194A1 (en) * | 2006-02-15 | 2007-08-16 | Samsung Electronics Co: Ltd. | Level shifter circuit and method thereof |
US7622954B2 (en) * | 2008-02-26 | 2009-11-24 | Standard Microsystems Corporation | Level shifter with memory interfacing two supply domains |
US20090243705A1 (en) * | 2008-03-28 | 2009-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | High Voltage Tolerative Driver Circuit |
US7804350B1 (en) | 2009-04-22 | 2010-09-28 | Semiconductor Components Industries, Llc | Level shifting using cross-coupled cascode transistors |
US20100321083A1 (en) * | 2009-06-22 | 2010-12-23 | International Business Machines Corporation | Voltage Level Translating Circuit |
KR101193061B1 (ko) * | 2010-02-24 | 2012-10-22 | 에스케이하이닉스 주식회사 | 레벨 쉬프터 회로 |
US8749292B2 (en) | 2010-04-22 | 2014-06-10 | Freescale Semiconductor, Inc. | Voltage level shifter having a first operating mode and a second operating mode |
US8860461B2 (en) | 2010-04-22 | 2014-10-14 | Freescale Semiconductor, Inc. | Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method |
KR101206499B1 (ko) * | 2010-11-22 | 2012-11-29 | 에스케이하이닉스 주식회사 | 집적 회로 |
US8698541B2 (en) * | 2011-02-17 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Threshold voltage detection apparatus |
US8830784B2 (en) * | 2011-10-14 | 2014-09-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Negative word line driver for semiconductor memories |
CN103346773B (zh) * | 2013-07-10 | 2016-11-09 | 昆山锐芯微电子有限公司 | 电平转换电路 |
KR102242582B1 (ko) * | 2014-10-10 | 2021-04-22 | 삼성전자주식회사 | 수신 회로 및 그것의 신호 수신 방법 |
US9673821B1 (en) * | 2014-10-28 | 2017-06-06 | University Of South Florida | Wide operating level shifters |
US9620176B2 (en) * | 2015-09-10 | 2017-04-11 | Ememory Technology Inc. | One-time programmable memory array having small chip area |
CN105304043B (zh) * | 2015-11-11 | 2018-01-02 | 开封市金石科技有限公司 | 一种基于电流方向的隔离式串行液晶驱动系统及方法 |
US9997208B1 (en) * | 2017-03-29 | 2018-06-12 | Qualcomm Incorporated | High-speed level shifter |
US10733353B2 (en) * | 2018-09-18 | 2020-08-04 | Taiwan Semiconductor Manufacturing Company Ltd. | System and method for forming integrated device |
CN109917888B (zh) * | 2019-02-26 | 2023-12-12 | 深圳微步信息股份有限公司 | 一种内存转vpp_2v5电路及计算机 |
US11264093B1 (en) | 2020-08-25 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company Limited | Duo-level word line driver |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4274014A (en) * | 1978-12-01 | 1981-06-16 | Rca Corporation | Switched current source for current limiting complementary symmetry inverter |
JPS59175218A (ja) * | 1983-03-24 | 1984-10-04 | Fujitsu Ltd | Cmosインバ−タ |
EP0264614A1 (en) * | 1986-09-11 | 1988-04-27 | Matsushita Electric Industrial Co., Ltd. | Mos fet drive circuit providing protection against transient voltage breakdown |
US5136190A (en) * | 1991-08-07 | 1992-08-04 | Micron Technology, Inc. | CMOS voltage level translator circuit |
US5321324A (en) * | 1993-01-28 | 1994-06-14 | United Memories, Inc. | Low-to-high voltage translator with latch-up immunity |
JP3227946B2 (ja) * | 1993-11-12 | 2001-11-12 | ソニー株式会社 | レベル変換回路 |
JPH08330939A (ja) * | 1995-06-05 | 1996-12-13 | Toshiba Microelectron Corp | レベルシフタ回路 |
JPH09200035A (ja) * | 1996-01-17 | 1997-07-31 | Sharp Corp | レベル変換回路 |
JPH09205351A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | レベルシフト回路 |
JP3731322B2 (ja) * | 1997-11-04 | 2006-01-05 | ソニー株式会社 | レベルシフト回路 |
US6191636B1 (en) * | 1999-09-22 | 2001-02-20 | Cypress Semiconductor Corp. | Input buffer/level shifter |
JP2001102916A (ja) * | 1999-09-30 | 2001-04-13 | Sony Corp | レベルシフト回路 |
JP3532181B2 (ja) * | 2001-11-21 | 2004-05-31 | 沖電気工業株式会社 | 電圧トランスレータ |
JP3813538B2 (ja) * | 2001-11-28 | 2006-08-23 | 富士通株式会社 | レベルシフタ |
JP2003309462A (ja) * | 2002-04-15 | 2003-10-31 | Mitsubishi Electric Corp | レベルシフト回路 |
JP3657243B2 (ja) * | 2002-06-28 | 2005-06-08 | Necエレクトロニクス株式会社 | レベルシフタ、半導体集積回路及び情報処理システム |
US6801064B1 (en) * | 2002-08-27 | 2004-10-05 | Cypress Semiconductor, Corp | Buffer circuit using low voltage transistors and level shifters |
US6803801B2 (en) * | 2002-11-07 | 2004-10-12 | Lsi Logic Corporation | CMOS level shifters using native devices |
US6842043B1 (en) * | 2003-03-11 | 2005-01-11 | Xilinx, Inc. | High-speed, low current level shifter circuits for integrated circuits having multiple power supplies |
US6954100B2 (en) * | 2003-09-12 | 2005-10-11 | Freescale Semiconductor, Inc. | Level shifter |
US20050174158A1 (en) * | 2004-02-06 | 2005-08-11 | Khan Qadeer A. | Bidirectional level shifter |
GB2411059B (en) * | 2004-02-11 | 2007-09-19 | Motorola Inc | An apparatus for voltage level shifting |
JP3914933B2 (ja) * | 2004-03-24 | 2007-05-16 | エルピーダメモリ株式会社 | レベル変換回路 |
US7312636B2 (en) * | 2006-02-06 | 2007-12-25 | Mosaid Technologies Incorporated | Voltage level shifter circuit |
-
2006
- 2006-02-06 US US11/347,289 patent/US7312636B2/en not_active Expired - Fee Related
- 2006-11-10 TW TW095141702A patent/TWI426525B/zh not_active IP Right Cessation
- 2006-11-21 CN CN2006800523440A patent/CN101366179B/zh not_active Expired - Fee Related
- 2006-11-21 JP JP2008552654A patent/JP5128499B2/ja not_active Expired - Fee Related
- 2006-11-21 ES ES06804754.7T patent/ES2455091T3/es active Active
- 2006-11-21 KR KR1020087021709A patent/KR101287776B1/ko not_active IP Right Cessation
- 2006-11-21 WO PCT/CA2006/001896 patent/WO2007090261A1/en active Application Filing
- 2006-11-21 EP EP06804754.7A patent/EP1982413B1/en not_active Not-in-force
-
2007
- 2007-10-31 US US11/930,527 patent/US7541837B2/en not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102638254A (zh) * | 2011-02-15 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 低泄漏功率检测电路 |
CN102323844A (zh) * | 2011-06-20 | 2012-01-18 | 旭曜科技股份有限公司 | 宽输出范围的转换系统 |
CN102323844B (zh) * | 2011-06-20 | 2013-11-13 | 旭曜科技股份有限公司 | 宽输出范围的转换系统 |
CN102545267A (zh) * | 2012-02-09 | 2012-07-04 | 上海交通大学 | 双馈风电机组低电压穿越方法 |
CN102545267B (zh) * | 2012-02-09 | 2016-04-13 | 上海交通大学 | 双馈风电机组低电压穿越方法 |
CN103106921A (zh) * | 2012-12-26 | 2013-05-15 | 上海宏力半导体制造有限公司 | 用于行译码电路的电平位移器 |
CN103106921B (zh) * | 2012-12-26 | 2017-03-08 | 上海华虹宏力半导体制造有限公司 | 用于行译码电路的电平位移器 |
CN107004444B (zh) * | 2014-12-18 | 2020-11-24 | 英特尔公司 | 用于使用隧道场效应晶体管的密集电路的装置、方法和系统 |
CN107004444A (zh) * | 2014-12-18 | 2017-08-01 | 英特尔公司 | 用于使用隧道场效应晶体管的密集电路的装置、方法和系统 |
CN107636966A (zh) * | 2015-06-05 | 2018-01-26 | 高通股份有限公司 | 使用预处理电路的电压电平移位器与相关系统和方法 |
CN105632438A (zh) * | 2016-01-08 | 2016-06-01 | 京东方科技集团股份有限公司 | 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路 |
CN105632438B (zh) * | 2016-01-08 | 2017-12-08 | 京东方科技集团股份有限公司 | 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路 |
CN109219926B (zh) * | 2016-05-23 | 2022-04-12 | 高通股份有限公司 | 具有宽输入电压范围的低功率接收器 |
CN109219926A (zh) * | 2016-05-23 | 2019-01-15 | 高通股份有限公司 | 具有宽输入电压范围的低功率接收器 |
CN109478884A (zh) * | 2016-06-30 | 2019-03-15 | 高通股份有限公司 | 高速电压电平转换器 |
CN108712166A (zh) * | 2018-02-27 | 2018-10-26 | 北京时代民芯科技有限公司 | 一种自适应电平转换电路 |
CN108712166B (zh) * | 2018-02-27 | 2022-06-28 | 北京时代民芯科技有限公司 | 一种自适应电平转换电路 |
CN110246446A (zh) * | 2018-03-07 | 2019-09-17 | 二劳额市首有限公司 | 电流重复使用电路 |
CN110246446B (zh) * | 2018-03-07 | 2023-02-14 | 阿科尼克株式会社 | 电流重复使用电路 |
CN110401438A (zh) * | 2018-04-24 | 2019-11-01 | 意法半导体国际有限公司 | 具有晶体管有条件本体偏置的电平移位电路 |
CN111130531A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 多位电平转换器、电平转换器使能电路及电平转换方法 |
CN111130531B (zh) * | 2018-10-31 | 2023-06-09 | 台湾积体电路制造股份有限公司 | 多位电平转换器、电平转换器使能电路及电平转换方法 |
CN114070297A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子(北京)股份有限公司 | 微功耗的电平翻转电路及降低电路中瞬态电流的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080054941A1 (en) | 2008-03-06 |
WO2007090261A1 (en) | 2007-08-16 |
JP5128499B2 (ja) | 2013-01-23 |
TWI426525B (zh) | 2014-02-11 |
ES2455091T3 (es) | 2014-04-14 |
TW200733131A (en) | 2007-09-01 |
KR20090003202A (ko) | 2009-01-09 |
CN101366179B (zh) | 2013-04-10 |
EP1982413A4 (en) | 2010-05-26 |
JP2009526423A (ja) | 2009-07-16 |
KR101287776B1 (ko) | 2013-07-23 |
EP1982413B1 (en) | 2014-01-08 |
EP1982413A1 (en) | 2008-10-22 |
US7312636B2 (en) | 2007-12-25 |
US20070182450A1 (en) | 2007-08-09 |
US7541837B2 (en) | 2009-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101366179B (zh) | 电压电平转换器电路 | |
US7313050B2 (en) | Word-line driver for memory devices | |
US8072823B2 (en) | Semiconductor memory device | |
CN101312069A (zh) | 半导体存储装置 | |
US7863963B2 (en) | Level shifter for change of both high and low voltage | |
CN101790761B (zh) | 泄漏减少的字线驱动器电路 | |
KR930002574B1 (ko) | 워드라인 구동회로 | |
US20090033361A1 (en) | Switching circuits and methods for programmable logic devices | |
CN110148433B (zh) | 一种dram全局字线驱动电路及其降低漏电的方法 | |
US8582380B2 (en) | Systems, circuits, and methods for charge sharing | |
CN109961810B (zh) | Rom存储阵列的字线驱动电路及rom存储器 | |
KR100445353B1 (ko) | 반도체 집적회로 | |
CN209747134U (zh) | 一种dram全局字线驱动电路 | |
CN112652337B (zh) | 存储器的行译码器 | |
CN102122949B (zh) | 一种闪存电路 | |
CN100552816C (zh) | 半导体存储装置 | |
US6111809A (en) | Line decoder for a low supply voltage memory device | |
CN117912506A (zh) | 电源控制电路及存储器 | |
KR20000043180A (ko) | 서브 워드라인 디코더 | |
CN117912507A (zh) | 电源控制电路及存储器 | |
CN106297868A (zh) | 驱动子字线的半导体存储器元件 | |
US8351272B2 (en) | Apparatuses and methods to reduce power consumption in digital circuits | |
TW202401434A (zh) | 電力控制裝置、電路及方法 | |
US9606150B1 (en) | Sensing arrangement for sensing a voltage from multiple voltage sources | |
KR100357180B1 (ko) | 비휘발성 메모리 장치의 로우 디코더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC. Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Ontario, Canada Patentee after: Examine Vincent Zhi Cai management company Address before: Ontario, Canada Patentee before: Mosaid Technologies Inc. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130410 Termination date: 20151121 |
|
EXPY | Termination of patent right or utility model |