CN110246446B - 电流重复使用电路 - Google Patents

电流重复使用电路 Download PDF

Info

Publication number
CN110246446B
CN110246446B CN201910168906.7A CN201910168906A CN110246446B CN 110246446 B CN110246446 B CN 110246446B CN 201910168906 A CN201910168906 A CN 201910168906A CN 110246446 B CN110246446 B CN 110246446B
Authority
CN
China
Prior art keywords
circuit
voltage
display device
bottom voltage
dynamic range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910168906.7A
Other languages
English (en)
Other versions
CN110246446A (zh
Inventor
金晖哲
李玟宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aconic Inc
Original Assignee
Aconic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aconic Inc filed Critical Aconic Inc
Publication of CN110246446A publication Critical patent/CN110246446A/zh
Application granted granted Critical
Publication of CN110246446B publication Critical patent/CN110246446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

根据本实施方案的显示装置包括：第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；以及第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压。

Description

电流重复使用电路
相关申请的交叉引用
本申请要求2018年3月7日提交的韩国专利申请No.10-2018-0026892的优先权和权益，其公开内容通过引用整体并入本文。
技术领域
本发明涉及一种配置为允许电流被重复使用的电路。
背景技术
在以高电压工作的电路中，N沟道金属氧化物半导体(NMOS)晶体管或NMOS晶体管和P沟道金属氧化物半导体(PMOS)晶体管插入在顶电压轨(top voltage rail)和底电压轨(bottom voltage rail)之间以执行目标功能，并且是电连接的。从顶电压轨提供的电压和电流被施加到晶体管，使得晶体管服务于目标功能。通过晶体管的电流被提供给底电压轨。
发明内容
在传统电路中，提供给底电压轨的电流不被重复使用，而是被刷新到地电势或参考电势，因此消耗功率。例如，在配置为在9V的顶电压和2V的底电压之间工作的电路中，由2V的底电压收集的电流不被重复使用，并且流向参考电势或地电势，因此消耗功率。实施方案的目的是重复使用从高压电路的底电压轨收集的电流，以减少不必要的功率消耗。
本发明的一个方面提供了一种显示装置，包括：第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；以及第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压。
附图说明
通过参照附图详细描述本发明的示例性实施方案，本发明的上述和其它目的、特征和优点对本领域的普通技术人员来说将变得更加清楚，其中：
图1是示出显示系统的示意图；
图2为根据本实施方案的源驱动器的示意性框图；
图3是示出根据本实施方案的在其上形成有源驱动器的硅衬底的示意性截面图；
图4至图6为根据本实施方案的高压(HV)电路、低压电路与低压电源之间的连接关系的示意图；
图7A、图7B、图8A、图8B、图9A、图9B是示出HV电路(400)的实施方案的示意性电路图；
图10是示出电流旁路电路的实施方案的示意性电路图；与
图11是示出防止回流电路的实施方案的示意性电路图。
具体实施方式
由于与本发明相关的描述是作为用于描述其结构和功能的示例性实施方案而提供的，因此不应解释为本发明的范围限于说明书中描述的实施方案。即，由于实施方案易于进行各种修改和替换形式，因此应当理解，本发明的范围覆盖落入本发明的精神内的等同物。
同时，说明书中描述的术语应当理解如下。
术语第一、第二等在本文中用于区分一个元件与另一个元件，并且本发明的范围不限于此。例如，第一元件可以被称为第二元件，第二元件可以类似地被称为第一元件。
除非上下文另外清楚地指示，单数形式“一”、“一个”和“该”也旨在包括复数形式。还应当理解，术语“包括”、“包含”和/或“含有”在用于本文时，详细说明存在所述特征、整数、步骤、操作、元件、部件和/或其组，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组。
用于描述本发明实施方案的术语“和/或”用于表示其每一个和全部。例如，应当理解，表述“A和/或B”表示“A、B以及A和B”的全部。
虽然描述了本发明的实施方案，但是在确定需要区分被配置为执行类似功能的多个元件的情况下，向其添加诸如a、b、c、1、2、3等的符号来描述元件，但是在不需要区分多个元件的情况下，可以不添加符号来描述元件。
虽然描述了实施方案，但是不区分单线、差分线和总线。然而，在需要区分单端信号线、差分信号线和总线的情况下，对它们进行区分和描述。
除非另有定义，否则本文所用的所有术语应解释为本发明所属领域的通常含义。还应当理解，除非在本文中明确地这样定义，否则常用的术语也应当被解释为在相关领域中的通常含义，而不是理想化的或过于正式的含义。
以下，将参考附图描述根据本实施方案的电流重复使用电路的示例。图1是显示系统的示意图。参照图1，显示系统包括显示面板、栅极驱动器、源驱动器1a至源驱动器1n以及定时(timing)控制器，该定时控制器配置为改变外部提供的屏幕源的特性或者根据显示系统的分辨率和特性来调整驱动时刻。定时控制器和源驱动器1a至源驱动器1n可以根据显示面板的特性而单独形成，或者如附图所示，定时控制器和源驱动器1a至源驱动器1n可以形成为一个芯片。
图2为本实施方案的源驱动器1的示意性框图。请参照图2，源驱动器1包括移位寄存器、数据锁存器、采样/保持(S/H)寄存器、包括电平转换器的栅极驱动器电路、数字模拟转换器(DAC)以及放大器。作为一个示例，放大器可以是具有单位增益的缓冲器。
移位寄存器顺序地移位并输出起始脉冲(SP)。数据锁存器锁存并提供图像数据，S/H寄存器根据SP对被锁存的图像信号进行采样得到采样数据，并保持所述采样数据以向电平转换器提供所述采样数据。
电平转换器接收数字位以提供输出信号，该输出信号的电平被转换以使输出信号的电平在上限电压和下限电压之间摆动。作为一个示例，DAC接收伽马(gamma)电压，将电平转换器提供的输出信号转换为模拟信号，并向放大器提供模拟信号；以及，放大器放大模拟信号，并向显示面板提供该模拟信号，从而显示与输入数据相对应的图像。作为另一示例，DAC接收作为上限电压的电压和作为下限电压的电压，其中，在所述上限电压中，在伽马(gamma)电压的上限值上加上了上净空电压；在所述下限电压中，伽马(gamma)电压降低了下净空电压。
图3是示出根据本实施方案的在其上形成有源驱动器的硅衬底的示意性截面图。源驱动器1可以形成在半导体衬底sub上。根据图3所示的示例，半导体衬底sub可以掺杂有p型掺杂剂。根据位于相应区域的电路工作的电压范围和/或输入和输出信号的电压范围，半导体衬底sub可以被分成多个区域，例如低电压区、高电压区等。例如，低电压(LV)电路500，诸如以相对低的电压工作的数字电路，位于低电压区中。在高电压区中，电平转换器(见图2)配置为接收图像数据，该图像数据是由设置在低电压区中的数字电路提供的数字信号，并且该电平转换器配置为将该信号的电平转换至足以驱动DAC的电压，该DAC(见图2)由电平转换器驱动以生成与图像数据、放大器等相对应的灰度电压。
低电压区和高电压区可以形成于三阱结构中。三阱结构包括形成在p型衬底中的深N阱(DNW)、在DNW中的设置有P沟道金属氧化物半导体(PMOS)晶体管的N阱(NW)、以及设置有N沟道金属氧化物半导体(NMOS)晶体管的P阱(PW)。作为未示出的三阱的示例，PW形成于DNW中，并且其中设置有PMOS晶体管的NW形成于PW中。
低于提供给高电压区的驱动电压的低驱动电压VDD,LV和VSS,LV被提供给低电压区。根据图3所示的实施方案，用低驱动电压VDD,LV和VSS,LV驱动的电路设置在低电压区中。以这对低驱动电压VDD,LV和VSS,LV工作的电路设置在NW和PW内，并且NW和PW被偏置至低驱动电压VDD,LV和VSS,LV。作为示例，低驱动电压VDD,LV和VSS,LV分别为1.2V和0V。作为另一示例，低驱动电压VDD,LV和VSS,LV分别为1.8V和0V。作为未示出的示例，在低电压区中可以设置其中电路以多个低驱动电压工作的多个区域。
高电压区具有三阱结构，PMOS器件和NMOS器件分别设置在三阱结构中包含的NW和PW中。图3示出了高电压区的示例，该高电压区包括提供有第一顶电压VDD,HV1和第一底电压VSS,HV1的NW和PW所在的区域，以及提供有第二顶电压VDD,HV2和第二底电压VSS,HV2的NW和PW所在的区域。作为未示出的另一示例，可以向高电压区提供单个顶电压和单个底电压。作为未示出的另一示例，在高电压区中，多个PW可以被设置在一个DNW中，多个PW可以被偏置至不同电压，并且NMOS元件可以位于多个PW中。此外，在高电压区中，多个NW可以位于一个DNW中，多个NW可以被偏置至不同电压，并且PMOS元件可以位于多个NW中。
图4至图6是示出高压(HV)电路400、LV电路500和低压电源LDO之间的连接关系的示意图。参照图4和图6，HV电路400接收需要从顶电压VDD,HV的轨驱动以进行工作的电流，并向底电压VSS,HV的轨发送该电流。
作为一个实施方案，通过顶电压VDD,HV的轨提供的顶电压VDD,HV可大于LV电路500的顶电压VDD,LV，通过底电压VSS,HV的轨提供的底电压VSS,HV可大于LV电路500的顶电压VDD,LV。此外，底电压VSS,HV是不为0V的电压，并且可以具有大于参考电压或地电压的电压值。
作为一个实施方案，LV电路500和HV电路400可以通过半导体衬底sub中的不同DNW彼此电隔离(见图3)。因此，HV电路的底电压VSS,HV可具有不同于LV电路的底电压的、大于0V的电压值。
作为一个实施方案，HV电路400中处理的电压的范围通常高于提供给LV电路500的电压的水平。因此，在由DNW分压的电路中，PW可以被偏置至高于地电压的电压，并且底电压VSS,HV可以高于0V。
由于HV电路400在底电压VSS,HV稳定地工作时为低阻抗，所以底电压VSS,HV可连接到外部提供的电源轨。
在图4所示的实施方案中，连接到HV电路400的底电压VSS,HV的电源轨可以连接到被配置为提供不同电压的多个电源中的任何一个电源，该电源被配置为提供与HV电路的动态范围相对应的电压。作为示例，当由于HV电路400的窄动态范围而必须提供3V的底电压VSS,HV时，配置为提供底电压VSS,HV的电源轨可以连接到配置为提供3V的电源VDD,EXT。
作为另一实施方案，当由于HV电路400的宽动态范围而使得底电压VSS,HV必须为2V或更小时，配置为提供底电压VSS,HV的电源轨可连接到配置为提供1.8V的电源。
在图5所示的实施方案中，连接到HV电路400的底电压VSS,HV的电源轨可以通过底部电源选择开关连接到被配置为提供不同电压的多个电源中任何一个电源，该电源被配置为提供与HV电路的动态范围相对应的电压。作为示例，当由于HV电路400的窄动态范围而可以提供3V的底电压VSS,HV时，底部电源选择开关SWext1接通，使得配置为提供底电压VSS,HV的电源轨可以连接到配置为提供3V的电源VDD,EXT1。
作为另一实施方案，当由于HV电路400的宽动态范围而需要提供2V或更小的电压作为底电压VSS,HV时，底部电源选择开关SWext2接通，使得配置成提供底电压VSS,HV的电源轨可连接到配置成提供1.8V的电源VDD,EXT2。
在图5所示的实施方案中，两个电源通过底部电源选择开关连接到底电压轨，但是两个或更多个电源可以通过底部电源选择开关向底电压轨提供电压，以对应于HV电路400的动态范围。
在图6所示的实施方案中，当需要HV电路400的宽动态范围时，第一动态范围保证开关SWhd1可接通，并且第二动态范围保证开关SWhd2可断开。当第一动态范围保证开关SWhd1接通时，可以提供比LV电路500的顶电压的电压值低的电压VDD,EXT3作为HV电路400的底电压VSS,HV。当第二动态范围保证开关SWhd2断开时，可以防止向低压电源LDO提供HV电路400的底电压VDD,EXT3。
在未示出的实施方案中，当提供比电压VDD,EXT3的电压值高的电压VDD,EXT4足够作为HV电路400的动态范围中的HV电路400的底电压时，第一动态范围保证开关SWhd1可以接通，并且第二动态范围保证开关SWhd2可以接通。
根据图6中所示的实施方案，存在如下优点：可调整提供到HV电路400的底电压以确保HV电路400的宽动态范围。作为示例，电压VDD,EXT3可以是地电压，在这种情况下，HV电路400可以像传统电路配置那样工作。
作为一个实施方案，可以根据LV电路500中使用的元件的种类来确定由低压电源LDO提供给LV电路500的顶电压VDD,LV是0.9V、1V、1.2V、1.8V等。提供给低压电源LDO的顶电压VDD,LV可以与HV电路400的底电压VSS,HV相同。
作为一个实施方案，HV电路的底电压VSS,HV的电压值可高于提供给LV电路的顶电压VDD,LV的电压值。此外，提供给低压电源LDO的顶电压VDD,LV可以根据HV电路400的底电压VSS,LV来确定。
根据图4和图5所示的实施方案，由HV电路400提供的电流iHV,REUSE被提供给低压电源LDO，并因此被提供给LV电路500。低压电源LDO可以是低压差稳压器(LDO)，并且低压电源LDO提供操作LV电路500所需的功率。
当从低压电源LDO向LV电路500提供电流iLV并且HV电路400不向低压电源LDO提供电流iHV,REUSE时，电源必须向低压电源提供电流iVDD,ext。然而，当HV电路400向低压电源LDO提供电流iHV,REUSE时，由电源提供的电流可以减少电流iHV,REUSE，因此可以降低功耗。
图7A、图7B、图8A、图8B、图9A、图9B为HV电路400的实施方案的电路示意图。在图7A所示的实施方案中，HV电路400可以包括一个或多个电平转换器、DAC和数据驱动放大器(data amp)，其中，电平转换器配置为使作为显示装置的任何一个通道的输入而提供的信号D[n]转换，以使信号D[n]在顶电压VDD,HV和底电压VSS,HV之间摆动；DAC配置为输出具有与输入数字信号D[n]相对应的、在顶电压VDD,HV和底电压VSS,HV之间的电平的信号；数据驱动放大器配置成用于缓冲由DAC输出的信号，并输出缓冲后的信号。在图7B所示的实施方案中，HV电路400可以包括与多个通道相对应的电平转换器、DAC和数据放大器中的任一个或多个。
参照图8A，HV电路400可以包括形成于高电压区(见图3)中的电路，该电路具有配置为将图像数据转换为模拟信号的DAC(未示出)、数据放大器、预驱动器等，该预驱动器配置为在向显示像素提供目标电压之前用顶电压VDD,HV和底电压VSS,HV之间的电压来预驱动显示像素(未示出)和/或连接到显示像素的线。
控制单元可以包括比较器(未示出)和逻辑门(未示出)，该比较器配置为接收并比较目标电压VIN和负载电压VOUT以输出结果，该逻辑门配置为接收有效信号和比较器的输出信号并对其执行逻辑操作。
参照图8B，HV电路400可包含多个电路，每一电路配置成用于驱动单个通道。根据图8A和图8B所示的实施方案，由于通过底电压VSS,HV的轨提供给电流重复使用电路10的电流增加，所以存在功耗降低的优点。
参照图9A和图9B，连接到低压电源LDO的HV电路400可以具有一个或多个预驱动器。预驱动器和其它电路可以接收不同的顶电压和底电压。
在显示驱动电路的情况下，由于多个数据放大器同时对电容性负载进行充电或放电，消耗电流的峰值较高。因此，根据电源端子的电压降(IR降)和/或电流随时间的变化而产生di/dt噪声，并且提供给电路的源电压可以变化。
作为一个实施方案，当向预驱动器提供顶电压VDD,HV和底电压VSS,HV，并且向除预驱动器之外的其它电路提供顶电压VDD,HV和作为底电压的地电压时，对用于驱动数据的主电路的噪声的影响可以降低。另外，当顶电压VDD,HV和VDD,HV'在芯片中被分压并且通过在芯片外部的铁氧体磁珠或电阻器彼此连接时，从直流(DC)角度看，顶电压VDD,HV和VDD,HV'可以相互连接，但是从交流(AC)角度看，顶电压VDD,HV和VDD,HV'可以相互隔离，从而减小噪声影响。另外，由于可以使用预驱动器来重复使用电流，因此存在可以降低电流消耗的优点。
根据未示出的另一实施方案，HV电路400可以是显示像素和连接到源驱动器并充当电容性负载的数据驱动线。作为一个实施方案，源驱动器可以向数据驱动线和连接到数据驱动线的显示像素提供高电压，以对数据驱动线和显示像素中的电压进行充电，从而驱动像素；并且，当提供低电压时，电容性负载中充电的电荷可以以电流的形式通过连接到数据放大器的底电压VSS,HV的轨，并且可以向电流重复使用电路10提供电荷。
LV电路500是配置为接收用于工作的顶电压VDD,LV的电路。作为一个实施方案，顶电压VDD,LV可以是低于或等于底电压VSS,HV的电压。作为一个实施方案，LV电路500可以是功耗低的数字逻辑电路。当本实施方案应用于显示电路时，LV电路可以是诸如定时控制器的数字逻辑电路。
图10是示出电流旁路电路的实施方案的示意性电路图。电流旁路电路600可以包括旁路开关SWb和连接到旁路开关SWb的电阻器。在一个实施方案中，当由HV电路提供的电流iHV,REUSE大于流经LV电路500的电流iLV时，包括在电流旁路电路600中的开关SWb可以工作，使得过量的电流被提供给外部电源以增加电压。在这种情况下，旁路开关SWb可以接通，以将提供给LV电路500的电流至少分流出一些。
图11是示出防止回流电路700的实施方案的示意性电路图。根据图11中所示的实施方案，防止回流电路700包括插入在顶电压VDD,HV的轨和HV电路400之间的防止回流开关SWr，并且包括配置为控制防止回流开关的控制电路710。根据未示出的实施方案，防止回流电路700包括插入在底电压VSS,HV的轨和HV电路400之间的防止回流电路，以及配置为控制防止回流电路的控制电路。
若在HV电路400的初始操作阶段中，顶电压VDD,HV达到目标电压电平的时间大于底电压VSS,HV达到目标电压电平的时间，则应当提供给低压电源LDO的电流可以从底电压朝回流至顶电压。防止回流电路700防止电流的回流。作为实施方案，控制电路(未示出)可以包括电平检测器，该电平检测器配置为比较顶电压VDD,HV与预定电压电平，并且使用检测结果来控制防止回流开关SWr。
根据常规技术，提供给HV电路400中的底电压VSS,HV的轨的电流被提供给地电压。相应地，由于电流没有被重复使用，所以功耗高。然而，根据本实施方案，由于HV电路400将提供给底电压VSS,HV的轨的电流提供给LV电路500，所以可以减少驱动LV电路500所需的电流，因此可以降低功耗。
已经参考附图中示出的实施方案描述了本发明，但是实施方案仅是示例，并且本领域技术人员将理解，可以从实施方案做出包括各种改变和等同物的另一实施方案。因此，本发明的范围将由所附权利要求书来限定。
[附图标记]
400：高压电路(HV电路)
500：低压电路(LV电路)
LDO：低压电源。

Claims (16)

1.一种显示装置，包括：
第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；
第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；和
第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压，
其中，在所述第一底电压为低阻抗时，所述第一电路稳定地工作，所述第一底电压连接到外部提供的电源轨，以使得提供给所述第一电路的所述第一底电压是能够根据所述第一电路的动态范围选择的。
2.如权利要求1所述的显示装置，其中，
所述第一电路包括显示驱动电路，
所述显示驱动电路具有电平转换电路、数模转换器和数据驱动放大器的预驱动器中的任一个或多个。
3.如权利要求1所述的显示装置，其中，所述第一电路包括多个驱动电路，每个所述驱动电路配置为驱动单个数据通道。
4.如权利要求1所述的显示装置，其中，所述第一电路包括一个或多个显示像素。
5.如权利要求1所述的显示装置，其中，所述第二电路包括数字逻辑电路。
6.如权利要求1所述的显示装置，其中，所述第二电路包括定时控制器电路。
7.如权利要求1所述的显示装置，其中，所述第一底电压的电压值大于所述第二顶电压的电压值。
8.如权利要求1所述的显示装置，还包括防止回流电路，其中，
所述防止回流电路插入在配置为提供所述第一顶电压的顶部电源轨和所述第一电路之间，并且
当所述第一底电压大于所述第一顶电压时，所述防止回流电路断开。
9.如权利要求1所述的显示装置，还包括防止回流电路，其中，
所述防止回流电路插入在配置为提供所述第一底电压的底部电源轨和所述第一电路之间，并且
当所述第一底电压大于所述第一顶电压时，所述防止回流电路断开。
10.如权利要求1所述的显示装置，还包括电流旁路电路，其中，
当由所述第一电路提供的电流大于由所述第二电路提供的电流时，所述电流旁路电路将由所述第一电路提供的所述电流分流至少一定量。
11.如权利要求1所述的显示装置，其中，所述第一底电压的电压值大于地的电压值。
12.如权利要求1所述的显示装置，其中，所述第一电路和所述第二电路设置在不同深阱中。
13.如权利要求1所述的显示装置，其中：
提供所述第一顶电压和所述第一底电压作为所述第一电路的一对驱动电压；以及
提供所述第二顶电压和所述第二底电压作为所述第二电路的一对驱动电压。
14.一种显示装置，包括：
第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；
第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；
第二电路电源，配置为向所述第二电路提供所述第二顶电压；和
第一动态范围保证开关，配置为接通，以提供比提供给所述第二电路电源的驱动电压小的电压作为所述第一底电压。
15.如权利要求14所述的显示装置，还包括第二动态范围保证开关，配置为当所述第一动态范围开关接通时断开，以不向所述第二电路的驱动电源提供所述第一底电压。
16.如权利要求14所述的显示装置，还包括第二动态范围保证开关，配置为当所述第一动态范围保证开关断开时接通，以提供比提供给所述第二电路电源的驱动电压小的电压作为所述底电压。
CN201910168906.7A 2018-03-07 2019-03-06 电流重复使用电路 Active CN110246446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180026892A KR101918212B1 (ko) 2018-03-07 2018-03-07 전류 재사용 회로
KR10-2018-0026892 2018-03-07

Publications (2)

Publication Number Publication Date
CN110246446A CN110246446A (zh) 2019-09-17
CN110246446B true CN110246446B (zh) 2023-02-14

Family

ID=65323052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910168906.7A Active CN110246446B (zh) 2018-03-07 2019-03-06 电流重复使用电路

Country Status (3)

Country Link
US (1) US10984749B2 (zh)
KR (1) KR101918212B1 (zh)
CN (1) CN110246446B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12094402B2 (en) 2019-03-29 2024-09-17 Lapis Semiconductor Co., Ltd. Display driving device
US11915632B2 (en) 2020-02-18 2024-02-27 Lg Electronics Inc. Signal processing device capable of reducing breakdown phenomenon in case of power off or power down, and image display device including the same
US11177773B1 (en) * 2020-07-22 2021-11-16 Semtech Corporation Transimpedance amplifiers

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392529A (zh) * 2001-06-15 2003-01-22 精工爱普生株式会社 线驱动电路,电光装置,及显示装置
CN101366179A (zh) * 2006-02-06 2009-02-11 莫塞德技术公司 电压电平转换器电路
CN102956174A (zh) * 2011-08-17 2013-03-06 联咏科技股份有限公司 可分享电荷的显示器驱动装置及驱动方法
CN105938710A (zh) * 2015-03-03 2016-09-14 二劳额市首有限公司 能量可回收的数据驱动器、显示器以及驱动显示器的方法
US9584122B1 (en) * 2016-06-22 2017-02-28 Apple Inc. Integrated circuit power reduction through charge
CN107026642A (zh) * 2016-02-02 2017-08-08 三星电子株式会社 用于在低电压下操作的发射器电路和接收器电路
CN107222197A (zh) * 2016-03-21 2017-09-29 二劳额市首有限公司 电平移位器、数模转换器、缓冲放大器、源极驱动器和电子装置
CN107507550A (zh) * 2016-06-14 2017-12-22 二劳额市首有限公司 一种能够高速充放电的源极驱动器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107733A (ja) * 1986-10-23 1988-05-12 Hitachi Zosen Corp 排ガス中の水銀の乾式除去方法
JPH0559773A (ja) 1991-08-28 1993-03-09 Yuichi Yanagi 建築用内装材及びそれを備えた建築構造
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
US20090219270A1 (en) * 2005-11-18 2009-09-03 Nxp B.V. Apparatus for driving an lcd display with reducted power consumption
US7911437B1 (en) * 2006-10-13 2011-03-22 National Semiconductor Corporation Stacked amplifier with charge sharing
JP5358082B2 (ja) * 2007-10-31 2013-12-04 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置
KR100907390B1 (ko) * 2007-11-16 2009-07-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2012204188A (ja) * 2011-03-25 2012-10-22 Fujitsu Ltd 電子機器および発光素子駆動回路
KR20150127500A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 소스 드라이버 및 이를 포함하는 디스플레이 장치.
KR102429907B1 (ko) * 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
JP6557369B2 (ja) * 2018-01-30 2019-08-07 ラピスセミコンダクタ株式会社 ディスプレイ駆動装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392529A (zh) * 2001-06-15 2003-01-22 精工爱普生株式会社 线驱动电路,电光装置,及显示装置
CN101366179A (zh) * 2006-02-06 2009-02-11 莫塞德技术公司 电压电平转换器电路
CN102956174A (zh) * 2011-08-17 2013-03-06 联咏科技股份有限公司 可分享电荷的显示器驱动装置及驱动方法
CN105938710A (zh) * 2015-03-03 2016-09-14 二劳额市首有限公司 能量可回收的数据驱动器、显示器以及驱动显示器的方法
CN107026642A (zh) * 2016-02-02 2017-08-08 三星电子株式会社 用于在低电压下操作的发射器电路和接收器电路
CN107222197A (zh) * 2016-03-21 2017-09-29 二劳额市首有限公司 电平移位器、数模转换器、缓冲放大器、源极驱动器和电子装置
CN107507550A (zh) * 2016-06-14 2017-12-22 二劳额市首有限公司 一种能够高速充放电的源极驱动器
US9584122B1 (en) * 2016-06-22 2017-02-28 Apple Inc. Integrated circuit power reduction through charge

Also Published As

Publication number Publication date
CN110246446A (zh) 2019-09-17
KR101918212B1 (ko) 2019-01-29
US20190279591A1 (en) 2019-09-12
US10984749B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
CN110246446B (zh) 电流重复使用电路
US8471633B2 (en) Differential amplifier and data driver
US6392485B1 (en) High slew rate differential amplifier circuit
US8575986B2 (en) Level shift circuit and switching regulator using the same
US7514965B2 (en) Voltage comparator circuit with symmetric circuit topology
JP4515821B2 (ja) 駆動回路、動作状態検出回路及び表示装置
US10348324B2 (en) Digital-to-analog converter and source driver using the same
KR100998783B1 (ko) 버퍼 회로 및 드라이버 ｉｃ
US11538432B2 (en) Output buffer increasing slew rate of output signal voltage without increasing current consumption
US20100026679A1 (en) Booster circuit, display panel driver, and display device
US8477159B2 (en) Offset cancel output circuit of source driver for driving liquid crystal display
US11081036B1 (en) Slew rate enhancement circuit
US11232762B2 (en) Semiconductor device and data driver
CN101114421A (zh) 输出驱动装置及显示装置
KR20070070818A (ko) 출력신호의 슬루 레이트를 조절할 수 있는 데이터 라인드라이버와 그 방법, 상기 데이터 라인 드라이버를구비하는 디스플레이 장치
US6741230B2 (en) Level shift circuit and image display device
US7675323B2 (en) Differential signal receiver
US11456715B1 (en) Operational amplifier with reduced input capacitance
JP3617816B2 (ja) インピーダンス変換装置とそれを備えた表示装置の駆動装置
JPH07235844A (ja) アナログドライバｉｃの出力バッファ回路
US20030067345A1 (en) Current steering circuit for amplifier
JP3407447B2 (ja) 液晶表示システム及び電源供給方法
US11558043B2 (en) Voltage adjust circuit and operation method thereof
US12094402B2 (en) Display driving device
CN118692343A (zh) 输出放大器、源极驱动器以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210114

Address after: 416, 123A, Jianjian Keji Road, shinbei District, Kwangju, Korea

Applicant after: Aconic Inc.

Address before: Han Guojingjidao

Applicant before: INNOAXIS Co.,Ltd.

Applicant before: Aconic Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant