JP6557369B2 - ディスプレイ駆動装置 - Google Patents

ディスプレイ駆動装置 Download PDF

Info

Publication number
JP6557369B2
JP6557369B2 JP2018013271A JP2018013271A JP6557369B2 JP 6557369 B2 JP6557369 B2 JP 6557369B2 JP 2018013271 A JP2018013271 A JP 2018013271A JP 2018013271 A JP2018013271 A JP 2018013271A JP 6557369 B2 JP6557369 B2 JP 6557369B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
low
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018013271A
Other languages
English (en)
Other versions
JP2019132918A (ja
Inventor
宏嘉 一倉
宏嘉 一倉
洋喜 相澤
洋喜 相澤
剛 野坂
剛 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2018013271A priority Critical patent/JP6557369B2/ja
Priority to US15/962,861 priority patent/US10580357B2/en
Priority to CN201810555585.1A priority patent/CN110097849B/zh
Application granted granted Critical
Publication of JP6557369B2 publication Critical patent/JP6557369B2/ja
Publication of JP2019132918A publication Critical patent/JP2019132918A/ja
Priority to US16/788,687 priority patent/US11011111B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、複数の異なる電圧レベルの電源電圧が印加されることにより動作するディスプレイ駆動装置に関する。
一般に、半導体装置では内部回路の微細化に従って動作電圧が例えば、1.2Vのように低電圧化し、これにより消費電力の低減が図られている。ディスプレイ駆動装置においても、回路部分は半導体装置として構成されているので、制御回路等の論理回路は低電圧での動作が行われる。一方、ディスプレイパネルに駆動電圧を出力する出力回路を含む出力段では例えば、各画素の輝度レベルに対応した駆動電圧を生成するために7Vのような高電圧の動作電圧を必要としている。また、映像信号の入力インターフェース部などの前段回路は例えば、1.8Vのような中電圧の動作電圧で動作している。従って、ディスプレイ駆動装置では全てを単一の低電圧での動作とすることができない故に、電力消費の低減が進んでいなかった。しかしながら、近時のスマートフォン等のモバイル機器に使用されるディスプレイ駆動装置では、高精細化表示のため、また主電源であるバッテリーの頻繁な充電を避けるためにも電力消費の低減が特に要求されている。
特許文献1には、高電圧から1つ以上の任意の電圧を生成することができるボルテージレギュレータが開示されている。そのボルテージレギュレータでは、外部電源電圧を第1レギュレータ回路で降圧して第1の電源電圧を生成する他、第2レギュレータ回路及び第3レギュレータ回路が設けられ、第2レギュレータ回路及び第3レギュレータ回路は、第1の電源電圧を電源にして各々作動し、外部電源電圧を電圧降下素子を用いて降圧し、該降圧した電圧を入力電圧とする電圧制御用ドライバ素子を用いて第2の電源電圧及び第3の電源電圧を各々生成して個別の負荷に対して出力し得るようにしている。
特開2007−122156号公報
しかしながら、従来のディスプレイ駆動装置においては、低電力消費化のために電源電圧や動作電流を下げると、所望の特性を得ることができなくなったり、動作条件を変更する必要があったり、場合によっては所望の特性を得るために回路変更を行うと製造コストを上昇させてしまうという問題が生じ、消費電力の低減を容易に行うことは困難であった。
そこで、本発明の目的は、消費電力の低減を比較的に容易にかつ効果的に図ることができるディスプレイ駆動装置を提供することである。
本発明のディスプレイ駆動装置は、ディスプレイパネルを駆動する駆動装置であって、高電源電圧の印加に応じて動作電流を得て、前記ディスプレイパネルに駆動電圧を供給する高電圧動作部と、前記高電源電圧より低い低電源電圧の印加に応じて動作し、前記高電圧動作部を制御する低電圧動作部と、前記高電圧動作部から前記動作電流を受けて前記動作電流を前記低電圧動作部を介して接地側に供給し、それによって前記低電圧動作部に前記低電源電圧を印加させる再利用回路と、を備え、前記再利用回路は、前記高電源電圧より低くかつ前記低電源電圧より高い中電源電圧が印加される中電源線と前記低電圧動作部への電圧印加線との間に接続された第1のスイッチ素子と、前記高電圧動作部からの前記動作電流の受入線と前記電圧印加線との間に接続された第2のスイッチ素子と、前記低電圧動作部への印加電圧が、前記低電源電圧に等しい基準電圧に等しくなるように前記第1のスイッチ素子及び前記第2のスイッチ素子をオンオフ制御するスイッチ駆動手段と、を含むことを特徴としている。
本発明のディスプレイ駆動装置によれば、高電圧動作部を流れる動作電流を再利用回路によって低電圧動作部を介して接地側に供給し、これにより低電圧動作部に低電源電圧を印加させ、高電圧動作部の動作電流を有効に利用するので、電力消費量を低減させることができる。
本発明の実施例1として有機ELディスプレイ駆動装置の構成を示すブロック図である。 図1の装置の駆動電圧の電圧範囲を示す図である。 図1の装置中の再利用回路の具体的構成を示す回路図である。 図1の装置と消費電力を比較するための駆動装置例を示すブロック図である。 本発明の実施例2として有機ELディスプレイ駆動装置の構成を示すブロック図である。 図5の装置の回路をIC化した際の配置及び配線例を示している。
以下、本発明の実施例を、図面を参照しつつ詳細に説明する。
図1は本発明の実施例1としてディスプレイ駆動装置の構成を示している。なお、図1においては回路の配線として電源ライン及び駆動出力ラインだけを示しており、回路間の制御ラインや信号供給ラインは省略されている。
この駆動装置は、有機ELディスプレイパネル11を駆動するドライバ部12と、ドライバ部12に電源電圧を供給する2つの電源部13、14とを備えている。
有機ELディスプレイパネル11は例えば、複数の有機EL素子を各々画素としてマトリックス状に配置して表示パネルを構成したものである。電源部13は電源電圧として中電圧MV(中電源電圧)を生成し、電源部14は中電圧MVより高い電源電圧である高電圧HV(高電源電圧)を生成する。
ドライバ部12は、中電圧MVが電源電圧として印加されるMV回路21と、中電圧MVより低い電源電圧である低電圧LV(低電源電圧)が印加されるLV回路22(低電圧動作部)と、高電圧HVが電源電圧として印加されるHV回路23(高電圧動作部)と、LV回路22に低電圧LVを供給するために再利用回路24とを備えている。HV回路23はドライバ部12の出力段に相当し、有機ELディスプレイパネル11に駆動電圧VOUTを出力する部分である。MV回路21は例えば、入力画像信号を受けて入力画像信号に応じて有機ELディスプレイパネル11の表示ライン毎の各画素の輝度データを生成する部分である。LV回路22はドライバ部12の出力段より前段を担う、論理回路からなる制御回路であり、入力画像信号の同期信号に基づいてMV回路21及びHV回路23を制御する。
高電圧HV、中電圧MV及び低電圧LVはいずれも正の電圧であり、上述したようにHV>MV>LVの関係がある。この実施例では、HV=7[V]、MV=1.8[V]、LV=1.2[V]である。
HV回路23が有機ELディスプレイパネル11に対して出力する駆動電圧VOUTはいわゆるソースドライバ出力であり、図2に示すように低電圧LVより十分に高い電圧VOUTL、例えば、3[V]以上で、高電圧HVより低い電圧VOUTH、例えば、5[V]以下の電圧範囲である。
MV回路21及び再利用回路24の各々には電圧印加ライン31とグランドライン32とが個別に接続されている。電圧印加ライン31は電源部13の出力端に接続された中電圧MVの印加ラインである。グランドライン32は接地ラインであり、電源部13、14の接地ラインと共通のラインである。MV回路21及び再利用回路24には電圧印加ライン31を介して供給される中電圧MVによる電流IMVが動作電流として流れ込み、そして、その電流IMVはそれらの回路からグランドライン32に流れ出るようになっている。
HV回路23には電圧印加ライン33と中継接続ライン34とが接続されている。電圧印加ライン33は電源部14の出力端に接続された高電圧HVの印加ラインである。中継接続ライン34はHV回路23専用のグランドラインでもある。HV回路23には電圧印加ライン33を介して供給される高電圧HVによる電流IHVが動作電流として流れ込み、そして、その電流IHVはHV回路23から中継接続ライン34に流れ出るようになっている。
また、中継接続ライン34は再利用回路24に接続されている。再利用回路24は電圧印加ライン35(第2の電圧印加ライン)に接続され、低電圧LVを電圧印加ライン35に出力する。LV回路22には中継接続ライン34とグランドライン32とが接続されている。LV回路22には再利用回路24から中継接続ライン35を介して供給される低電圧LVによる電流ILVが動作電流として流れ込み、そして、その電流ILVはLV回路22からグランドライン32に流れ出るようになっている。
なお、ドライバ部12は図1に示したように、外部接続端子16〜19を有し、上記した有機ELディスプレイパネル11、電源部13、14及び外部接地との接続は外部接続端子16〜19を介して行われている。
再利用回路24は、具体的には図3に示すように基準電圧生成回路41、オペアンプ42と、スイッチ素子としての電界効果トランジスタ(PMOS FET)43、44と、スタートアップ回路45、46と、クランプ回路47と、パスコン(バイパスコンデンサ)48とを備えている。
基準電圧生成回路41及びオペアンプ42の各々には電圧印加ライン31(第1の電圧印加ライン)とグランドライン32とが個別に接続されており、中電圧MVが電源電圧として印加される。基準電圧生成回路41は、中電圧MVに基づいて低電圧LVを基準電圧として生成する基準電圧生成部である。基準電圧生成回路41は、中電圧MVから低電圧LVを得るために例えば、ツェナーダイオードと抵抗とを用いた簡単な定電圧回路、或いは直列接続の2つの抵抗による分圧回路と、ボルテージフォロワとを備えている。
基準電圧生成回路41のボルテージフォロワは上記した定電圧回路又は分圧回路から供給される低電圧LVを入力電圧とし、低インピーダンスで低電圧LVを出力する。
オペアンプ42は電界効果トランジスタ43、44各々をオンオフ駆動するスイッチ駆動手段である。オペアンプ42の正入力端は基準電圧生成回路41の出力端に接続され、負入力端は電界効果トランジスタ43、44各々のドレインに接続されている。オペアンプ42の出力端は電界効果トランジスタ43、44各々のゲートに接続されている。第1のスイッチ素子である電界効果トランジスタ43のソースは電圧印加ライン31に接続されている。第2のスイッチ素子である電界効果トランジスタ44のソースは中継接続ライン34に接続されている。また、電界効果トランジスタ43、44各々のドレインは電圧印加ライン35に接続されている。
スタートアップ回路45は電圧印加ライン35とグランドライン32とに接続され、電源投入時に電圧印加ライン35に一時的に低電圧LVにほぼ等しいスタートアップ電圧SV1を印加する。スタートアップ回路45は図示しないが、電圧印加ライン31に接続されており、例えば、中電圧MVに基づいてスタートアップ電圧SV1を生成する。スタートアップ電圧SV1は電源投入後、LV回路22の動作が安定するまでの時間だけ生成される。
スタートアップ回路46は中継接続ライン34とグランドライン32とに接続され、電源投入時に中継接続ライン34に一時的に中電圧MVより若干高いスタートアップ電圧SV2、例えば、2.0〜2.5[V]を印加する。スタートアップ回路46は図示しないが、電圧印加ライン33に接続されており、例えば、高電圧HVに基づいてスタートアップ電圧SV2を降圧生成する。スタートアップ電圧SV2は電源投入後、HV回路23の動作が安定するまでの時間だけ生成される。
クランプ回路47は中継接続ライン34とグランドライン32との間に設けられ、中継接続ライン34の電圧が、例えば、3[V]以上に過上昇することを防止するためのものである。パスコン48は中継接続ライン34とグランドライン32との間に設けられたキャパシタであり、中継接続ライン34の電圧のリップルを防止するためのものである。
このような構成を備えた駆動装置においては、電源部13、14が共に動作を開始して電源電圧が投入されると、先ず、スタートアップ回路45、46が直ちに動作する。これにより、電圧印加ライン35のレベルがスタートアップ電圧SV1まで上昇し、また中継接続ライン34のレベルがスタートアップ電圧SV2まで上昇する。
基準電圧生成回路41が低電圧LVの基準電圧を生成する。その基準電圧はオペアンプ42の正入力端に供給され、オペアンプ42はその負入力端の電圧と比較する。オペアンプ42と電界効果トランジスタ43とは電圧レギュレータとして動作する。すなわち、電界効果トランジスタ43は正入力端の電圧と負入力端の電圧とが等しくなるように電圧印加ライン31から電界効果トランジスタ43のソース・ドレイン間を介して電圧印加ライン35へ電流が流れ込むので、この結果、電圧印加ライン35の電圧は低電圧LVに安定化され、LV回路22に印加される。
一方、電源部14の出力電圧である高電圧HVが電圧印加ライン34を介してHV回路23に印加されるので、HV回路23が動作する。HV回路23の動作電流IHVは中継接続ライン34を介して再利用回路24に流れる。更に電界効果トランジスタ44のソース・ドレイン間を介して電圧印加ライン35へ流れ出す。電圧印加ライン35の電圧は低電圧LVに安定化され、LV回路22に印加される。よって、LV回路22には電流IMVの一部と電流IHVとの合成電流が電流ILVとして流れる。
電界効果トランジスタ44は電界効果トランジスタ43と共にオペアンプ42の出力電圧に応じてオンオフ動作するので、HV回路23の動作電流IHVの電圧印加ライン35へ流れ込みは、電圧印加ライン35の電圧を低電圧LVに安定化するように電界効果トランジスタ44のソース・ドレイン間によって制御される。電界効果トランジスタ44のソース・ドレイン間を流れる電流と電界効果トランジスタ44のゲート電位とによって電界効果トランジスタ44のソース・ドレイン間の電圧Vdsが決まるので、その電圧によって中継接続ライン34の電位も決まる。
HV回路23の動作により電流IHVが変化した場合には、中継接続ライン34の電圧も変動する。このような中継接続ライン34の電圧変動に対してクランプ回路47がその変動を抑制する。また、パスコン48は中継接続ライン34のリップル電圧を抑える。
なお、電流IHVと電流ILVとのバランスによっては、電圧印加ライン31と中継接続ライン34との間で電界効果トランジスタ43、44を介して双方向に電流が流れる可能性があるため、それを防止するように電界効果トランジスタ43、44のサイズ比が設定され、電界効果トランジスタ43、44それぞれに流れる電流の最適化が図られている。
図1に示した実施例1の駆動装置の消費電力Aは、次のように計算することができる。
消費電力A=中電圧MV×(電流IMV−電流IHV)
+(高電圧HV−低電圧LV)×電流IHV ・・・(1)
この消費電力Aと比較するために、かかる実施例1に備えられたような再利用回路24を用いないで、上記した特許文献1に示されたようにレギュレータで降下生成された低電圧を使用する駆動装置の例を図4に示す。この図4に示した駆動装置では、電源部13の出力電圧である中電圧MVを低電圧LVに変換するレギュレータ51が備えられ、レギュレータ51の出力電圧である低電圧LVがLV回路22に印加される一方、電源部14の出力電圧である高電圧HVはそのままHV回路23に印加され、その動作電流IHVはHV回路23からグランドライン36を介して流れ出るようになっている。グランドライン36は接地された外部接続端子20に接続されている。
図4に示した駆動装置の消費電力Bは、次のように計算することができる。
消費電力B=中電圧MV×電流IMV+高電圧HV×電流IHV ・・・(2)
電流IMVを40[mA]とし、電流IHVを35[mA]とすると、上述したようにHV=7[V]、MV=1.8[V]、LV=1.2[V]であるので、消費電力Bは式(2)から、
消費電力B=1.8[V]×40[mA]+7[V]×35[mA]=317[mW]
となる。
一方、各回路の消費電流が変わらないとして式(1)から消費電力Aを計算すると、
消費電力A=1.8[V]×(40[mA]−35[mA])
+(7[V]−1.2[V])×35[mA]=212[mW]
となる。図1に示した実施例1の駆動装置では、消費電力Aは消費電力Bより33%ほど低下していることが分かる。すなわち、HV回路23からの電流IHVをLV回路22で再利用する場合には消費電力を削減することができる。また、駆動電圧VOUTの電圧範囲は低電圧LVより高いので、HV回路23からの電流IHVをLV回路22で再利用しても駆動電圧VOUTを図2に示したような所望の電圧範囲VOUTL〜VOUTHで変動させることができる。
なお、上記した実施例1では、スタートアップ回路45、46を設け、電源投入直後に電圧印加ライン35の電圧を低電圧LVに収束させているが、電圧印加ライン35の電圧が電源投入時から若干遅れて低電圧LVに達してもLV回路22の動作として問題ないならば、スタートアップ回路45、46は設けなくても良い。
上記した実施例1では、駆動装置の高電圧HVが印加される回路はHV回路23とLV回路22の直列回路であり、そのHV回路23を流れる電流IHVの全てがLV回路22に流れる。HV回路23の中に高電圧HVを接地レベル(例えば、0[V])からの電圧レベル範囲として必要とする回路部分も有る場合には、駆動装置を図5に示すようにHV回路23を分割して一部を再利用しない構成することができる。この駆動装置について以下に、実施例2として説明する。
図5に示した実施例2では、HV回路はドライバ部12のHV回路61、62及びHV出力回路63からなる。HV回路61はHV回路制御用の論理回路やレベルシフターであり、電圧範囲として接地レベルからの高電圧HVまでを必要とする回路である。HV回路61には電圧印加ライン33とグランドライン36とが各々接続されている。グランドライン36はグランドライン32に接続されていても良い。HV回路61には電圧印加ライン33を介して供給される高電圧HVによる電流IHVAが動作電流として流れ込み、そして、その電流IHVAはHV回路61からグランドライン36に流れ出るようになっている。
HV回路62は例えば、バイアス回路であり、HV出力回路63は例えば、出力アンプ回路である。HV回路62及びHV出力回路63は接地側の電位が低電圧LV以上でも動作し、高電圧HVの正電位の印加が必要な又は望ましい回路である。
HV回路62及びHV出力回路63には電圧印加ライン33と中継接続ライン34とが個別に接続されている。HV回路62には電圧印加ライン33を介して供給される高電圧HVによる電流IHV2が動作電流として流れ込み、HV出力回路63には電圧印加ライン33を介して供給される高電圧HVによる電流IHV3が動作電流として流れ込み、そして、その電流IHV2及びIHV3はHV回路62及びHV出力回路63から中継接続ライン34に合成電流IHVBとして流れ出るようになっている。更に、中継接続ライン34とグランドライン36との間にはパスコン64が接続されている。
図5の実施例2のその他の構成は図1に示した構成と同一である。電源部14の出力電圧である高電圧HVが電圧印加ライン33を介してHV回路61、62及びHV出力回路63に印加されると、HV回路61、62及びHV出力回路63は各々動作する。HV回路61の動作電流IHVAはグランドライン36に流れ出る。一方、HV回路62及びHV出力回路63の動作電流IHV2及びIHV3は電流IHVBとして中継接続ライン34を介して再利用回路24に流れる。更に電界効果トランジスタ44のソース・ドレイン間を介して電圧印加ライン35へ流れ出る。電圧印加ライン35の電圧は低電圧LVに安定化され、LV回路22に印加される。よって、LV回路22には電流IMVの一部と電流IHVBの合成電流が電流ILVとして流れる。IHVB=IHV−IHVAである。
図5に示した実施例2の駆動装置の消費電力Cは、次のように計算することができる。
消費電力C=中電圧MV×(電流IMV−電流IHVB)+高電圧HV×電流IHVA
+(高電圧HV−低電圧LV)×電流IHVB ・・・(3)
HV回路61を流れる電流IHVAが5[mA]、HV回路61、62を流れる電流IHV2及びIHV3の合成電流IHVBが30[mA]であるとし、その他の電圧値及び電流値は上記した消費電力Aの計算の際の値と等しいとすると、式(3)から消費電力Cを計算すると、
消費電力C=1.8[V]×(40[mA]−30[mA])+7[V]×5[mA]
+(7[V]−1.2[V])×30[mA]=227[mW]
となる。図5に示した実施例2の駆動装置では、消費電力Cは、図4の駆動装置例の消費電力Bより28%ほど低下していることが分かる。このように、HV回路61には高電圧HVを0[V]のレベルからの電圧レベル範囲が得られるようにその動作電流IHVAをグランドライン36に流し、0[V]のレベルを必要としないHV回路62、63を流れる電流IHVBをLV回路22で再利用するので、駆動装置の消費電力を削減することができる。
図6は、図5に示した駆動装置の回路(MV回路を除く)をIC化した際の配置及び配線例を示している。図6に示したように、IC70内ではLV回路22、HV回路61、62及びHV出力回路63の各々は複数の回路に分散されて配置されている。分散配置されたLV回路22と再利用回路24とは電圧印加ライン35で互いに接続されている。分散配置されたHV回路61はグランドライン36で互いに接続されている。グランドライン36はパッド71〜77を介してIC70の外部にも配線されている。分散配置されたHV回路62は接続ライン37で互いに接続され、更に再利用回路24及びパッド75にも接続されている。分散配置されたHV出力回路63は接続ライン38で互いに接続され、更にパッド74にも接続されている。パッド74と75とは中継接続ライン34で接続されている。パスコン64はパッド73と74との間に外部接続されている。
なお、上記した各実施例においては、ディスプレイパネルとして有機ELディスプレイパネルを駆動する駆動装置の例を示したが、本発明はこれに限定されず、他のディスプレイパネルを駆動し、その際に複数の異なる電圧レベルの電源電圧が印加されることにより動作するディスプレイ駆動装置にも適用することができる。
11 有機ELディスプレイパネル
12 ドライ
13、14 電源部
16〜20 外部接続端子
21 MV回路
22 LV回路
23、61、62 HV回路
24 再利用回路
41 基準電圧生成回路
42 オペアンプ
43、44 電界効果トランジスタ
45、46 スタートアップ回路
47 クランプ回路
48、64 パスコン
63 HV出力回路
70 IC
71〜77 パッド

Claims (7)

  1. ディスプレイパネルを駆動する駆動装置であって、
    高電源電圧の印加に応じて動作電流を得て、前記ディスプレイパネルに駆動電圧を供給する高電圧動作部と、
    前記高電源電圧より低い低電源電圧の印加に応じて動作し、前記高電圧動作部を制御する低電圧動作部と、
    前記高電圧動作部から前記動作電流を受けて前記動作電流を前記低電圧動作部を介して接地側に供給し、それによって前記低電圧動作部に前記低電源電圧を印加させる再利用回路と、を備え、
    前記再利用回路は、
    前記高電源電圧より低くかつ前記低電源電圧より高い中電源電圧が印加される中電源線と前記低電圧動作部への電圧印加線との間に接続された第1のスイッチ素子と、
    前記高電圧動作部からの前記動作電流の受入線と前記電圧印加線との間に接続された第2のスイッチ素子と、
    前記低電圧動作部への印加電圧が、前記低電源電圧に等しい基準電圧に等しくなるように前記第1のスイッチ素子及び前記第2のスイッチ素子をオンオフ制御するスイッチ駆動手段と、を含むことを特徴とするディスプレイ駆動装置。
  2. 前記再利用回路は、前記中電源電圧が供給されたとき前記低電源電圧に等しい電圧を前記電圧印加線に一時的に印加する第1のスタートアップ回路と、
    前記中電源電圧が供給されたとき前記低電源電圧より高くかつ前記高電源電圧より低い電圧を前記受入線に一時的に印加する第2のスタートアップ回路と、を含むことを特徴とする請求項記載のディスプレイ駆動装置。
  3. 前記再利用回路は、前記受入線に接続され、前記受入線の電圧を所定のクランプ電圧以下に抑えるクランプ回路と、
    前記受入線のリップル電圧を取り除くためのバイパスコンデンサと、を含むことを特徴とする請求項1又は2記載のディスプレイ駆動装置。
  4. 前記ディスプレイパネルは有機ELディスプレイパネルであることを特徴とする請求項1乃至のいずれか1記載のディスプレイ駆動装置。
  5. 前記駆動電圧の変動範囲は前記高電源電圧より低くかつ前記低電源電圧より高い電圧であることを特徴とする請求項1乃至のいずれか1記載のディスプレイ駆動装置。
  6. 前記高電圧動作部は前記ディスプレイパネルに前記駆動電圧を出力する出力回路を有し、前記出力回路を除いた前記高電圧動作部の一部は前記動作電流を前記低電圧動作部を介すことなく前記接地側に供給することを特徴とする請求項1乃至のいずれか1記載のディスプレイ駆動装置。
  7. 前記再利用回路は前記基準電圧を生成する基準電圧生成回路を更に含むことを特徴とする請求項1乃至のいずれか1記載のディスプレイ駆動装置。
JP2018013271A 2018-01-30 2018-01-30 ディスプレイ駆動装置 Active JP6557369B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018013271A JP6557369B2 (ja) 2018-01-30 2018-01-30 ディスプレイ駆動装置
US15/962,861 US10580357B2 (en) 2018-01-30 2018-04-25 Display driving device
CN201810555585.1A CN110097849B (zh) 2018-01-30 2018-06-01 显示器驱动装置
US16/788,687 US11011111B2 (en) 2018-01-30 2020-02-12 Display driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018013271A JP6557369B2 (ja) 2018-01-30 2018-01-30 ディスプレイ駆動装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019129377A Division JP6785342B2 (ja) 2019-07-11 2019-07-11 ディスプレイ駆動装置

Publications (2)

Publication Number Publication Date
JP6557369B2 true JP6557369B2 (ja) 2019-08-07
JP2019132918A JP2019132918A (ja) 2019-08-08

Family

ID=67391555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018013271A Active JP6557369B2 (ja) 2018-01-30 2018-01-30 ディスプレイ駆動装置

Country Status (3)

Country Link
US (2) US10580357B2 (ja)
JP (1) JP6557369B2 (ja)
CN (1) CN110097849B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101918212B1 (ko) * 2018-03-07 2019-01-29 주식회사 이노액시스 전류 재사용 회로
CN113614822B (zh) * 2019-03-29 2024-07-02 拉碧斯半导体株式会社 显示驱动设备
WO2022249287A1 (ja) * 2021-05-25 2022-12-01 株式会社ソシオネクスト ドライバ回路、送信機および通信システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383110B2 (ja) * 1994-06-10 2003-03-04 シャープ株式会社 液晶駆動用分割電圧発生器
JP2001337730A (ja) * 2000-03-23 2001-12-07 Internatl Business Mach Corp <Ibm> 電圧供給回路、及び表示装置
US7106318B1 (en) * 2000-04-28 2006-09-12 Jps Group Holdings, Ltd. Low power LCD driving scheme employing two or more power supplies
US7230614B2 (en) * 2001-05-22 2007-06-12 Lg Electronics Inc. Circuit for driving display
JP3791355B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP4563692B2 (ja) * 2003-02-06 2010-10-13 ルネサスエレクトロニクス株式会社 表示パネルの電流駆動回路及び電流駆動装置
WO2005088816A1 (ja) * 2004-03-15 2005-09-22 Rohm Co., Ltd 電源装置
WO2006057213A1 (ja) * 2004-11-29 2006-06-01 Rohm Co., Ltd 有機el駆動回路およびこれを用いる有機el表示装置
JP2007122156A (ja) 2005-10-25 2007-05-17 Ricoh Co Ltd ボルテージレギュレータ
JP5117762B2 (ja) * 2007-05-18 2013-01-16 株式会社半導体エネルギー研究所 液晶表示装置
JP5080213B2 (ja) * 2007-11-14 2012-11-21 ローム株式会社 表示パネルの駆動装置およびそれを利用したディスプレイ装置
CN201234371Y (zh) * 2008-06-30 2009-05-06 刘达亿 改进的发光二极管驱动电路
JP4768039B2 (ja) * 2009-03-02 2011-09-07 パナソニック株式会社 表示駆動装置および表示装置
US8773420B2 (en) * 2010-01-14 2014-07-08 Cypress Semiconductor Corporation Digital driving circuits, methods and systems for liquid crystal display devices
JP5878129B2 (ja) * 2010-12-13 2016-03-08 ローム株式会社 電源回路およびそれを用いたディスプレイ装置
KR101938700B1 (ko) * 2011-06-17 2019-01-16 삼성전자주식회사 반도체 집적회로 및 반도체 집적 회로의 전원 공급 방법
KR20150127500A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 소스 드라이버 및 이를 포함하는 디스플레이 장치.
JP6494955B2 (ja) * 2014-08-28 2019-04-03 ラピスセミコンダクタ株式会社 高周波増幅回路
US9584122B1 (en) * 2016-06-22 2017-02-28 Apple Inc. Integrated circuit power reduction through charge

Also Published As

Publication number Publication date
CN110097849A (zh) 2019-08-06
US10580357B2 (en) 2020-03-03
US20190237012A1 (en) 2019-08-01
US20200184891A1 (en) 2020-06-11
CN110097849B (zh) 2023-04-04
US11011111B2 (en) 2021-05-18
JP2019132918A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
KR101579838B1 (ko) 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
JP5749551B2 (ja) チャージポンプ型の昇圧システム及び半導体チップ
US11011111B2 (en) Display driving device
JP2007028784A (ja) 昇圧型、降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
US20080018174A1 (en) Power control apparatus and method thereof
US20120133634A1 (en) Apparatus, system, and method for generating a low power signal with an operational amplifier
JP2005114952A (ja) 液晶表示装置、電源回路および液晶表示装置の制御方法
KR20110091247A (ko) 표시 장치의 전원 회로 및 이를 갖는 표시 장치
US9858841B2 (en) Circuit device, electro-optical device, and electronic apparatus
US10650771B2 (en) Output amplifier and display driver
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US9536488B2 (en) Gamma voltage supply circuit and method and power management IC
JP6543133B2 (ja) 電力供給装置及びその制御方法
JP6785342B2 (ja) ディスプレイ駆動装置
JP6406947B2 (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
WO2020203974A1 (ja) ディスプレイ駆動装置
KR100866965B1 (ko) 차지 펌프 회로 및 그 제어 방법
JP3687451B2 (ja) 負荷駆動装置
KR100604849B1 (ko) 출력단의 부하의 크기에 따라 전류 구동능력이 가변되는드라이버를 포함하는 lcd 드라이버의 차지펌프 회로
KR100696563B1 (ko) 전원 공급 장치
KR102142287B1 (ko) 감마 전압 제공 회로 및 방법 그리고 전원 관리 집적 회로
US9407087B2 (en) Over voltage protection circuit and electronic system for handling hot plug
JP2013097071A (ja) 電源供給装置、液晶表示装置、およびテレビジョン受像機
KR20100125077A (ko) 승압 전압 발생 회로 및 이를 구비하는 디스플레이 장치
KR20070101474A (ko) 연산 증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180918

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190711

R150 Certificate of patent or registration of utility model

Ref document number: 6557369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250