JP6785342B2 - ディスプレイ駆動装置 - Google Patents

Description

本発明は、複数の異なる電圧レベルの電源電圧が印加されることにより動作するディスプレイ駆動装置に関する。

一般に、半導体装置では内部回路の微細化に従って動作電圧が例えば、１．２Ｖのように低電圧化し、これにより消費電力の低減が図られている。ディスプレイ駆動装置においても、回路部分は半導体装置として構成されているので、制御回路等の論理回路は低電圧での動作が行われる。一方、ディスプレイパネルに駆動電圧を出力する出力回路を含む出力段では例えば、各画素の輝度レベルに対応した駆動電圧を生成するために７Ｖのような高電圧の動作電圧を必要としている。また、映像信号の入力インターフェース部などの前段回路は例えば、１．８Ｖのような中電圧の動作電圧で動作している。従って、ディスプレイ駆動装置では全てを単一の低電圧での動作とすることができない故に、電力消費の低減が進んでいなかった。しかしながら、近時のスマートフォン等のモバイル機器に使用されるディスプレイ駆動装置では、高精細化表示のため、また主電源であるバッテリーの頻繁な充電を避けるためにも電力消費の低減が特に要求されている。

特許文献１には、高電圧から１つ以上の任意の電圧を生成することができるボルテージレギュレータが開示されている。そのボルテージレギュレータでは、外部電源電圧を第１レギュレータ回路で降圧して第１の電源電圧を生成する他、第２レギュレータ回路及び第３レギュレータ回路が設けられ、第２レギュレータ回路及び第３レギュレータ回路は、第１の電源電圧を電源にして各々作動し、外部電源電圧を電圧降下素子を用いて降圧し、該降圧した電圧を入力電圧とする電圧制御用ドライバ素子を用いて第２の電源電圧及び第３の電源電圧を各々生成して個別の負荷に対して出力し得るようにしている。

特開２００７−１２２１５６号公報

しかしながら、従来のディスプレイ駆動装置においては、低電力消費化のために電源電圧や動作電流を下げると、所望の特性を得ることができなくなったり、動作条件を変更する必要があったり、場合によっては所望の特性を得るために回路変更を行うと製造コストを上昇させてしまうという問題が生じ、消費電力の低減を容易に行うことは困難であった。

そこで、本発明の目的は、消費電力の低減を比較的に容易にかつ効果的に図ることができるディスプレイ駆動装置を提供することである。

本発明のディスプレイ駆動装置は、ディスプレイパネルを駆動する駆動装置であって、高電源電圧の印加に応じて動作電流が供給され、前記ディスプレイパネルに駆動電圧を印加する高電圧動作部と、前記高電源電圧より低い低電源電圧の印加に応じて動作し、前記高電圧動作部を制御する低電圧動作部と、前記高電圧動作部からの前記動作電流を前記低電圧動作部を介して接地側に供給し、前記低電圧動作部に前記低電源電圧を印加する再利用回路と、を備え、前記再利用回路は、第１の電界効果トランジスタからなり、前記高電源電圧より低くかつ前記低電源電圧より高い中電源電圧が印加される中電源線に前記第１の電界効果トランジスタのソースが接続され、前記低電圧動作部への電圧印加線に前記第１の電界効果トランジスタのドレインが接続された第１のスイッチ素子と、第２の電界効果トランジスタからなり、前記高電圧動作部からの前記動作電流の供給線に前記第２の電界効果トランジスタのソースが接続され、前記電圧印加線に前記第２の電界効果トランジスタのドレインが接続された第２のスイッチ素子と、前記低電源電圧に等しい基準電圧と前記電圧印加線の電圧との差電圧に応じて制御電圧を生成し、前記制御電圧を前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタ各々のゲートにゲート電圧として印加する制御手段と、を含むことを特徴としている。

本発明のディスプレイ駆動装置によれば、高電圧動作部を流れる動作電流を再利用回路によって低電圧動作部を介して接地側に供給し、これにより低電圧動作部に低電源電圧を印加させ、高電圧動作部の動作電流を有効に利用するので、電力消費量を低減させることができる。

本発明の実施例１として有機ＥＬディスプレイ駆動装置の構成を示すブロック図である。 図１の装置の駆動電圧の電圧範囲を示す図である。 図１の装置中の再利用回路の具体的構成を示す回路図である。 図１の装置と消費電力を比較するための駆動装置例を示すブロック図である。 本発明の実施例２として有機ＥＬディスプレイ駆動装置の構成を示すブロック図である。 図５の装置の回路をＩＣ化した際の配置及び配線例を示している。

以下、本発明の実施例を、図面を参照しつつ詳細に説明する。

図１は本発明の実施例１としてディスプレイ駆動装置の構成を示している。なお、図１においては回路の配線として電源ライン及び駆動出力ラインだけを示しており、回路間の制御ラインや信号供給ラインは省略されている。

この駆動装置は、有機ＥＬディスプレイパネル１１を駆動するドライバ部１２と、ドライバ部１２に電源電圧を供給する２つの電源部１３、１４とを備えている。

有機ＥＬディスプレイパネル１１は例えば、複数の有機ＥＬ素子を各々画素としてマトリックス状に配置して表示パネルを構成したものである。電源部１３は電源電圧として中電圧ＭＶ（中電源電圧）を生成し、電源部１４は中電圧ＭＶより高い電源電圧である高電圧ＨＶ（高電源電圧）を生成する。

ドライバ部１２は、中電圧ＭＶが電源電圧として印加されるＭＶ回路２１と、中電圧ＭＶより低い電源電圧である低電圧ＬＶ（低電源電圧）が印加されるＬＶ回路２２（低電圧動作部）と、高電圧ＨＶが電源電圧として印加されるＨＶ回路２３（高電圧動作部）と、ＬＶ回路２２に低電圧ＬＶを供給するために再利用回路２４とを備えている。ＨＶ回路２３はドライバ部１２の出力段に相当し、有機ＥＬディスプレイパネル１１に駆動電圧ＶＯＵＴを出力する部分である。ＭＶ回路２１は例えば、入力画像信号を受けて入力画像信号に応じて有機ＥＬディスプレイパネル１１の表示ライン毎の各画素の輝度データを生成する部分である。ＬＶ回路２２はドライバ部１２の出力段より前段を担う、論理回路からなる制御回路であり、入力画像信号の同期信号に基づいてＭＶ回路２１及びＨＶ回路２３を制御する。

高電圧ＨＶ、中電圧ＭＶ及び低電圧ＬＶはいずれも正の電圧であり、上述したようにＨＶ＞ＭＶ＞ＬＶの関係がある。この実施例では、ＨＶ＝７[Ｖ]、ＭＶ＝１．８[Ｖ]、ＬＶ＝１．２[Ｖ]である。

ＨＶ回路２３が有機ＥＬディスプレイパネル１１に対して出力する駆動電圧ＶＯＵＴはいわゆるソースドライバ出力であり、図２に示すように低電圧ＬＶより十分に高い電圧ＶＯＵＴ_L、例えば、３[Ｖ]以上で、高電圧ＨＶより低い電圧ＶＯＵＴ_H、例えば、５[Ｖ]以下の電圧範囲である。

ＭＶ回路２１及び再利用回路２４の各々には電圧印加ライン３１とグランドライン３２とが個別に接続されている。電圧印加ライン３１は電源部１３の出力端に接続された中電圧ＭＶの印加ラインである。グランドライン３２は接地ラインであり、電源部１３、１４の接地ラインと共通のラインである。ＭＶ回路２１及び再利用回路２４には電圧印加ライン３１を介して供給される中電圧ＭＶによる電流ＩＭＶが動作電流として流れ込み、そして、その電流ＩＭＶはそれらの回路からグランドライン３２に流れ出るようになっている。

ＨＶ回路２３には電圧印加ライン３３と中継接続ライン３４とが接続されている。電圧印加ライン３３は電源部１４の出力端に接続された高電圧ＨＶの印加ラインである。中継接続ライン３４はＨＶ回路２３専用のグランドラインでもある。ＨＶ回路２３には電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶが動作電流として流れ込み、そして、その電流ＩＨＶはＨＶ回路２３から中継接続ライン３４に流れ出るようになっている。

また、中継接続ライン３４は再利用回路２４に接続されている。再利用回路２４は電圧印加ライン３５（第２の電圧印加ライン）に接続され、低電圧ＬＶを電圧印加ライン３５に出力する。ＬＶ回路２２には中継接続ライン３４とグランドライン３２とが接続されている。ＬＶ回路２２には再利用回路２４から中継接続ライン３５を介して供給される低電圧ＬＶによる電流ＩＬＶが動作電流として流れ込み、そして、その電流ＩＬＶはＬＶ回路２２からグランドライン３２に流れ出るようになっている。

なお、ドライバ部１２は図１に示したように、外部接続端子１６〜１９を有し、上記した有機ＥＬディスプレイパネル１１、電源部１３、１４及び外部接地との接続は外部接続端子１６〜１９を介して行われている。

再利用回路２４は、具体的には図３に示すように基準電圧生成回路４１、オペアンプ４２と、スイッチ素子としての電界効果トランジスタ（ＰＭＯＳ ＦＥＴ）４３、４４と、スタートアップ回路４５、４６と、クランプ回路４７と、パスコン（バイパスコンデンサ）４８とを備えている。

基準電圧生成回路４１及びオペアンプ４２の各々には電圧印加ライン３１（第１の電圧印加ライン）とグランドライン３２とが個別に接続されており、中電圧ＭＶが電源電圧として印加される。基準電圧生成回路４１は、中電圧ＭＶに基づいて低電圧ＬＶを基準電圧として生成する基準電圧生成部である。基準電圧生成回路４１は、中電圧ＭＶから低電圧ＬＶを得るために例えば、ツェナーダイオードと抵抗とを用いた簡単な定電圧回路、或いは直列接続の２つの抵抗による分圧回路と、ボルテージフォロワとを備えている。

基準電圧生成回路４１のボルテージフォロワは上記した定電圧回路又は分圧回路から供給される低電圧ＬＶを入力電圧とし、低インピーダンスで低電圧ＬＶを出力する。

オペアンプ４２は電界効果トランジスタ４３、４４各々をオンオフ駆動するスイッチ駆動手段である。オペアンプ４２の正入力端は基準電圧生成回路４１の出力端に接続され、負入力端は電界効果トランジスタ４３、４４各々のドレインに接続されている。オペアンプ４２の出力端は電界効果トランジスタ４３、４４各々のゲートに接続されている。第１のスイッチ素子である電界効果トランジスタ４３のソースは電圧印加ライン３１に接続されている。第２のスイッチ素子である電界効果トランジスタ４４のソースは中継接続ライン３４に接続されている。また、電界効果トランジスタ４３、４４各々のドレインは電圧印加ライン３５に接続されている。

スタートアップ回路４５は電圧印加ライン３５とグランドライン３２とに接続され、電源投入時に電圧印加ライン３５に一時的に低電圧ＬＶにほぼ等しいスタートアップ電圧ＳＶ１を印加する。スタートアップ回路４５は図示しないが、電圧印加ライン３１に接続されており、例えば、中電圧ＭＶに基づいてスタートアップ電圧ＳＶ１を生成する。スタートアップ電圧ＳＶ１は電源投入後、ＬＶ回路２２の動作が安定するまでの時間だけ生成される。

スタートアップ回路４６は中継接続ライン３４とグランドライン３２とに接続され、電源投入時に中継接続ライン３４に一時的に中電圧ＭＶより若干高いスタートアップ電圧ＳＶ２、例えば、２．０〜２．５[Ｖ]を印加する。スタートアップ回路４６は図示しないが、電圧印加ライン３３に接続されており、例えば、高電圧ＨＶに基づいてスタートアップ電圧ＳＶ２を降圧生成する。スタートアップ電圧ＳＶ２は電源投入後、ＨＶ回路２３の動作が安定するまでの時間だけ生成される。

クランプ回路４７は中継接続ライン３４とグランドライン３２との間に設けられ、中継接続ライン３４の電圧が、例えば、３[Ｖ]以上に過上昇することを防止するためのものである。パスコン４８は中継接続ライン３４とグランドライン３２との間に設けられたキャパシタであり、中継接続ライン３４の電圧のリップルを防止するためのものである。

このような構成を備えた駆動装置においては、電源部１３、１４が共に動作を開始して電源電圧が投入されると、先ず、スタートアップ回路４５、４６が直ちに動作する。これにより、電圧印加ライン３５のレベルがスタートアップ電圧ＳＶ１まで上昇し、また中継接続ライン３４のレベルがスタートアップ電圧ＳＶ２まで上昇する。

基準電圧生成回路４１が低電圧ＬＶの基準電圧を生成する。その基準電圧はオペアンプ４２の正入力端に供給され、オペアンプ４２はその負入力端の電圧と比較する。オペアンプ４２と電界効果トランジスタ４３とは電圧レギュレータとして動作する。すなわち、電界効果トランジスタ４３は正入力端の電圧と負入力端の電圧とが等しくなるように電圧印加ライン３１から電界効果トランジスタ４３のソース・ドレイン間を介して電圧印加ライン３５へ電流が流れ込むので、この結果、電圧印加ライン３５の電圧は低電圧ＬＶに安定化され、ＬＶ回路２２に印加される。

一方、電源部１４の出力電圧である高電圧ＨＶが電圧印加ライン３４を介してＨＶ回路２３に印加されるので、ＨＶ回路２３が動作する。ＨＶ回路２３の動作電流ＩＨＶは中継接続ライン３４を介して再利用回路２４に流れる。更に電界効果トランジスタ４４のソース・ドレイン間を介して電圧印加ライン３５へ流れ出す。電圧印加ライン３５の電圧は低電圧ＬＶに安定化され、ＬＶ回路２２に印加される。よって、ＬＶ回路２２には電流ＩＭＶの一部と電流ＩＨＶとの合成電流が電流ＩＬＶとして流れる。

電界効果トランジスタ４４は電界効果トランジスタ４３と共にオペアンプ４２の出力電圧に応じてオンオフ動作するので、ＨＶ回路２３の動作電流ＩＨＶの電圧印加ライン３５へ流れ込みは、電圧印加ライン３５の電圧を低電圧ＬＶに安定化するように電界効果トランジスタ４４のソース・ドレイン間によって制御される。電界効果トランジスタ４４のソース・ドレイン間を流れる電流と電界効果トランジスタ４４のゲート電位とによって電界効果トランジスタ４４のソース・ドレイン間の電圧Ｖｄｓが決まるので、その電圧によって中継接続ライン３４の電位も決まる。

ＨＶ回路２３の動作により電流ＩＨＶが変化した場合には、中継接続ライン３４の電圧も変動する。このような中継接続ライン３４の電圧変動に対してクランプ回路４７がその変動を抑制する。また、パスコン４８は中継接続ライン３４のリップル電圧を抑える。

なお、電流ＩＨＶと電流ＩＬＶとのバランスによっては、電圧印加ライン３１と中継接続ライン３４との間で電界効果トランジスタ４３、４４を介して双方向に電流が流れる可能性があるため、それを防止するように電界効果トランジスタ４３、４４のサイズ比が設定され、電界効果トランジスタ４３、４４それぞれに流れる電流の最適化が図られている。

図１に示した実施例１の駆動装置の消費電力Ａは、次のように計算することができる。

消費電力Ａ＝中電圧ＭＶ×(電流ＩＭＶ−電流ＩＨＶ)
＋(高電圧ＨＶ−低電圧ＬＶ)×電流ＩＨＶ ・・・(1)
この消費電力Ａと比較するために、かかる実施例１に備えられたような再利用回路２４を用いないで、上記した特許文献１に示されたようにレギュレータで降下生成された低電圧を使用する駆動装置の例を図４に示す。この図４に示した駆動装置では、電源部１３の出力電圧である中電圧ＭＶを低電圧ＬＶに変換するレギュレータ５１が備えられ、レギュレータ５１の出力電圧である低電圧ＬＶがＬＶ回路２２に印加される一方、電源部１４の出力電圧である高電圧ＨＶはそのままＨＶ回路２３に印加され、その動作電流ＩＨＶはＨＶ回路２３からグランドライン３６を介して流れ出るようになっている。グランドライン３６は接地された外部接続端子２０に接続されている。

図４に示した駆動装置の消費電力Ｂは、次のように計算することができる。

消費電力Ｂ＝中電圧ＭＶ×電流ＩＭＶ＋高電圧ＨＶ×電流ＩＨＶ ・・・(2)
電流ＩＭＶを４０[ｍＡ]とし、電流ＩＨＶを３５[ｍＡ]とすると、上述したようにＨＶ＝７[Ｖ]、ＭＶ＝１．８[Ｖ]、ＬＶ＝１．２[Ｖ]であるので、消費電力Ｂは式(2)から、
消費電力Ｂ＝１．８[Ｖ]×４０[ｍＡ]＋７[Ｖ]×３５[ｍＡ]＝３１７[ｍＷ]
となる。

一方、各回路の消費電流が変わらないとして式(1)から消費電力Ａを計算すると、
消費電力Ａ＝１．８[Ｖ]×(４０[ｍＡ]−３５[ｍＡ])
＋(７[Ｖ]−１．２[Ｖ])×３５[ｍＡ]＝２１２[ｍＷ]
となる。図１に示した実施例１の駆動装置では、消費電力Ａは消費電力Ｂより３３％ほど低下していることが分かる。すなわち、ＨＶ回路２３からの電流ＩＨＶをＬＶ回路２２で再利用する場合には消費電力を削減することができる。また、駆動電圧ＶＯＵＴの電圧範囲は低電圧ＬＶより高いので、ＨＶ回路２３からの電流ＩＨＶをＬＶ回路２２で再利用しても駆動電圧ＶＯＵＴを図２に示したような所望の電圧範囲ＶＯＵＴ_L〜ＶＯＵＴ_Hで変動させることができる。

なお、上記した実施例１では、スタートアップ回路４５、４６を設け、電源投入直後に電圧印加ライン３５の電圧を低電圧ＬＶに収束させているが、電圧印加ライン３５の電圧が電源投入時から若干遅れて低電圧ＬＶに達してもＬＶ回路２２の動作として問題ないならば、スタートアップ回路４５、４６は設けなくても良い。

上記した実施例１では、駆動装置の高電圧ＨＶが印加される回路はＨＶ回路２３とＬＶ回路２２の直列回路であり、そのＨＶ回路２３を流れる電流ＩＨＶの全てがＬＶ回路２２に流れる。ＨＶ回路２３の中に高電圧ＨＶを接地レベル（例えば、０[Ｖ]）からの電圧レベル範囲として必要とする回路部分も有る場合には、駆動装置を図５に示すようにＨＶ回路２３を分割して一部を再利用しない構成することができる。この駆動装置について以下に、実施例２として説明する。

図５に示した実施例２では、ＨＶ回路はドライバ部１２のＨＶ回路６１、６２及びＨＶ出力回路６３からなる。ＨＶ回路６１はＨＶ回路制御用の論理回路やレベルシフターであり、電圧範囲として接地レベルからの高電圧ＨＶまでを必要とする回路である。ＨＶ回路６１には電圧印加ライン３３とグランドライン３６とが各々接続されている。グランドライン３６はグランドライン３２に接続されていても良い。ＨＶ回路６１には電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶＡが動作電流として流れ込み、そして、その電流ＩＨＶＡはＨＶ回路６１からグランドライン３６に流れ出るようになっている。

ＨＶ回路６２は例えば、バイアス回路であり、ＨＶ出力回路６３は例えば、出力アンプ回路である。ＨＶ回路６２及びＨＶ出力回路６３は接地側の電位が低電圧ＬＶ以上でも動作し、高電圧ＨＶの正電位の印加が必要な又は望ましい回路である。

ＨＶ回路６２及びＨＶ出力回路６３には電圧印加ライン３３と中継接続ライン３４とが個別に接続されている。ＨＶ回路６２には電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶ２が動作電流として流れ込み、ＨＶ出力回路６３には電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶ３が動作電流として流れ込み、そして、その電流ＩＨＶ２及びＩＨＶ３はＨＶ回路６２及びＨＶ出力回路６３から中継接続ライン３４に合成電流ＩＨＶＢとして流れ出るようになっている。更に、中継接続ライン３４とグランドライン３６との間にはパスコン６４が接続されている。

図５の実施例２のその他の構成は図１に示した構成と同一である。電源部１４の出力電圧である高電圧ＨＶが電圧印加ライン３３を介してＨＶ回路６１、６２及びＨＶ出力回路６３に印加されると、ＨＶ回路６１、６２及びＨＶ出力回路６３は各々動作する。ＨＶ回路６１の動作電流ＩＨＶＡはグランドライン３６に流れ出る。一方、ＨＶ回路６２及びＨＶ出力回路６３の動作電流ＩＨＶ２及びＩＨＶ３は電流ＩＨＶＢとして中継接続ライン３４を介して再利用回路２４に流れる。更に電界効果トランジスタ４４のソース・ドレイン間を介して電圧印加ライン３５へ流れ出る。電圧印加ライン３５の電圧は低電圧ＬＶに安定化され、ＬＶ回路２２に印加される。よって、ＬＶ回路２２には電流ＩＭＶの一部と電流ＩＨＶＢの合成電流が電流ＩＬＶとして流れる。ＩＨＶＢ＝ＩＨＶ−ＩＨＶＡである。

図５に示した実施例２の駆動装置の消費電力Ｃは、次のように計算することができる。

消費電力Ｃ＝中電圧ＭＶ×(電流ＩＭＶ−電流ＩＨＶＢ)＋高電圧ＨＶ×電流ＩＨＶＡ
＋(高電圧ＨＶ−低電圧ＬＶ)×電流ＩＨＶＢ ・・・(3)
ＨＶ回路６１を流れる電流ＩＨＶＡが５[ｍＡ]、ＨＶ回路６１、６２を流れる電流ＩＨＶ２及びＩＨＶ３の合成電流ＩＨＶＢが３０[ｍＡ]であるとし、その他の電圧値及び電流値は上記した消費電力Ａの計算の際の値と等しいとすると、式(3)から消費電力Ｃを計算すると、
消費電力Ｃ＝１．８[Ｖ]×(４０[ｍＡ]−３０[ｍＡ])＋７[Ｖ]×５[ｍＡ]
＋(７[Ｖ]−１．２[Ｖ])×３０[ｍＡ]＝２２７[ｍＷ]
となる。図５に示した実施例２の駆動装置では、消費電力Ｃは、図４の駆動装置例の消費電力Ｂより２８％ほど低下していることが分かる。このように、ＨＶ回路６１には高電圧ＨＶを０[Ｖ]のレベルからの電圧レベル範囲が得られるようにその動作電流ＩＨＶＡをグランドライン３６に流し、０[Ｖ]のレベルを必要としないＨＶ回路６２、６３を流れる電流ＩＨＶＢをＬＶ回路２２で再利用するので、駆動装置の消費電力を削減することができる。

図６は、図５に示した駆動装置の回路（ＭＶ回路を除く）をＩＣ化した際の配置及び配線例を示している。図６に示したように、ＩＣ７０内ではＬＶ回路２２、ＨＶ回路６１、６２及びＨＶ出力回路６３の各々は複数の回路に分散されて配置されている。分散配置されたＬＶ回路２２と再利用回路２４とは電圧印加ライン３５で互いに接続されている。分散配置されたＨＶ回路６１はグランドライン３６で互いに接続されている。グランドライン３６はパッド７１〜７７を介してＩＣ７０の外部にも配線されている。分散配置されたＨＶ回路６２は接続ライン３７で互いに接続され、更に再利用回路２４及びパッド７５にも接続されている。分散配置されたＨＶ出力回路６３は接続ライン３８で互いに接続され、更にパッド７４にも接続されている。パッド７４と７５とは中継接続ライン３４で接続されている。パスコン６４はパッド７３と７４との間に外部接続されている。

なお、上記した各実施例においては、ディスプレイパネルとして有機ＥＬディスプレイパネルを駆動する駆動装置の例を示したが、本発明はこれに限定されず、他のディスプレイパネルを駆動し、その際に複数の異なる電圧レベルの電源電圧が印加されることにより動作するディスプレイ駆動装置にも適用することができる。

１１ 有機ＥＬディスプレイパネル
１２ ドライバ部
１３、１４ 電源部
１６〜２０ 外部接続端子
２１ ＭＶ回路
２２ ＬＶ回路
２３、６１、６２ ＨＶ回路
２４ 再利用回路
４１ 基準電圧生成回路
４２ オペアンプ
４３、４４ 電界効果トランジスタ
４５、４６ スタートアップ回路
４７ クランプ回路
４８、６４ パスコン
６３ ＨＶ出力回路
７０ ＩＣ
７１〜７７ パッド

Claims (3)

1. ディスプレイパネルを駆動する駆動装置であって、
   高電源電圧の印加に応じて動作電流が供給され、前記ディスプレイパネルに駆動電圧を印加する高電圧動作部と、
   前記高電源電圧より低い低電源電圧の印加に応じて動作し、前記高電圧動作部を制御する低電圧動作部と、
   前記高電圧動作部からの前記動作電流を前記低電圧動作部を介して接地側に供給し、前記低電圧動作部に前記低電源電圧を印加する再利用回路と、を備え、
   前記再利用回路は、
   第１の電界効果トランジスタからなり、前記高電源電圧より低くかつ前記低電源電圧より高い中電源電圧が印加される中電源線に前記第１の電界効果トランジスタのソースが接続され、前記低電圧動作部への電圧印加線に前記第１の電界効果トランジスタのドレインが接続された第１のスイッチ素子と、
   第２の電界効果トランジスタからなり、前記高電圧動作部からの前記動作電流の供給線に前記第２の電界効果トランジスタのソースが接続され、前記電圧印加線に前記第２の電界効果トランジスタのドレインが接続された第２のスイッチ素子と、
   前記低電源電圧に等しい基準電圧と前記電圧印加線の電圧との差電圧に応じて制御電圧を生成し、前記制御電圧を前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタ各々のゲートにゲート電圧として印加する制御手段と、を含むことを特徴とする駆動装置。
2. 前記再利用回路は、前記制御手段に接続されて前記基準電圧を生成する基準電圧生成回路を更に含むことを特徴とする請求項１記載のディスプレイ駆動装置。
3. 前記再利用回路は、前記中電源電圧が前記中電源線に供給されたとき前記低電源電圧に等しい電圧を前記電圧印加線に一時的に印加する第１のスタートアップ回路と、
   前記中電源電圧が前記中電源線に供給されたとき前記低電源電圧より高くかつ前記高電源電圧より低い電圧を前記供給線に一時的に印加する第２のスタートアップ回路と、を含むことを特徴とする請求項１又は２記載のディスプレイ駆動装置。

Images