JP2013097071A - 電源供給装置、液晶表示装置、およびテレビジョン受像機 - Google Patents

Abstract

【課題】電源オフ時にドライバが正常機能する様に電圧の遮断シーケンスを制御可能な電源制御装置の実現。
【解決手段】第一の電源と、該第一の電源より低い電圧を供給する第二の電源と、降圧回路と、第一及び第二のスイッチ部とを備え、該第二のスイッチ部は該入力電圧又は該第一の電源の出力電圧が所定の電圧以下になるとオフに、該第一のスイッチ部は該第二のスイッチ部がオフになるとオンになる。
【選択図】図１

Description

本発明は、液晶パネルのドライバに電源を供給する電源供給装置に関する。また、そのような電源供給装置を備えた液晶表示装置に関する。

液晶表示装置において、所望の画面を表示するためにゲート信号線およびソース信号線に印加される電圧を制御することは重要であり、ゲートドライバおよびソースドライバ等のドライバに電源を供給するための多くの電源供給装置及び電源供給方法が提案されている。

ドライバを駆動させるためには、通常、電源供給装置に２種類の電源を設け、この２種類の電源より供給される２種類の電圧がそれぞれドライバに印加される。ここで、この２種類の電圧は、一方が相対的に低い電圧値を有している電圧（Ｖ_ｌｏｗ）であり、他方が相対的に高い電圧値を有している電圧（Ｖ_ｈｉｇｈ）である。ここで、２種類の電圧のうち、相対的に低い電圧値を有している電圧は、主としてドライバを制御するために用いられることが多く、相対的に高い電圧値を有している電圧は、主として、液晶パネルの備える画素電極へ電荷を供給するために用いられることが多い。

例えば、特許文献１には、ゲートドライブ集積回路（以下、ゲートドライブＩＣとする）を駆動するための２種類の電圧のシーケンス制御に係る技術が開示されている。ゲートドライブＩＣを正常に駆動させるための起動シーケンスおよび遮断シーケンスとして、液晶パネルの電源オン時にはゲートドライブＩＣにＶ_ｌｏｗが印加され、続いてＶ_ｈｉｇｈが印加され、液晶パネルの電源オフ時にはゲートドライブＩＣからＶ_ｈｉｇｈが先に除去され、続いてＶ_ｌｏｗが除去されると記述されている。しかしながら、それを実現するための具体的な構成については何ら記載されていない。

上記のように、ドライバを正常に駆動させるためには、まず、液晶パネル等の液晶表示装置をオンにさせる「電源オン状態」になる際に、先にＶ_ｌｏｗをドライバに印加して、続いてＶ_ｈｉｇｈを印加させるという起動シーケンスが必要である。次に、液晶パネル等の液晶表示装置をオフにさせる「電源オフ状態」になる際には、先にＶ_ｈｉｇｈを遮断し、続いてＶ_ｌｏｗを遮断するという遮断シーケンスが必要になる。これは、半導体内部の寄生トランジスタの影響によって回路がオン状態のまま制御不能になり、電流が流れ続けてしまう状態である「ラッチアップ」の発生を回避し、過電流による発熱が原因であるドライバの破壊を防ぐためである。

図５は、従来技術に係る一般的な電源供給装置の基本的な構成を示すブロック図である。当該電源供給装置は、Ｖ_ｈｉｇｈを供給する電源５１、Ｖ_ｌｏｗを供給する電源５２、および放電手段５３を備えている。当該電源供給装置は、ドライバＩＣ５６に接続されている。具体的には、電源５１の出力端子がドライバＩＣ５６の第一の電源入力端子５７に接続されており、電源５２の出力端子がドライバＩＣ５６の第二の電源入力端子５８に接続されている。また、放電手段５３の一端は電源５１とドライバＩＣ５６の第一の電源入力端子５７との間に接続されており、放電手段５３の他の一端は接地されている。また、電源供給装置が「電源オン状態」へと遷移する際には、電源５２から電源５１に対してオン制御信号が送信される。

図６は、図５に示した電源供給装置の起動シーケンス図である。図６に示すように、「電源オン状態」になる際に、まず電源５２がオンになり電源５２より出力されたＶ_ｌｏｗがソースドライバＩＣ５６の第二の電源入力端子５８に印加される。続いて電源５２からのオン制御信号により電源５１がオンになり、電源５１より出力されたＶ_ｈｉｇｈがドライバＩＣ５６の第一の電源入力端子５７に印加される。従って、ドライバを正常に駆動させるための起動シーケンスが満たされる。

特開２０００−１２２０２８（公開日：平成１２年４月２８日）

しかしながら、従来技術においては、ドライバをオフ状態へと正常に遷移させるための遮断シーケンスを満たすことが難しい。このような遮断シーケンスを実行するためには、電源５１および５２の遮断順を制御すればよいが、「電源オフ状態」では、電源５１および５２に入力される入力電圧が遮断され、電源５１および５２が機能停止してしまうため、遮断順を制御することが難しいからである。また、ソースドライバＩＣの負荷である液晶表示装置の画素電極には、通常、「電源オン状態」の際に多くの電荷が蓄積しており、図７に示すように電源５２の出力電圧Ｖ_ｌｏｗが電源５１の出力電圧Ｖ_ｈｉｇｈよりも先にゼロになった場合には、所謂ラッチアップ状態となり、発熱によりドライバＩＣ５６及びその後段の液晶パネルが破壊される可能性があるという問題がある。

本発明は、上記の課題に鑑みて為されたものであり、その目的は、「ラッチアップ」の問題をより確実に抑制する遮断シーケンスを実現することのできる電源供給装置を実現することにある。

上記の課題を解決するために、本発明に係る電源制御装置は、液晶パネルのドライバの備える第一および第二の電源入力端子に電源を供給する電源供給装置であって、出力端子が上記第一の電源入力端子に接続された第一の電源と、入力端子が上記第一の電源の出力端子に接続された降圧回路と、上記第二の電源入力端子と上記降圧回路の出力端子との間に接続された第一のスイッチ部と、上記第一の電源よりも低い電圧を供給する第二の電源と、上記第二の電源の出力端子と上記第二の電源入力端子との間に接続された第二のスイッチ部と、を備えており、上記第一および第二の電源の入力端子には共通の入力電圧が供給され、上記第二のスイッチ部は、上記入力電圧または上記第二の電源の出力電圧が所定の電圧以下のときにオフとなり、上記第一のスイッチ部は、上記第二のスイッチ部がオフのときにオンとなる、ことを特徴としている。

上記のように構成された電源供給装置によれば、上記共通の入力電圧がオフとなった場合、まず、上記第二の電源の出力電圧が上記所定の電圧以下となり、上記第二のスイッチ部がオフとなる。また、上記第一のスイッチ部がオンとなる。したがって、上記第二の電源の出力電圧が上記所定の電圧以下となった後、上記第二の電源入力端子には、上記第一の電源の出力が上記降圧回路を経由した後に印加されることになる。

したがって、上記の構成によれば、上記共通の入力電圧がオフとなった後、上記第一の電源に起因する電圧が上記ドライバの第一及び第二の電源入力端子に印加されるので、第二の電源入力端子に印加される電圧のみが先にゼロとなってしまう事態を招来することがない。

このように、上記の構成によれば、第二の電源入力端子に印加される電圧のみが先にゼロとなることがないので、上記ドライバのラッチアップを招来しない遮断シーケンスを実現できる。

また、上記電源供給装置においては、上記第一および第二のスイッチ部はそれぞれダイオードにより構成されており、上記第一の電源の出力電圧から上記降圧回路による電圧降下及び上記第一のスイッチ部のダイオードによる電圧降下を減じた値は、上記第二の電源の出力電圧から上記第二のスイッチ部のダイオードによる電圧降下を減じた値より小さい、ことが好ましい。

上記の構成によれば、上記第一の電源の出力電圧から上記降圧回路による電圧降下及び上記第一のスイッチ部のダイオードによる電圧降下を減じた値は、上記第二の電源の出力電圧から上記第二のスイッチ部のダイオードによる電圧降下を減じた値より小さいので、オン状態において、上記第二の電圧の出力電圧が上記第二のスイッチを経由して上記ドライバの第二の電源入力端子に入力される。一方、オン状態からオフ状態へと遷移する際には、上記第二の電源の出力電圧が降下し、上記第二のスイッチ部のダイオードの出力電圧が、上記第一の電源の出力電圧から上記降圧回路による電圧降下及び上記第一のスイッチ部のダイオードによる電圧降下を減じた値を下回るので上記第一のスイッチのダイオードがオンとなる。

このように、上記の構成によれば、ダイオードを用いるという単純な構成によって、上記第二のスイッチ部が上記入力電圧または上記第二の電源の出力電圧が所定の電圧以下のときにオフとなり、上記第一のスイッチ部が上記第二のスイッチ部がオフのときにオンとなる構成を実現することができる。

また、上記電源供給装置においては、上記第一のスイッチ部は、ゲートに対して上記入力電圧が印加されているＮチャネルＦＥＴにより構成されており、上記第二のスイッチ部は、ゲートに対して上記入力電圧が印加されているＰチャネルＦＥＴにより構成されている、ことが好ましい。

上記の構成によれば、ＦＥＴという単純な構成によって、上記第二のスイッチ部が上記入力電圧または上記第二の電源の出力電圧が所定の電圧以下のときにオフとなり、上記第一のスイッチ部が上記第二のスイッチ部がオフのときにオンとなる構成を実現することができる。

また、上記電源供給装置においては、上記降圧回路は、ツェナーダイオードおよび抵抗により構成されている、ことが好ましい。

上記の構成によれば、上記降圧回路は、ツェナーダイオードおよび抵抗により構成されているので、単純な構成により電源供給装置を実現することができる。

また、上記電源供給装置においては、上記降圧回路は、シリーズレギュレータにより構成されている、ことが好ましい。

上記の構成によれば、上記降圧回路は、シリーズレギュレータにより構成されているので、信頼性の高い電源供給装置を実現することができる。

また、上記課題を解決するために、本発明に係る液晶表示装置は、上記電源供給装置を備え、上記電源供給装置によって液晶パネルのドライバを駆動する、ことが好ましい。

上記の構成によれば、オン状態からオフ状態へと遷移する際に、ラッチアップすることのない液晶表示装置を実現することができる。

また、上記液晶表示装置を備えるテレビジョン受像機も本発明の範疇に含まれる。

以上のように、本発明に係る電源供給装置は、液晶パネルのドライバの備える第一および第二の電源入力端子に電源を供給する電源供給装置であって、出力端子が上記第一の電源の入力端子に接続された第一の電源と、入力端子が上記第一の電源の出力端子に接続された降圧回路と、上記第二の電源入力端子と上記降圧回路の出力端子との間に接続された第一のスイッチ部と、上記第一の電源よりも低い電圧を供給する第二の電源と、上記第二の電源の出力端子と上記第二の入力端子との間に接続された第二のスイッチ部と、を備えており、上記第一および第二の電源の入力端子には共通の入力電圧が供給され、上記第二のスイッチ部は、上記入力電圧または上記第二の電源の出力電圧が所定の電圧以下のときにオフとなり、上記第一のスイッチ部は、上記第二のスイッチ部がオフのときにオンとなる、ことを特徴としている。

上記のように構成された電源供給装置によれば、上記ドライバのラッチアップを招来しない遮断シーケンスを実現することができる。

本発明の一実施形態に係る電源供給装置の基本的な構成を示すブロック図である。 本発明の一実施形態に係る電源供給装置の構成例を示すブロック図である。 本発明の一実施形態に係る電源供給装置の他の構成例を示すブロック図である。 本発明の一実施形態に係る電源供給装置の遮断シーケンス図である。 従来技術に係る一般的な電源供給装置の構成を示すブロック図である。 従来技術に係る一般的な起動シーケンス図である。 従来技術に係る一般的な遮断シーケンス図である。

〔実施形態〕
本実施形態に係る電源供給装置１００について、図１を参照して以下に説明する。

図１は、本実施形態に係る電源供給装置１００の構成を示すブロック図である。電源供給装置１００は、ドライバＩＣ６に２系統の電源を供給するための構成であり、図１に示すように、アナログ電源（第一の電源）１、デジタル電源（第二の電源）２、降圧回路３、第一のスイッチ部４および第二のスイッチ部５を備えている。ドライバＩＣ６の備える電源入力端子７は、主としてドライバＩＣ６の負荷である液晶パネル（図示なし）の備える画素電極に電圧を印加するために用いられる電源が入力されるものであり、電源入力端子８は、主としてドライバＩＣ６を制御するための電源が入力されるものである。
（アナログ電源１）
また、図１に示すように、アナログ電源１は、出力端子が降圧回路３の入力端子に接続される構成になっている。アナログ電源１には、主として、ドライバＩＣ６の負荷である液晶パネル（図示なし）を制御及び駆動するために用いられる電圧（以下、入力電圧とする）Ｖ_ＩＮが印加されており、アナログ電源１は、アナログ電圧Ｖ_ＯＵＴ１を出力し、ドライバＩＣ６の第一の電源入力端子７に直接印加する。つまり、ドライバＩＣ６の第一の電源入力端子７に印加されるアナログ電圧をＡＶＤＤとすると、ＡＶＤＤ＝Ｖ_ＯＵＴ１になる。また降圧回路３の入力端子にもアナログ電圧ＡＶＤＤ（＝Ｖ_ＯＵＴ１）が印加される。なお、本発明においては、アナログ電源１の出力電圧であるアナログ電圧Ｖ_ＯＵＴ１は１５Ｖ程度に設定されている。
（デジタル電源２）
デジタル電源２は、出力端子が第二のスイッチ部５の入力端子に接続される構成になっている。デジタル電源２には、アナログ電源１に印加されている電圧と同一の入力電圧Ｖ_ＩＮが印加されており、デジタル電源２はデジタル電圧Ｖ_ＯＵＴ２を出力し、デジタル電圧Ｖ_ＯＵＴ２は第二のスイッチ部５を介してドライバＩＣ６の第二の電源入力端子８に印加される。ここで、ドライバＩＣ６の第二の電源入力端子８に印加される電圧をデジタル電圧ＤＶＤＤとする。なお、本発明において、デジタル電源２の出力電圧であるデジタル電圧Ｖ_ＯＵＴ２は３．３Ｖ程度に設定されている。

なお、デジタル電源２は、主として、ドライバＩＣ６を制御するために用いられる。

また、アナログ電圧Ｖ_ＯＵＴ１およびデジタル電圧Ｖ_ＯＵＴ２の上記の値は、本実施形態を限定するものではない。本実施形態に係る電源供給装置１００では、より一般に、Ｖ_ＯＵＴ２＜Ｖ_ＯＵＴ１を満たす各電源を用いることができる。
（降圧回路３）
降圧回路３の一端は、図１に示すように、アナログ電源１の出力端子に、ドライバＩＣ６に対して並列に接続される構成になっている。降圧回路３は、アナログ電源１からの出力電圧Ｖ_ＯＵＴ１を所定の電圧Ｖまで降下させ、当該降下させた電圧を第一のスイッチ部４に出力する。
（スイッチ部４）
第一のスイッチ部４は、降圧回路３とドライバＩＣ６の第二の電源入力端子８との間に接続される構成になっており、降圧回路３の上記一端とは異なる他の一端とドライバＩＣの電源入力端子８との接続をオンオフ制御するために用いられる。
（スイッチ部５）
第二のスイッチ部５は、デジタル電源２の出力端子とドライバＩＣ６の第二の電源入力端子８に接続される構成になっており、デジタル電源２とドライバＩＣの電源入力端子８との接続をオンオフ制御するために用いられる。
（構成例１）
続いて、電源供給装置１００の備える各ブロックの具体的な第一の構成例について、図２を参照して説明する。

図２に示すように、本構成例では、降圧回路３は、ツェナーダイオード２６および抵抗２７により構成されている。図２に示すように、ツェナーダイオード２６の「アノード」は接地されており、ツェナーダイオード２６の「カソード」は、抵抗２７を介してアナログ電源の出力端子に接続されている。

ここで、ツェナーダイオードについて簡単に説明する。通常のダイオードは、逆方向に電圧が印加されても電流はほとんど流れないため、整流や検波等に用いられるが、ツェナーダイオードは、逆方向に電圧が印加された場合に、ある電圧（ツェナー電圧または降伏電圧）で安定する性質がある。この性質を利用して一定の電圧を得るために用いられることが多く、ツェナーダイオードは定電圧ダイオードとも呼ばれる。

本構成例では、図２に示すように、第一のスイッチ部４の入力端子が、ツェナーダイオード２６の「カソード」と抵抗２７との間に接続される構成になっている。

また、第一のスイッチ部４および第二のスイッチ部５は第一のダイオード２８および第二のダイオード２９によりそれぞれ構成されている。

ここで、ツェナーダイオード２６のツェナー電圧（降伏電圧）をＶ_Ｚとし、第一のダイオード２８の電圧降下および第二のダイオードの電圧降下をそれぞれＶ_Ｄ１およびＶ_Ｄ２とする。更に、第一のダイオード２８の出力電圧（「カソード」に印加される電圧）および第二のダイオードの出力電圧（「カソード」に印加される電圧）をそれぞれＶ_１およびＶ_２とする。本構成例においては、Ｖ_１＜Ｖ_２となるように、つまり、Ｖ_１＝Ｖ_Ｚ−Ｖ_Ｄ１＜Ｖ_ＯＵＴ２−Ｖ_Ｄ２＝Ｖ_２を満足するようにツェナーダイオード２６、第一のダイオード２８、および第二のダイオード２９が選択され用いられている。

換言すれば、アナログ電源１の出力電圧から降圧回路３による電圧降下及び第一のスイッチ部４のダイオードによる電圧降下を減じた値は、デジタル電源２の出力電圧から第二のスイッチ部５のダイオードによる電圧降下を減じた値より小さい構成となっている。

（起動及び遮断シーケンス）
以下に、ソースドライバＩＣ６の第一の電源入力端子７に印加される電圧であるアナログ電圧ＡＶＤＤおよび第二の電源入力端子８に印加される電圧であるデジタル電圧ＤＶＤＤの時間変化に関して、図２、４、および７を参照しながら説明する。

まず、液晶パネルを「オン」させるために、アナログ電源１およびデジタル電源２に入力電圧Ｖ_ＩＮが印加されると、まずデジタル電源２が「オン」になる。続いて、デジタル電源２からアナログ電源１へオン制御信号が送信され、アナログ電源１が「オン」になる。このとき、先に第二のダイオード２９に「アノード」に順方向電圧Ｖ_ＯＵＴ２が印加されるため、第二のダイオード２９（つまり、第二のスイッチ部５）は「オン」になる。これにより、ドライバＩＣ６の第二の電源入力端子８には、第二のダイオード２９の出力電圧Ｖ_２、つまり、デジタル電源２の出力電圧Ｖ_ＯＵＴ２から第二のダイオード２９の降下電圧Ｖ_Ｄ２分だけ降下した電圧Ｖ_ＯＵＴ２−Ｖ_Ｄ２が印加される。つまり、ＤＶＤＤ＝Ｖ_ＯＵＴ２−Ｖ_Ｄ２である。一方、第一のダイオード２８については、その出力電圧Ｖ_１が第二のダイオード２９の出力電圧Ｖ_２よりも小さくなるように設定されているため、第一のダイオード２８（つまり、第一のスイッチ部４）には電流は流れず第一のダイオード２８は「オフ」になる。なお、上述のように、ドライバＩＣの第一の電源入力端子７には、アナログ電源１の出力電圧Ｖ_ＯＵＴ１が印加される。つまり、ＡＶＤＤ＝Ｖ_ＯＵＴ１である。

次に、液晶パネルを「オフ」させるために、アナログ電源１およびデジタル電源２に入力電圧Ｖ_ＩＮが印加されなくなると、アナログ電源１およびデジタル電源２は「オフ」になる。これにより、第二のダイオード２９には逆方向電圧が印加されるため、第二のダイオード２９は「オフ」になり、ドライバＩＣの第二の電源入力端子８には、デジタル電源２の出力電圧Ｖ_ＯＵＴ２から第二のダイオード２９の降下電圧Ｖ_Ｄ２分だけ降下した電圧Ｖ_ＯＵＴ２−Ｖ_Ｄ２は印加されなくなる。

このとき、ドライバＩＣ６には、第一の電源入力端子７および第二の電源入力端子８にそれぞれアナログ電圧ＡＶＤＤおよびデジタル電圧ＤＶＤＤが印加され続けたことにより、多くの電荷が蓄積されている。それ故、アナログ電源１およびデジタル電源２が「オン」から「オフ」に遷移した後は、アナログ電圧ＡＶＤＤおよびデジタル電圧ＤＶＤＤは、図７に示されるように、一般的に電荷の放電に従ってそれぞれＶ_ＯＵＴ１およびＶ_ＯＵＴ２−Ｖ_Ｄ２から降下を始める。

この電圧の降下が始まった後、ドライバＩＣ６において、第二のダイオード２９の出力電圧Ｖ_２と第一のダイオード２８の出力電圧Ｖ_１との差分であるＶ_２−Ｖ_１（＝（Ｖ_ＯＵＴ２−Ｖ_Ｄ２）−（Ｖ_Ｚ−Ｖ_Ｄ１））だけ電圧が降下すると、第一のダイオード２８に電流が流れるようになり、第一のダイオード２８は「オン」になる。このとき、ドライバＩＣ６の第二の電源入力端子８には第一のダイオード２８の出力電圧であるＶ_１（＝Ｖ_Ｚ−Ｖ_Ｄ１）が印加される。つまり、ＤＶＤＤ＝Ｖ_Ｚ−Ｖ_Ｄ１である。

図４に示されるように、第一のダイオード２８が「オン」になることにより、デジタル電圧ＤＶＤＤは、しばらくの間、一定電圧であるＶ_Ｚ−Ｖ_Ｄ１を保持し続ける。一方、アナログ電圧ＡＶＤＤ（＝Ｖ_ＯＵＴ１）は、電荷の放電が続いていることにより降下し続け、ある時刻においてツェナー電圧Ｖ_Ｚと同一の電圧値になる。そして、アナログ電圧ＡＶＤＤがツェナー電圧Ｖ_Ｚを下回ると、第一のダイオード２８に逆方向電圧が印加されることになり、第一のダイオード２８は「オフ」になる。それ故に、図４に示されるように、第一のダイオード２８が「オフ」になった瞬間から、デジタル電圧ＤＶＤＤは、再度、電荷の放電に従って降下し始め、アナログ電圧ＡＶＤＤと同様の曲線を描きながら電圧降下を続ける。最終的に、アナログ電圧ＡＶＤＤとデジタル電圧ＤＶＤＤとは、略同一の時刻にて遮断される。図４は、Ｖ_１およびＶ_２が非常に近い値である場合の遮断シーケンスを示している。

（構成例１における電源制御装置１００の奏する効果）
以上のように、本実施形態の構成例１に係る電源制御装置１００は、ツェナーダイオード２６および抵抗２７から成る降圧回路３、第一のダイオード２８から成る第一のスイッチ部４、および第二のダイオード２９から成る第二のスイッチ部５を備えている。また、第二のスイッチ部５は、デジタル電源２の出力電圧が所定の電圧以下のときにオフとなり、第一のスイッチ部４は、第二のスイッチ部５がオフのときにオンとなる。

ここで、上記所定の電圧をＶ_ｔｈ１と表記することにすると、例えば、
Ｖ_ｔｈ１＝Ｖ_Ｚ−Ｖ_Ｄ１＋Ｖ_Ｄ２
と表すことができる。

また、構成例１に係る電源制御装置１００は、上記の構成により、「電源オフ状態」においてもドライバＩＣ６の第二の電源入力端子８に印加されるデジタル電圧ＤＶＤＤがデジタル電源２の出力電圧Ｖ_ＯＵＴ２と略同一の電圧レベルを保持し続ける。また、電源制御装置１００は、従来であればドライバＩＣ６の第一の電源入力端子７に印加されるアナログ電圧ＡＶＤＤよりも先に遮断してしまう第二の電源入力端子８に印加されるデジタル電圧ＤＶＤＤを、アナログ電圧ＡＶＤＤと略同時に遮断させることができる。これにより、ドライバＩＣ６における「ラッチアップ」の問題を回避することができる。
（構成例２）
続いて、電源供給装置１００の備える各ブロックの具体的な第二の構成例について、図３を参照して説明する。

図３に示すように、本構成例では、降圧回路３は、シリーズレギュレータ３６により構成されている。また、第一のスイッチ部４には、ＰチャネルＦＥＴ３７が用いられており、ＰチャネルＦＥＴ３７のソースが降圧回路３の出力端子に、ドレインがＮチャネルＦＥＴ３８のソースとドライバＩＣ６との間に、それぞれ接続される構成になっている。また、ＰチャネルＦＥＴ３７のゲートには、入力電圧Ｖ_ＩＮが印加される。更に、第二のスイッチ部５には、ＮチャネルＦＥＴ３８が用いられており、ＮチャネルＦＥＴ３８のドレインがデジタル電源２に、ソースがドライバＩＣ６の第二の電源入力端子８に、ゲートがＰチャネルＦＥＴ３７のゲートに、それぞれ接続される構成になっている。また、ＮチャネルＦＥＴ３８のゲートには、ＰチャネルＦＥＴ３７のゲートと同一の入力電圧Ｖ_ＩＮが印加される。

ここで、シリーズレギュレータについて簡単に説明する。シリーズレギュレータとは、一般に、負荷に対して直列に制御素子が接続された、降圧のみ可能な連続電流の定電圧直流電源回路である。つまり、シリーズレギュレータの負荷には一定の電圧が印加されるようになっている。

なお、本構成例において、シリーズレギュレータ３６の出力電圧をＶ_Ｓとすると、このシリーズレギュレータ３６の出力電圧Ｖ_Ｓの電圧値は、入力電圧Ｖ_ＩＮが印加される「電源オン状態」において、デジタル電源２の出力電圧Ｖ_ＯＵＴ２と略同一の電圧値になるように設定されている。

（起動及び遮断シーケンス）
以下に、ドライバＩＣ６の第一の電源入力端子７に印加される電圧であるアナログ電圧ＡＶＤＤおよび第二の電源入力端子８に印加される電圧であるデジタル電圧ＤＶＤＤの時間変化に関して、図３、４、および７を参照しながら説明する。

まず、液晶パネルを「オン」させるために、アナログ電源１およびデジタル電源２に入力電圧Ｖ_ＩＮが印加されると、起動シーケンスの制御により、先にデジタル電源２が「オン」になり、続いてアナログ電源１「オン」になる。このとき、第一のスイッチ部４を構成しているＰチャネルＦＥＴ３７のゲートおよび第二のスイッチ部５を構成しているＮチャネルＦＥＴ３８のゲートに入力電圧Ｖ_ＩＮが印加される。これにより、ＮチャネルＦＥＴ３８においてゲート−ソース間に順方向のゲート−ソース間電圧Ｖ_ＧＳ１が印加されることになる。つまり、第二のスイッチ部５は「オン」になり、ＮチャネルＦＥＴ３８のドレインとソースとが同電位になる。こうして、第二のスイッチ部５が「オン」である間、すなわち入力電圧Ｖ_ＩＮが電源供給装置１００に印加されている間は、デジタル電源２の出力電圧Ｖ_ＯＵＴ２がドライバＩＣ６の第二の電源入力端子８に印加される。ここで、ドライバＩＣ６の第二の電源入力端子８に印加される電圧をＤＶＤＤとすれば、ＤＶＤＤ＝Ｖ_ＯＵＴ２になる。

一方、第一のスイッチ部４であるが、第一のスイッチ部４を構成しているＰチャネルＦＥＴ３７のソースにはシリーズレギュレータ３６の出力電圧Ｖ_Ｓ（＝Ｖ_ＯＵＴ２）が印加される。またＰチャネルＦＥＴ３７のゲートにはＶ_Ｓよりも大きなＶ_ＩＮが入力されているため、ＰチャネルＦＥＴ３７のゲート−ソース間に順方向のゲート−ソース間電圧Ｖ_ＧＳ２が印加されることになる。つまり、ＰチャネルＦＥＴ３７は「オフ」のままである。なお、図３から分かるように、ドライバＩＣの第一の電源入力端子７には、アナログ電源１の出力電圧Ｖ_ＯＵＴ１が印加される。ここで、ドライバＩＣ６の第一の電源入力端子７に印加される電圧をＡＶＤＤとすれば、ＡＶＤＤ＝Ｖ_ＯＵＴ１となる。

次に、液晶パネルを「オフ」させるために、アナログ電源１およびデジタル電源２に入力電圧Ｖ_ＩＮが印加されなくなると、アナログ電源１およびデジタル電源２は「オフ」になる。

このとき、ＮチャネルＦＥＴ３８のゲートにも電圧が印加されなくなるため、ゲート−ソース間に逆方向のゲート−ソース間電圧Ｖ_ＧＳ１が印加されることになる。つまり、第二のスイッチ部５は「オン」から「オフ」になる。これにより、ドライバＩＣ６の電源入力端子８には、デジタル電源２から出力電圧Ｖ_ＯＵＴ２は印加されなくなる。一方、ＰチャネルＦＥＴ３７に関してもゲートに電圧が印加されなくなる。これにより、ＰチャネルＦＥＴ３７のゲート−ソース間に逆方向のゲート−ソース間電圧Ｖ_ＧＳ２が印加されることになる。つまり、第一のスイッチ部４は「オフ」から「オン」になり、ＰチャネルＦＥＴ３７のドレインとソースが同電位になる。こうして、第二のスイッチ部５が「オン」から「オフ」になると略同時に、第一のスイッチ部４が「オフ」から「オン」になり、降圧回路３の出力電圧Ｖ_Ｓ（＝Ｖ_ＯＵＴ２）がドライバＩＣ６の第二の電源入力端子８に印加される。つまり、依然としてＤＶＤＤ＝Ｖ_ＯＵＴ２のままである。

ドライバＩＣ６には、デジタル電圧ＤＶＤＤおよびアナログ電圧ＡＶＤＤがそれぞれ電源入力端子７および８に印加されることに伴い、多くの電荷が蓄積されている。それ故、アナログ電源１およびデジタル電源２が「オン」から「オフ」に遷移した後は、アナログ電圧ＡＶＤＤおよびデジタル電圧ＤＶＤＤは、図７に示されるように、一般的に電荷の放電に従ってそれぞれＶ_ＯＵＴ１およびＶ_ＯＵＴ２から降下を始める。しかしながら、本構成例においては、デジタル電圧ＤＶＤＤは、上述のようにＶ_ＯＵＴ２が印加され続ける。

上述のように、ドライバＩＣ６の第一の電源入力端子７に印加されるアナログ電圧ＡＶＤＤはＶ_ＯＵＴ１から時間と共に降下を続け、ある時刻においてドライバＩＣ６の第二の電源入力端子８に印加されるデジタル電圧ＤＶＤＤ（＝Ｖ_ＯＵＴ２）と同一になる。すると、シリーズレギュレータ３６の入力電圧および出力電圧はそれぞれＶ_ＯＵＴ２で同一になる。そして、当該ある時刻を過ぎると、シリーズレギュレータ３６の動作特性上、シリーズレギュレータ３６の入力電圧と出力電圧とは同一になる。つまり、Ｖ_Ｓ＝ＡＶＤＤという関係が成立し、この電圧がＰチャネルＦＥＴ３７のソースに印加される。このとき、ＰチャネルＦＥＴ３７（つまり、第一のスイッチ部４）は「オン」のままであるため、ＰチャネルＦＥＴ３７のドレイン、つまりドライバＩＣ６の第二の電源入力端子８には、ＰチャネルＦＥＴ３７のソースと同一の電圧が印加される。これにより、ＤＶＤＤ＝Ｖ_Ｓ＝ＡＶＤＤの関係が成立する。従って、当該ある時刻を過ぎてからは、図４に示されるように、ＡＶＤＤおよびＤＶＤＤは、当該関係を保持しつつ同一の曲線を描きながら降下を続ける。最終的に、アナログ電圧ＡＶＤＤとデジタル電圧ＤＶＤＤとは、同一の時刻にて遮断される。

（構成例２における電源制御装置１００の奏する効果）
以上より、本実施形態の構成例２に係る電源制御装置１００は、シリーズレギュレータ３６から成る降圧回路３、ＰチャネルＦＥＴ３７から成る第一のスイッチ部４、およびＮチャネルＦＥＴ３８から成る第二のスイッチ部５を備えている。また、構成例２に係る電源制御装置１００において、第二のスイッチ部５は、入力電圧Ｖ_ＩＮが所定の電圧以下のときにオフとなり、第一のスイッチ部４は、第二のスイッチ部５がオフのときにオンとなる。ここで、上記所定の電圧としては、０または０に近い値を用いればよい。

また、構成例２に係る電源制御装置１００が上記の構成をとることにより、ドライバＩＣ６の第二の電源入力端子８に印加されるデジタル電圧ＤＶＤＤは、「電源オフ状態」においてもデジタル電源２の出力電圧Ｖ_ＯＵＴ２をある期間保持し続けることができる。また、電源制御装置１００は、従来であればドライバＩＣ６の第一の電源入力端子７に印加されるアナログ電圧ＡＶＤＤよりも先に遮断してしまう第二の電源入力端子８に印加されるデジタル電圧ＤＶＤＤを、アナログ電圧ＡＶＤＤと略同時に遮断することができる。これにより、ドライバＩＣ６における「ラッチアップ」の問題を回避することができる。

なお、電源供給装置１００、ドライバＩＣ６、及び液晶パネルを備え、電源供給装置１００によってドライバＩＣ６を駆動する液晶表示装置、並びに、そのような液晶表示装置を備えるテレビジョン受像機も本発明の範疇に含まれる。

以上のように、添付の図面を参照しながら本発明に係る電源制御装置の実施形態について説明したが、本発明は今回開示された実施形態に限定されるものではない。当業者であれば、特許請求の範囲内に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、その変更例または修正例もまた本発明の技術的範囲に属するものとする。

本発明は、ソースドライバおよびゲートドライバ等のドライバに電源を供給するための電源駆動装置に好適に用いることができる。

１ アナログ電源
２ デジタル電源
３ 降圧回路
４ スイッチ部（第一のスイッチ部）
５ スイッチ部（第二のスイッチ部）
６ ドライバＩＣ
７ 電源入力端子（第一の電源入力端子）
８ 電源入力端子（第二の電源入力端子）
２７ 抵抗
２６ ツェナーダイオード
２８ ダイオード（第一のダイオード）
２９ ダイオード（第二のダイオード）
３６ シリーズレギュレータ
３７ ＰチャネルＦＥＴ
３８ ＮチャネルＦＥＴ

Claims (7)

1. 液晶パネルのドライバの備える第一および第二の電源入力端子に電源を供給する電源供給装置であって、
   出力端子が上記第一の電源入力端子に接続された第一の電源と、
   入力端子が上記第一の電源の出力端子に接続された降圧回路と、
   上記第二の電源入力端子と上記降圧回路の出力端子との間に接続された第一のスイッチ部と、
   上記第一の電源よりも低い電圧を供給する第二の電源と、
   上記第二の電源の出力端子と上記第二の電源入力端子との間に接続された第二のスイッチ部と、
   を備えており、
   上記第一および第二の電源の入力端子には共通の入力電圧が供給され、
   上記第二のスイッチ部は、上記入力電圧または上記第二の電源の出力電圧が所定の電圧以下のときにオフとなり、
   上記第一のスイッチ部は、上記第二のスイッチ部がオフのときにオンとなる、
   ことを特徴とする電源供給装置。
2. 上記第一および第二のスイッチ部はそれぞれダイオードにより構成されており、上記第一の電源の出力電圧から上記降圧回路による電圧降下及び上記第一のスイッチ部のダイオードによる電圧降下を減じた値は、上記第二の電源の出力電圧から上記第二のスイッチ部のダイオードによる電圧降下を減じた値より小さい、
   ことを特徴とする請求項１に記載の電源供給装置。
3. 上記第一のスイッチ部は、ゲートに対して上記入力電圧が印加されているＮチャネルＦＥＴにより構成されており、
   上記第二のスイッチ部は、ゲートに対して上記入力電圧が印加されているＰチャネルＦＥＴにより構成されている、
   ことを特徴とする請求項１に記載の電源供給装置。
4. 上記降圧回路は、ツェナーダイオードおよび抵抗により構成されている、
   ことを特徴とする請求項１から３の何れかに記載の電源供給装置。
5. 上記降圧回路は、シリーズレギュレータにより構成されている、
   ことを特徴とする請求項１から３の何れかに記載の電源供給装置。
6. 請求項１から５の何れか１項に記載の電源供給装置を備え、上記電源供給装置によって液晶パネルのドライバを駆動することを特徴とする液晶表示装置。
7. 請求項６に記載の液晶表示装置を備えていることを特徴とするテレビジョン受像機。

Images