KR20110091247A - 표시 장치의 전원 회로 및 이를 갖는 표시 장치 - Google Patents

표시 장치의 전원 회로 및 이를 갖는 표시 장치 Download PDF

Info

Publication number
KR20110091247A
KR20110091247A KR1020100010987A KR20100010987A KR20110091247A KR 20110091247 A KR20110091247 A KR 20110091247A KR 1020100010987 A KR1020100010987 A KR 1020100010987A KR 20100010987 A KR20100010987 A KR 20100010987A KR 20110091247 A KR20110091247 A KR 20110091247A
Authority
KR
South Korea
Prior art keywords
voltage
terminal
power supply
driving
common node
Prior art date
Application number
KR1020100010987A
Other languages
English (en)
Other versions
KR101649358B1 (ko
Inventor
이창수
이종재
박윤재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100010987A priority Critical patent/KR101649358B1/ko
Priority to US12/899,848 priority patent/US8736593B2/en
Publication of KR20110091247A publication Critical patent/KR20110091247A/ko
Application granted granted Critical
Publication of KR101649358B1 publication Critical patent/KR101649358B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정 표시장치의 전원 회로가 제공된다. 전압 분배기가 제1 구동 전압과 접지 전압 사이의 분압 전압을 생성한다. 연산증폭기는 분압 전압을 입력받아 분압 전압을 제2 구동 전압으로써 출력한다. 제1 스위치는 제1 구동전압이 공급되는 제1 전원 전압단과 공통 노드 사이에 연결되고, 제2 구동 전압에 응답하여 제1 전원 전압단과 공통 노드 사이의 제1 전류 경로를 형성한다. 제2 스위치는 공통 노드와 접지 전압이 공급되는 제2 전원 전압단 사이에 연결되고, 제2 구동 전압에 응답하여 공통 노드와 제2 전원 전압단 사이의 제2 전류 경로를 형성한다. 보호기는 공통 노드와 연결되고, 공통 노드의 전압에 응답하여 제1 전원 전압단의 출력을 제한한다.

Description

표시 장치의 전원 회로 및 이를 갖는 표시 장치{POWER SOURCE CIRCUIT OF DISPLAY DEVICE AND DISPLAY DEVICE HAVING THE POWER SOURCE CIRCUIT}
본 발명의 실시 예들은 표시 장치의 전원회로에 관한 것으로써, 보다 상세하게는 소비 전력을 감소시켜 동작 불량을 예방하는 표시 장치의 전원회로에 관한 것이다.
일반적으로, 액정 표시장치는 하부기판, 하부기판과 대향하여 구비되는 상부기판 및 하부기판과 상부기판과의 사이에 형성된 액정층을 포함하여 영상을 표시하는 액정 표시패널을 구비한다. 액정 표시패널에는 다수의 게이트 라인, 다수의 데이터 라인, 다수의 게이트 라인과 다수의 데이터 라인에 연결된 다수의 화소가 구비된다.
액정 표시장치는 다수의 게이트 라인에 게이트 펄스를 순차적으로 출력하기 위한 게이트 구동회로 및 다수의 데이터 라인에 픽셀전압을 출력하는 데이터 구동회로를 구비한다. 일반적으로, 게이트 구동회로 및 데이터 구동회로는 구동 칩 형태로 이루어져 필름 또는 액정 표시패널 상에 실장된다.
도 1은 종래의 구동 칩에 전류를 공급하는 일 예를 보여주는 도면이다.
구동 칩(10)은 제1 전원 단자(11) 및 제2 전원 단자(12)을 포함한다. 구동 칩(10)의 제1 전원 단자(11)에는 전원 전압(AVDD)이 연결되고, 제2 전원 단자(12)에는 접지 전압(VSS)이 연결된다. 제1 전원 단자(11)로 흐르는 전류를 IA라고 할 때, 액정 표시 패널에서 소비되는 전력은 전원 전압(AVDD)에 제1 전원 단자(11)로 흐르는 전류( IA)를 곱한 값으로 정의된다. 또한, 구동 칩(10)에서 소비되는 전력도 이와 동일한 값으로 정의된다.
최근 액정 표시패널은 더욱 대형화되고 있고, 영상 품질 향상을 위하여 고속 구동을 위한 노력들이 계속되고 있다. 이러한 요구를 수용하기 위하여 전원 전압(AVDD)의 전압 레벨은 높아져야 한다. 예를 들어, 전원 전압(AVDD)이 15V인 경우, 전원 전압(AVDD)과 접지 전압(VSS) 간의 전위차가 커져서 소비 전력이 더욱 증대된다. 그러나, 소비 전력 증가는 구동 칩(10)의 동작 온도 상승을 유발하여 동작 불량을 발생시킨다.
따라서, 본 발명의 목적은 구동 칩의 동작 불량을 예방하기 위한 전원 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기한 전원 회로를 구비하는 표시 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 표시장치의 전원 회로는 제1 구동전압을 수신하는 제1 전원 전압단과 접지전압을 수신하는 제2 전원 전압단 사이에 연결되어 분압 전압을 생성하는 전압 분배기를 포함한다. 연산 증폭기는 상기 분압 전압을 입력받고, 상기 분압 전압을 제2 구동 전압으로써 출력한다. 제1 스위치는 상기 제1 전원 전압단과 공통 노드 사이에 연결되고, 상기 제2 구동 전압에 응답하여 상기 제1 전원 전압단과 상기 공통 노드 사이의 제1 전류 경로를 형성한다. 제2 스위치는 상기 공통 노드와 상기 제2 전원 전압단 사이에 연결되고, 상기 제2 구동 전압에 응답하여 상기 공통 노드와 제2 전원 전압단 사이의 제2 전류 경로를 형성한다. 보호기는 상기 공통 노드와 연결되고, 상기 공통 노드의 전압에 응답하여 상기 제1 전원 전압단의 출력을 제한한다.
본 발명의 다른 실시 예에 따른 표시장치는 복수의 전원 전압들을 공급하는 전원 회로, 상기 전원 전압들을 수신하여 계조 전압을 출력하는 구동회로, 및 상기 계조 전압을 수신하여 영상을 표시하는 표시패널을 포함한다.
상기 전원 회로는 입력 전압을 승압하여 상기 전원 전압들 중 제1 구동전압을 생성하는 제1 전압 발생기, 상기 제1 전압 발생기로부터 상기 제1 구동전압을 수신하여 상기 제1 구동전압 보다 낮은 전압레벨을 갖는 제2 구동전압을 생성하는 제2 전압 발생기, 및 상기 제2 구동전압의 크기에 따라 상기 제1 전압 발생기의 동작을 제어하는 보호기를 포함한다.
본 발명의 실시 예에 따르면, 동작 온도 상승으로 인한 구동 칩의 동작 불능 불량을 제거할 수 있다.
도 1은 종래의 구동 칩에 전류를 공급하는 일 예를 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 액정 표시 장치를 보여주는 블록도이다.
도 3은 도 2에 도시된 전원 공급부의 회로도이다.
도 4a는 초기 구동시 인에이블 단자의 전압을 나타낸 그래프이다.
도 4b는 정상 구동시 인에이블 단자의 전압을 나타낸 그래프이다.
도 4c는 단락 불량 발생시 인에이블 단자의 전압을 나타낸 그래프이다.
이하, 도면들을 참조하여 본 발명의 실시 예들을 보다 상세하게 설명하기로 한다. 개시된 본 발명의 실시 예들에 다양한 변경을 가할 수 있고, 실시 예들은 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 실시 예들을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 본 발명의 실시 예들을 첨부된 도면들을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 액정 표시 장치(1000)를 보여주는 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치(1000)는 타이밍 제어부(100), 전원 공급부(200), 데이터 구동 회로(300), 게이트 구동 회로(400), 그리고 액정 패널(500)을 포함한다.
타이밍 제어부(100)는 외부로부터 전달되는 화상 신호(RGB) 및 제어신호(CS)에 응답하여 데이터 구동 회로(300) 및 게이트 구동 회로(400)를 제어한다. 타이밍 제어부(100)는 제어신호(CS) 에 응답하여 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 생성하여 게이트 구동 회로(400) 및 데이터 구동 회로(300)에 각각 전달한다. 타이밍 제어부(100)는 화상 신호(RGB)의 포멧을 변환하고, 변환된 화상 신호(DATA)를 데이터 구동 회로(300)에 전달한다.
전원 공급부(200)는 데이터 구동 회로(300) 및 게이트 구동 회로(400)에 구동 전원을 공급한다. 예를 들어, 전원 공급부(200)는 외부로부터 입력 전압(Vin)을 전달받아 아날로그 구동 전압(AVDD), 하프 구동 전압(half AVDD, 이하 HAVDD라 칭함)(HAVDD), 게이트 온 전압(Von), 게이트 오프 전압(Voff) 등을 생성한다. 전원 공급부(200)는 아날로그 구동 전압(AVDD) 및 하프 구동 전압(HAVDD)을 데이터 구동 회로(300)에 전달하고, 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 게이트 구동 회로(400)에 전달한다. 도면에 도시하지는 않았지만, 전원 공급부(200)는 공통 전압을 생성하여 액정 패널(500)에 공급하는 공통 전압 생성부를 더 포함할 수 있다.
전원 공급부(200)는 직류-직류 변환기(210), HAVDD 공급부(220), 및 보호부(230)를 포함한다.
직류-직류 변환기(210)는 입력 전압(Vin)을 전달받아 아날로그 구동 전압(AVDD)으로 승압하고, 승압된 아날로그 구동 전압을 출력한다. 직류-직류 변환기(210)는 게이트 온 전압(Von), 게이트 오프 전압(Voff)을 더 생성할 수 있다. HAVDD 공급부(220)는 직류-직류 변환기(210)로부터 출력된 아날로그 구동 전압(AVDD)을 수신하여 하프 구동전압(HAVDD)을 생성하고, 생성된 하프 구동전압(HAVDD)을 데이터 구동회로(300)로 제공한다. 보호부(230)는 HAVDD 공급부(220)로부터 출력되는 하프 구동전압(HAVDD)을 감지하여 데이터 구동회로(300)가 오동작하지 않도록 직류-직류 변환기(210)를 제어한다. 전원 공급부(200)의 상세한 동작은 도 3을 참조하여 후술한다.
데이터 구동 회로(300)는 전원 공급부(200)로부터 아날로그 구동전압(AVDD) 및 하프 구동전압(HAVDD)을 수신하고, 타이밍 제어부(100)로부터 화상신호(DATA) 및 데이터 제어신호(CONT2)를 수신한다. 데이터 구동 회로(300)는 아날로그 구동전압(AVDD) 및 하프 구동전압(HAVDD)을 이용하여 타이밍 제어부(100)로부터 전달되는 화상 신호(DATA)에 대응하는 아날로그 계조 전압들을 생성한다. 데이터 구동회로(300)는 하나 이상의 구동 칩으로 이루어져 액정 패널(500) 상에 실장되거나 액정 패널(500)에 부착된 필름(미도시) 상에 실장될 수 있다.
게이트 구동 회로(400)는 전원 공급부(200)로부터 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 수신하고, 타이밍 제어부(100)로부터 게이트 제어신호(CONT1)를 수신한다. 게이트 구동 회로(400)는 게이트 제어신호(CONT1)에 응답하여 게이트 신호들을 순차적으로 출력한다. 게이트 신호들 각각은 순차적으로 게이트 온 전압(Von)을 갖는다. 본 발명의 실시 예에 따르면, 게이트 구동 회로(400)는 비정질 실리콘 게이트(ASG, Amorphous Silicon Gate)로 구성되어 액정 패널(500)의 제조 시에 형성될 수 있다.
액정 패널(500)은 서로 마주하는 하부 기판 및 상부 기판, 그리고 이들 사이에 개재된 액정층을 포함할 수 있다. 등가 회로적으로 볼 때, 액정 패널(500)에는 데이터 선들(D1-Dn), 게이트 선들(G1-Gm), 및 복수의 도트(Px)를 포함할 수 있다. 데이터 선들(D1-Dn)은 데이터 구동 회로(300)에 연결되어 아날로그 계조 전압을 수신하고, 게이트 선들(G1-Gm)은 게이트 구동 회로(400)에 연결되어 게이트 신호를 수신한다.
도트들(Px) 각각은 대응하는 하나의 데이터선 및 대응하는 하나의 게이트선에 연결된다. 게이트선(G1-Gm)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dn)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다. 각 도트(Px)는 신호선(G1-Gm, D1-Dn)에 연결된 스위칭 소자(Tr)와, 스위칭 소자(Tr)에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 액정 커패시터에 병렬 연결된 유지 커패시터(storage capacitor)(Cst)를 포함할 수 있다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다. 스위칭 소자(Tr)는 예를 들어 박막 트랜지스터일 수 있다.
해당 게이트 선에 게이트 온 전압(Von)을 갖는 게이트 신호가 인가되면, 액정 셀의 박막 트랜지스터(Tr)가 턴-온 된다. 해당 데이터 선에 아날로그 계조 전압이 인가되면, 액정 커패시터(Clc)에 아날로그 계조 전압이 충전된다. 게이트 선에 게이트 오프 전압(Voff)을 갖는 게이트 신호가 인가되면, 액정 셀의 박막 트랜지스터(Tr)가 턴-오프 된다. 각 도트(Px)는 액정 커패시터(Clc) 충전된 전압에 따라 액정을 구동하여 광 투과율을 조절한다.
데이터 구동회로(300)를 구성하는 구동칩의 개수는 액정 패널(500)의 해상도, 구동칩 각각의 채널 수, 동작 주파수 등에 따라서 결정된다. 표 1은 해상도가 FHD(Full High Definition) 즉, 1920*1080인 액정 표시 장치(1000)에 구비되는 구동칩의 개수를 동작 주파수 및 구동칩 각각의 채널 수 별로 예시적으로 보여준다.
동작주파수 414 채널 576 채널 720 채널 960 채널
60 Hz 14 10 8 6
120 Hz 28 20 16 12
240 Hz 56 40 32 24
예컨대, 각 구동칩의 채널 수가 720이고, 동작 주파수가 240Hz이면 액정 표시 장치(1000)에는 적어도 32개의 구동칩들이 구비되어야만 한다. 제한된 면적에 32 개의 데이터 구동회로(300)를 배열하는 것은 매우 어려운 일이다.
각 구동칩의 채널 수를 960으로 증가시키면 동작 주파수가 240Hz일 때 필요한 구동칩들의 개수는 24개로 감소한다. 그러나, 각 구동칩의 채널 수가 늘어날수록 각 구동칩의 동작 온도가 상승하는 문제가 야기된다. 예를 들어, 960 채널의 구동칩은 대부분의 테스트 패턴 입력 시에 임계 온도인 150℃를 넘어선다. 그러므로, 각 구동칩의 채널 수를 늘리더라도 온도 상승을 최소화할 수 있는 액정 표시 장치가 요구된다.
도 3은 도 2에 도시된 전원 공급부(200)의 회로도이다.
도 3을 참조하면, 전원 공급부(200)는 직류-직류 변환기(210), HAVDD 공급부(220) 및 보호부(230)를 포함한다.
직류-직류 변환기(210)는 입력 전압(Vin)을 전달받아 아날로그 구동 전압(AVDD)를 생성한다. 도 3에 도시하지는 않았지만, 직류-직류 변환기(210)는 게이트 온 전압(Von), 게이트 오프 전압(Voff)을 더 생성할 수 있다.
직류-직류 변환기(210)는 펄스 폭 변조(pulse width modulation, PWM)기(211) 및 부스트(boost) 컨버터(212)를 포함한다. 부스트 컨버터(212)는 인덕터(L1), 다이오드(D1), 제1 커패시터(C1) 및 트랜지스터(T1)를 포함하며, 입력 전압(Vin)을 승압하여 아날로그 구동 전압(AVDD)을 생성한다.
인덕터(L1)의 일단은 입력 전압(Vin)을 수신하고 타단은 다이오드(D1)의 입력단에 연결된다. 트랜지스터(T1)의 제1 전극은 인덕터(L1)의 타단에 연결되고, 제2 전극은 펄스 폭 변조 기(211)의 스위칭 단자(SW)에 연결되며, 제3 전극에는 접지전압(VSS)이 인가된다. 다이오드(D1)의 입력단은 트랜지스터(T1)의 제1 전극에 연결되고, 다이오드(D3)의 출력단은 제1 커패시터(C1)의 제1 전극에 연결된다. 제1 커패시터의 제2 전극에는 접지전압(VSS)이 인가된다. 다이오드(D1)의 출력단에서는 아날로그 구동 전압(AVDD)이 출력된다. 본 발명의 일 예로, 다이오드(D1)는 쇼트키 다이오드(Shortkey Diode)일 수 있으며 이에 한정되는 것은 아니다.
펄스 폭 변조기(211)는 타이밍 제어부(100)로부터 전송된 개시 전압(HVS)(예를 들어, 3.3V)을 인에이블 단자(EN)를 통해 전달받아 동작을 개시한다. 인에이블 단자(EN)에는 저항(R7)이 연결되어 실질적으로, 인에이블 단자(EN)에는 저항(R7)을 통과한 전압이 제공될 수 있다. 펄스 폭 변조기(211)는 인에이블 단자(EN)를 통해 수신되는 전압이 예를 들어, 문턱전압 1.2V 이상인 경우에 동작하고, 1.2V 미만인 경우에는 동작하지 않도록 설계될 수 있다.
한편, 직류-직류 변환기(210)는 아날로그 구동전압(AVDD)이 출력되는 출력단에 연결된 두 개 이상의 저항을 더 포함할 수 있으며, 펄스 폭 변조기(211)는 두 저항이 연결된 노드의 전압을 피드백 받아 부스트 컨버터(212)를 제어하는 피드백 회로를 더 포함할 수 있다. 펄스 폭 변조기(211)는 피드백되는 전압에 따라서 스위칭 단자(SW)를 통해 출력되는 스위칭 신호의 펄스 폭을 조절한다. 예를 들어, 피드백 전압이 이전 상태보다 낮아지면, 스위칭 신호의 펄스 폭을 이전 상태보다 증가시킨다. 펄스 폭이 변조된 스위칭 신호는 부스트 컨버터(212)의 트랜지스터(T1)에 인가되어 부스트 컨버터(212)로부터 출력되는 아날로그 구동전압(AVDD)의 전압레벨을 변경시킨다.
한편, HAVDD 공급부(220)는 직류-직류 변환기(210)로부터 생성된 아날로그 구동 전압(AVDD)을 전달받아 아날로그 구동전압(AVDD)보다 낮은 전압 레벨을 갖는 하프 구동전압(HAVDD)을 생성한다. HAVDD 공급부(220)는 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 제4 저항(R4), 연산 증폭기(A1), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 제2 커패시터(C2)를 포함한다.
제1 및 제2 저항들(R1, R2)은 직류-직류 변환기(210)의 출력단(VA) 및 접지 전압(VSS)이 인가되는 접지단(VC) 사이에 직렬로 연결된다. 제1 및 제2 저항들(R1, R2)은 동일한 저항값을 가지며, 본 발명의 실시 예 에서는 각각 10 KΩ(kilo ohm)의 저항값을 갖는다. 그러나, 저항값은 본 실시 예에 한정되는 것은 아니다.
연산 증폭기(A1)의 제1 입력단은 제1 및 제2 저항들(R1, R2)의 연결 노드(VB)와 연결되고, 제2 입력단은 공통 노드(N1)로부터 피드백 되어 연결된다. 제1 및 제2 저항(R1, R2)이 서로 동일한 값을 갖는 경우, 상기 제1 및 제2 저항(R1, R2)의 연결 노드(VB)의 전위는 아날로그 구동전압(AVDD))의 절반(AVDD/2)에 해당하는 전압레벨을 갖는다.
연산 증폭기(A1)의 제1 전원 전압 단자는 직류-직류 변환기(210)의 출력단(VA)에 연결되어 아날로그 구동전압(AVDD)을 수신하고 제2 전원 전압 단자는 접지단(VC)에 연결되어 접지 전압(VSS)을 수신한다. 본 발명의 실시 예에 따른 연산 증폭기(A1)는 전압 폴로워(voltage follower)와 같은 동작을 수행하므로, 연결 노드(VB)의 전압과 연산 증폭기(A1)의 출력단(Aout)의 전압은 AVDD/2 로써 동일하다.
제1 및 제2 트랜지스터들(TR1, TR2)은 각각 바이폴라 트랜지스터(bipolar junction transistor: BJT)로 구성될 수 있다. 본 발명의 일 예로, 제1 트랜지스터(TR1)는 NPN 형 트랜지스터이고, 제2 트랜지스터(TR2)는 PNP형 트랜지스터이다.
제1 트랜지스터(TR1)의 콜렉터 단자는 직류-직류 변환기(210)의 출력단(VA)에 연결되어 아날로그 구동 전압(AVDD)을 수신하고, 이미터 단자는 공통 노드(N1)와 연결되며, 베이스 단자는 제3 저항(R3)을 통해 연산 증폭기(A1)의 출력단(Aout)과 연결된다. 제2 트랜지스터(TR2)의 이미터 단자는 공통 노드(N1)와 연결되고, 콜렉터 단자는 접지단(VC)에 연결되어 접지 전압(VSS)을 수신하며, 베이스 단자는 제4 저항(R4)을 통해 연산 증폭기(A1)의 출력단(Aout)과 연결된다.
본 발명의 실시 예에서는 제1 및 제2 트랜지스터들(TR1, TR2)은 푸시풀(push-pull) 증폭기처럼 동작한다. 제3 및 제4 저항들(R3, R4)과 연결된 제1 및 제2 트랜지스터들(TR1, TR2)의 공통 출력단(여기서는 공통 노드(N1))의 전압은 연산 증폭기(A1)의 출력단의 전압과 동일하다. 본 발명의 실시 예에서, 제3 및 제4 저항들(R3, R4)은 동일한 저항값을 가지며, 예를 들어, 0.5 KΩ으로 동일한 저항값을 갖는다. 그러므로, 연산 증폭기(A1)의 출력단(Aout)의 전압은 제3 및 제4 저항들(R3, R4)에 의해 전압 분배된 AVDD/2 전압을 갖게 되며, 공통 노드(N1)의 전압(HAVDD)은 연산 증폭기(A1)의 출력단 전압과 동일하게 AVDD/2 전압을 갖는다.
제2 커패시터(C2)는 연산 증폭기(A1)의 입력단에 연결되어, 입력되는 연결 노드(VB)의 전압(이하, 하프 구동전압(HAVDD))이 지속적으로 연산 증폭기(A1)의 입력단에 인가될 수 있도록 한다.
데이터 구동회로(300)는 제1 전원 단자(311), 제2 전원 단자(312), 제3 전원 단자(313), 제4 전원 단자(314), 제1 및 제2 증폭기(301, 302), 제1 출력 단자(315) 및 제2 출력단자(316)를 포함할 수 있다. 데이터 구동회로(300)의 제1 전원 단자(311)에는 아날로그 구동 전압(AVDD)이 공급되고, 제2 및 제3 전원 단자들(312, 313)은 HAVDD 공급부(220)의 공통 노드(N1)와 연결되며, 제4 전원 단자(314)에는 접지 전압(VSS)이 연결된다. 제2 및 제3 전원 단자(312, 313)는 공통 노드(N1)와 연결되어 있으므로, 하나의 단자로 통합될 수도 있다.
연산 증폭기(A1)와 제1 및 제2 트랜지스터들(TR1, TR2)에 의해서, 공통 노드(N1)에는 하프 구동전압(HAVDD)이 인가된다. 그러므로, 데이터 구동회로(300)의 제1 전원 단자(311)에는 아날로그 전원 전압(AVDD)이 인가되고, 제2 및 제3 전원 단자(312, 313)에는 하프 구동전압(HAVDD)이 인가된다. 본 실시 예에서, 하프 구동전압(HAVDD)은 아날로그 구동전압(AVDD)의 절반에 해당하는 전압레벨(AVDD/2)을 갖는다. 데이터 구동회로(300)내에 포함된 제1 증폭기(301)는 아날로그 전원 전압(AVDD)와 하프 구동전압(HAVDD)을 전원으로써 공급 받는다. 또한, 데이터 구동회로(300)내에 포함된 제2 증폭기(302)는 하프 구동전압(HAVDD)과 접지 전압(VSS)을 전원으로써 공급 받는다.
컬럼 반전 구동을 수행하는 액정 표시 장치(1000)는 데이터 신호에 대응하는 한 쌍의 상보적 전압들을 매 프레임마다 번갈아 컬럼 라인으로 공급한다. 그러므로, 본 발명의 실시 예에 따른 전원 공급부(200)는 극성 반전의 기준이 되는 하프 구동전압(HAVDD)을 데이터 구동회로(300)로 공급한다.
데이터 구동회로(300)의 제2 전원 단자(312)로부터 출력되는 전류(IB)의 일부는 제3 전원 단자(313)로 다시 유입되고, 나머지 전류는 제2 트랜지스터(TR2)를 통하여 접지 전압(VSS)으로 흐른다. 제3 전원 단자(313)로 유입되는 전류(IC)는 아날로그 구동 전압(AVDD)으로부터 제1 트랜지스터(TR1)를 통하여 제공되는 전류와 제2 전원 단자(312)로부터 출력되는 전류(IB)의 일부이다.
연산 증폭기(A1)의 출력단(Aout)은 공통 노드(N1)와 분리되어 있으므로, 데이터 구동회로(300)의 제2 전원 단자(312)로부터 출력되는 전류(IB)는 연산 증폭기(A1)로 유입되지 않는다. 더욱이, 제2 트랜지스터(TR2)는 고전류, 고전력 환경에서도 동작 가능하므로 HAVDD 공급부(220)의 안정된 동작이 가능하다.
이와 같은 HAVDD 공급부(220)에 의해, 액정 표시 패널(500)에서의 소비 전력은 AVDD*(IB*IC)이고, 데이터 구동회로(300)에서의 소비 전력은 (AVDD-VB)*IB+VC*IC= 1/2*AVDD*IA이다. 즉, 도 1에 도시된 종래의 소비 전력에 비해, HAVDD 공급부(220)를 통해 인가되는 하프 구동전압(HAVDD)에 의해 데이터 구동회로(300)의 소비 전력은 1/2로 감소한다.
보호부(230)는 HAVDD 공급부(220)로부터 출력되는 하프 구동전압(HAVDD)을 감지하여 데이터 구동회로(300)가 정상 동작하도록 제어한다. 보호부(230)는 제3 트랜지스터(TR3), 제5 저항(R5) 및 제6 저항(R6)을 포함할 수 있다. 제5 및 제6저항들(R5, R6)은 HAVDD 공급부(220)의 공통 노드(N1)와 접지 전압(VSS)이 인가되는 접지단 사이에서 직렬 연결된다. 제3 트랜지스터(TR3)는 여기에 제한되는 것은 아니지만, 예를 들어, PNP형 바이폴라 트랜지스터로 이루어질 수 있다. 제3 트랜지스터(TR3)의 이미터 단자는 펄스 폭 변조기(211)의 인에이블 단자(EN)에 연결되고, 콜렉터 단자는 접지단에 연결되어 접지 전압(VSS)을 수신하며, 베이스 단자는 제5 및 제6 저항들(R5, R6)의 연결 노드(N2)에 연결된다. 한편, 제3 트랜지스터(TR3)는 MOS 트랜지스터 일 수 도 있다.
보호부(230)는 제5및 제6 저항들(R5, R6)에 의한 전압 분배를 통해 제3 트랜지스터(TR3)의 온/오프 동작을 제어할 수 있다. 제5 및 제6 저항들(R5, R6)을 적절히 조절하면, 제3 트랜지스터(TR3)의 이미터 단자로 인가되는 전압(즉, 펄스 폭 변조기(211)의 인에이블 단자의 입력 전압) 보다 베이스 단자로 인가되는 전압(연결 노드(N3)의 전압)을 문턱전압(0.7[V])이상으로 높게 유지시킬 수 있다. 예를 들어, 제5 및 제6 저항들(R5, R6)의 크기를 적절히 조절하면, 연결 노드(N3)의 전압을 약 4V 이상으로 유지시킬 수 있다. 이에 따라 상기 HAVDD 공급부(220)의 정상 구동 시에는 제3 트랜지스터(TR3)가 턴-오프된다.
그러나, 단락(short) 등의 불량 발생 시 HAVDD 공급부(220)의 출력단(공통 노드(N1))의 전압이 접지전압(VSS)으로 내려가면, 제3 트랜지스터(TR3)는 턴-온된다. 따라서, 펄스 폭 변조기(211)의 인에이블 단자(EN)의 입력전압은 턴-온된 제3 트랜지스터(TR3)를 통해 접지 전압(VSS)으로 다운된다. 그러면, 펄스 폭 변조기(211)의 인에이블 단자(EN)에 인가되는 전압은 1.2V 이하로 유지되고, 이로써 펄스 폭 변조기(211)의 동작이 정지되어, 직류-직류 변환기(210)는 더이상 아날로그 구동전압(AVDD)을 발생하지 않는다.
펄스 폭 변조기(211)는 인에이블 단자(EN)에 문턱 전압(threshold voltage)인 1.2 V 이상의 전압이 인가되어야 동작되며, 문턱 전압 이하에서는 동작하지 않는다. 정상 구동시, 보호부(230)의 제3 트랜지스터(TR3)은 턴-오프되므로, 인에이블 단자(EN)는 타이밍 제어부(100)로부터 전송된 개시 전압(HVS)인 3.3 V를 유지할 수 있다.
한편, 단락 불량 발생 시, 예를 들어 HAVDD 공급부(220)의 제2 트랜지스터(TR2)가 단락될 경우, HAVDD 공급부(220)로부터 출력된 하프 구동전압(공통 노드 N1의 전압)(HAVDD)이 접지 전압(VSS)으로 다운될 수 있으며, 이에 따라 데이터 구동회로(300)의 제1 증폭기(301)에는 그 내압 이상의 전압이 인가될 수 있다. 즉, 제2 트랜지스터(TR2)가 단락될 경우에 HAVDD 공급부(220)의 출력단(공통 노드(N1))의 전위는 접지전압(VSS)으로 다운되고, 이로써 데이터 구동회로(300)의 제1 증폭기(301)의 두 전원 단자들(311, 312)에는 아날로그 구동전압(AVDD) 및 접지전압(VSS)이 각각 인가되어 결국 제1 증폭기(301)에는 그 내압 이상의 전압이 인가될 수 있다.
하지만, 본 발명의 일 실시 예에 따르면, 단락 불량 발생 시, 제3 트랜지스터(TR3)의 베이스단의 전압이 하강하여 제3 트랜지스터(TR3)가 턴-온 되고, 그 결과 펄스 폭 변조기(211)의 인에이블 단자(EN)에 인가되는 전압이 1.2 V 이하로 다운되어 펄스 폭 변조기(211)가 동작하지 않는다. 이를 통해, 보호부(230)는 직류-직류 변환기(212)로부터 아날로그 구동전압(AVDD)이 출력되지 않도록 함으로써 데이터 구동회로(300)의 내압을 초과하는 전압이 데이터 구동회로(300)로 인가되지 않도록 할 수 있다.
도 4a는 초기 구동시 인에이블 단자의 전압을 나타낸 그래프이고, 도 4b는 정상 구동시 인에이블 단자의 전압을 나타낸 그래프이며, 도 4c는 단락 불량 발생시 인에이블 단자의 전압을 나타낸 그래프이다.
도 4a 내지 도 4c를 참조하면, 초기 구동 시와 정상 구동 시에 문턱전압인 1.2 V 이상의 전압이 인에이블 단자(EN)에 인가되는 반면, 단락 불량이 발생할 경우, 턴-온된 제3 트랜지스터(TR3)에 의해서 인에이블 단자(EN)에는 1.2 V 이하의 전압이 인가되는 것으로 나타났다.
결과적으로, HAVDD 공급부(220)에 단락 불량이 발생할 경우 보호부(230)는 데이터 구동회로(300)에 아날로그 전원전압(AVDD)이 인가되지 않도록 제어함으로써, 데이터 구동회로(300)의 동작 불량을 막을 수 있다.
이상에서는 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 타이밍 제어부 200 : 전원 공급부
300 : 데이터 구동회로 400 : 게이트 구동회로
500 : 액정 표시 패널 210 : 직류-직류 변환기
220 : HAVDD 공급부 230 : 보호부

Claims (20)

  1. 제1 구동전압을 수신하는 제1 전원 전압단과 접지전압을 수신하는 제2 전원 전압단 사이에 연결되어 분압 전압을 생성하는 전압 분배기;
    상기 분압 전압을 입력받고, 상기 분압 전압을 제2 구동 전압으로써 출력하는 연산 증폭기;
    상기 제1 전원 전압단과 공통 노드 사이에 연결되고, 상기 제2 구동 전압에 응답하여 상기 제1 전원 전압단과 상기 공통 노드 사이의 제1 전류 경로를 형성하는 제1 스위치;
    상기 공통 노드와 상기 제2 전원 전압단 사이에 연결되고, 상기 제2 구동 전압에 응답하여 상기 공통 노드와 제2 전원 전압단 사이의 제2 전류 경로를 형성하는 제2 스위치; 및
    상기 공통 노드와 연결되어, 상기 공통 노드의 전압에 응답하여 상기 제1 전원 전압단의 출력을 제한하는 보호기를 포함하는 표시 장치의 전원 회로.
  2. 제1 항에 있어서, 상기 보호기는,
    상기 공통 노드와 상기 제2 전원 전압단 사이에 직렬 연결된 두 개의 저항; 및
    외부로부터 입력되는 개시 전압을 수신하는 제1 단자, 상기 제2 전원전압단에 연결된 제2 단자, 상기 두 개의 저항의 연결 노드에 연결된 제3 단자를 갖는 제3 스위치를 포함하는 표시 장치의 전원 회로.
  3. 제2 항에 있어서, 상기 제3 스위치는 PNP형 바이폴라 트랜지스터인 것을 특징으로 하는 표시 장치의 전원 회로.
  4. 제1 항에 있어서,
    상기 제1 스위치는 상기 제1 전원 전압단과 연결된 제1 단자, 상기 공통 노드와 연결된 제2 단자 그리고 상기 제2 구동 전압을 수신하는 제3 단자를 포함하는 제1 트랜지스터를 포함하고,
    상기 제2 스위치는 상기 공통 노드와 연결된 제1 단자, 상기 제2 전원 전압단과 연결된 제2 단자 그리고 상기 제2 구동 전압을 수신하는 제3 단자를 포함하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치의 전원 회로.
  5. 제4 항에 있어서, 상기 제1 트랜지스터는 NPN형 바이폴라 트랜지스터이고 상기 제2 트랜지스터는 PNP형 바이폴라 트랜지스터인 것을 특징으로 하는 표시 장치의 전원 회로.
  6. 제4 항에 있어서, 상기 연산 증폭기는,
    상기 분압 전압을 수신하는 제1 입력단 및 상기 공통 노드에 연결된 제2 입력단을 포함하는 것을 특징으로 하는 표시 장치의 전원 회로.
  7. 제6 항에 있어서, 상기 연산증폭기의 출력단과 상기 제1 트랜지스터의 상기 제3 단자 사이에 연결되는 제1 저항; 및
    상기 연산증폭기의 상기 출력단과 상기 제2 트랜지스터의 상기 제3 단자 사이에 연결되는 제2 저항을 더 포함하는 것을 특징으로 하는 표시 장치의 전원 회로.
  8. 제1 항에 있어서, 상기 전압 분배기는 상기 제1 전원 전압단과 상기 제2 전원 전압단 사이에 직렬로 연결된 적어도 두 개의 저항들을 포함하고,
    상기 두 개의 저항들의 연결 노드의 전압이 상기 분압 전압으로써 상기 연산증폭기로 제공되는 것을 특징으로 하는 표시 장치의 전원 회로.
  9. 제1 항에 있어서, 상기 공통 노드에 공통으로 연결되어 상기 제2 구동전압을 출력하는 제1 출력단 및 제2 출력단을 더 포함하는 것을 특징으로 하는 표시 장치의 전원 회로.
  10. 복수의 전원 전압들을 공급하는 전원 회로;
    상기 전원 전압들을 수신하여 계조 전압을 출력하는 구동회로; 및 상기 계조 전압을 수신하여 영상을 표시하는 표시패널을 포함하되,
    상기 전원 회로는,
    입력 전압을 승압하여 상기 전원 전압들 중 제1 구동전압을 생성하는 제1 전압 발생기;
    상기 제1 전압 발생기로부터 상기 제1 구동전압을 수신하여 상기 제1 구동전압 보다 낮은 전압레벨을 갖는 제2 구동전압을 생성하는 제2 전압 발생기; 및
    상기 제2 구동전압의 크기에 따라 상기 제1 전압 발생기의 동작을 제어하는 보호기를 포함하는 표시장치.
  11. 제10항에 있어서, 상기 제2 전압 발생기는,
    상기 제1 구동전압을 수신하는 제1 전원 전압단과 접지전압을 수신하는 제2 전원 전압단 사이에 연결되어 분압 전압을 생성하는 전압 분배기;
    상기 분압 전압을 입력받고, 상기 분압 전압을 상기 제2 구동 전압으로써 출력하는 연산 증폭기;
    상기 제1 전원 전압단과 공통 노드 사이에 연결되고, 상기 제2 구동 전압에 응답하여 상기 제1 전원 전압단과 상기 공통 노드 사이의 제1 전류 경로를 형성하는 제1 스위치; 및
    상기 공통 노드와 상기 제2 전원 전압단 사이에 연결되고, 상기 제2 구동 전압에 응답하여 상기 공통 노드와 제2 전원 전압단 사이의 제2 전류 경로를 형성하는 제2 스위치를 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 보호기는,
    상기 공통 노드와 상기 제2 전원 전압단 사이에 직렬 연결된 두 개의 저항; 및
    외부로부터 입력되는 개시 전압을 수신하는 제1 단자, 상기 제2 전원 전압단에 연결된 제2 단자, 상기 두 저항의 연결 노드에 연결된 제3 단자를 갖는 제3 스위치를 포함하는 표시 장치.
  13. 제12 항에 있어서, 상기 제3 스위치는 PNP형 바이폴라 트랜지스터인 것을 특징으로 하는 표시 장치.
  14. 제11 항에 있어서, 상기 제1 스위치는 상기 제1 전원 전압단과 연결된 제1 단자, 상기 공통 노드와 연결된 제2 단자 그리고 상기 제2 구동 전압을 수신하는 제3 단자를 포함하는 제1 트랜지스터를 포함하고,
    상기 제2 스위치는 상기 공통 노드와 연결된 제1 단자, 상기 제2 전원 전압단과 연결된 제2 단자 그리고 상기 제2 구동 전압을 수신하는 제3 단자를 포함하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 제1 트랜지스터는 NPN형 바이폴라 트랜지스터이고 상기 제2 트랜지스터는 PNP형 바이폴라 트랜지스터인 것을 특징으로 하는 표시 장치.
  16. 제11 항에 있어서, 상기 연산 증폭기는,
    상기 분압 전압을 수신하는 제1 입력단 및 상기 공통 노드에 연결되어 상기 제2 구동전압을 수신하는 제2 입력단을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 연산증폭기의 출력단과 상기 제1 트랜지스터의 상기 제3 단자 사이에 연결되는 제1 저항; 및
    상기 연산증폭기의 상기 출력단과 상기 제2 트랜지스터의 상기 제3 단자 사이에 연결되는 제2 저항을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  18. 제11 항에 있어서, 상기 전압 분배기는 상기 제1 전원 전압단과 상기 제2 전원 전압단 사이에 직렬로 연결된 적어도 두 개의 저항들을 포함하고,
    상기 연산증폭기는 상기 두 개의 저항들의 연결 노드의 전압을 상기 분압 전압으로써 수신하는 것을 특징으로 하는 액정 표시 장치.
  19. 제11항에 있어서, 상기 구동회로는 상기 제1 구동전압을 수신하는 제1 전원 단자, 상기 공통 노드에 공통으로 연결되어 상기 제2 구동전압을 수신하는 제2 및 제3 전원 단자, 및 접지전압을 수신하는 제4 전원 단자를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제11항에 있어서, 상기 구동회로는 제1 및 제2 증폭기를 더 포함하며,
    상기 제1 증폭기의 두 전원 전압단은 상기 제1 전원 단자와 상기 제2 전원 단자에 각각 연결되고, 상기 제2 증폭기의 두 전원 전압단은 상기 제3 전원 단자와 상기 제4 전원 단자에 각각 연결되는 것을 특징으로 하는 표시 장치.
KR1020100010987A 2010-02-05 2010-02-05 표시 장치의 전원 회로 및 이를 갖는 표시 장치 KR101649358B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100010987A KR101649358B1 (ko) 2010-02-05 2010-02-05 표시 장치의 전원 회로 및 이를 갖는 표시 장치
US12/899,848 US8736593B2 (en) 2010-02-05 2010-10-07 Power source circuit having a protector to control an operation of a voltage generator and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010987A KR101649358B1 (ko) 2010-02-05 2010-02-05 표시 장치의 전원 회로 및 이를 갖는 표시 장치

Publications (2)

Publication Number Publication Date
KR20110091247A true KR20110091247A (ko) 2011-08-11
KR101649358B1 KR101649358B1 (ko) 2016-08-31

Family

ID=44353347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010987A KR101649358B1 (ko) 2010-02-05 2010-02-05 표시 장치의 전원 회로 및 이를 갖는 표시 장치

Country Status (2)

Country Link
US (1) US8736593B2 (ko)
KR (1) KR101649358B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140936A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시 장치
KR20150026000A (ko) * 2013-08-30 2015-03-11 주식회사 실리콘웍스 평판 디스플레이 장치 및 소스 드라이버 집적회로
KR20150070651A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 전압 생성 회로 및 이를 포함하는 표시 장치
KR20190048932A (ko) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 미러 표시장치
CN114267311A (zh) * 2021-12-29 2022-04-01 惠科股份有限公司 源极驱动电路及源极驱动方法、显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117641B1 (ko) * 2010-05-25 2012-03-05 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
TWI423729B (zh) * 2010-08-31 2014-01-11 Au Optronics Corp 整合放大器的源級驅動器
GB2495607B (en) * 2011-10-11 2014-07-02 Lg Display Co Ltd Liquid crystal display device and driving method thereof
JP2016099372A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 データドライバ、表示装置、及び、電子機器
KR102271488B1 (ko) * 2014-12-02 2021-07-01 엘지디스플레이 주식회사 전압 공급부와 이를 포함한 표시장치
KR102519744B1 (ko) * 2018-02-23 2023-04-10 삼성전자주식회사 보호 회로를 포함하는 디스플레이 구동 회로
US20200193901A1 (en) * 2018-07-20 2020-06-18 Sitronix Technology Corp. Display driving circuit
CN118430474A (zh) * 2024-07-03 2024-08-02 深圳市晶联讯电子有限公司 一种液晶显示屏电压源转换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958595B2 (en) * 2003-07-08 2005-10-25 Rohm Co., Ltd. Step-up/step-down DC-DC converter and portable device employing it
US20050275391A1 (en) * 2004-06-14 2005-12-15 Tomoyuki Ito Power supply apparatus provided with overcurrent protection function
US20080150500A1 (en) * 2006-12-18 2008-06-26 Decicon, Inc. Hybrid dc-dc switching regulator circuit
US20090021232A1 (en) * 2005-03-10 2009-01-22 Rohm Co., Ltd. Switching Regulator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069471A (en) * 1998-05-14 2000-05-30 Intel Corporation Dynamic set point switching regulator
KR100600884B1 (ko) 2004-11-17 2006-07-18 삼성에스디아이 주식회사 과전압 방지를 위한 유기전계 발광장치
US20070114952A1 (en) * 2005-11-18 2007-05-24 Hui-Qiang Yang Light source driver circuit
JP2007298737A (ja) 2006-04-28 2007-11-15 Kyocera Mita Corp 電源制御装置，情報処理装置
JP2009192650A (ja) 2008-02-13 2009-08-27 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010041368A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
KR101319339B1 (ko) * 2008-05-09 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
US7889011B2 (en) * 2008-06-30 2011-02-15 Texas Instruments Incorporated Output short circuit and load detection
KR101695419B1 (ko) * 2009-04-15 2017-01-24 삼성디스플레이 주식회사 전원 공급 방법, 이를 수행하기 위한 전원 공급 장치 및 이를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958595B2 (en) * 2003-07-08 2005-10-25 Rohm Co., Ltd. Step-up/step-down DC-DC converter and portable device employing it
US20050275391A1 (en) * 2004-06-14 2005-12-15 Tomoyuki Ito Power supply apparatus provided with overcurrent protection function
US20090021232A1 (en) * 2005-03-10 2009-01-22 Rohm Co., Ltd. Switching Regulator
US20080150500A1 (en) * 2006-12-18 2008-06-26 Decicon, Inc. Hybrid dc-dc switching regulator circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140936A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시 장치
KR20150026000A (ko) * 2013-08-30 2015-03-11 주식회사 실리콘웍스 평판 디스플레이 장치 및 소스 드라이버 집적회로
KR20150070651A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 전압 생성 회로 및 이를 포함하는 표시 장치
KR20190048932A (ko) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 미러 표시장치
CN114267311A (zh) * 2021-12-29 2022-04-01 惠科股份有限公司 源极驱动电路及源极驱动方法、显示面板

Also Published As

Publication number Publication date
US8736593B2 (en) 2014-05-27
US20110193844A1 (en) 2011-08-11
KR101649358B1 (ko) 2016-08-31

Similar Documents

Publication Publication Date Title
KR101649358B1 (ko) 표시 장치의 전원 회로 및 이를 갖는 표시 장치
US9147361B2 (en) Output circuit, data driver and display device
CN101059947B (zh) 显示器以及驱动显示器的电路
KR101611387B1 (ko) 전원 회로 및 이를 갖는 액정 표시 장치
JP5608394B2 (ja) 液晶表示装置
KR101485584B1 (ko) 액정 표시 장치 및 그것의 구동 방법
US7027017B2 (en) Power supply for liquid crystal display panel
US20120019502A1 (en) Source driver for a liquid crystal display device and liquid crystal display device using the same
KR101961116B1 (ko) 전원제어장치 및 이를 포함하는 표시장치
CN111613185B (zh) 发光元件驱动装置、发光元件驱动系统及发光系统
KR20210034878A (ko) 전원 공급부 및 이를 포함하는 표시장치
KR20180058950A (ko) 구동부 및 이를 포함하는 표시장치
CN110010053B (zh) 栅极电压控制电路、栅极驱动电路、显示装置
KR20140034373A (ko) 유기발광다이오드 표시장치와 그 구동방법
JP2015001737A (ja) ディスプレイパネル駆動回路及びその駆動モジュール、ディスプレイ装置並びにその製造方法
US20030142363A1 (en) Display apparatus and method of driving the same
US7825920B1 (en) Level regulation circuit of common signal of LCD
KR20140079044A (ko) 전원 공급부 및 이를 이용한 평판 표시 장치
JP2019060961A (ja) 電圧レギュレータ回路および液晶表示装置
US10284183B2 (en) Slew rate enhancement circuit and buffer using the same
KR20160094511A (ko) 표시장치 및 그 구동방법
US11978420B2 (en) Gate driving device for driving display panel
KR100810159B1 (ko) 액정표시장치의 구동전압 발생회로
KR20070075796A (ko) 구동 전압 생성 회로 및 이를 포함하는 액정 표시 장치
KR20140098367A (ko) 전원 공급부 및 이를 이용한 평판 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 4