TWI717075B - 多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法 - Google Patents

多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法 Download PDF

Info

Publication number
TWI717075B
TWI717075B TW108139132A TW108139132A TWI717075B TW I717075 B TWI717075 B TW I717075B TW 108139132 A TW108139132 A TW 108139132A TW 108139132 A TW108139132 A TW 108139132A TW I717075 B TWI717075 B TW I717075B
Authority
TW
Taiwan
Prior art keywords
signal
inverter
enabling
output
level
Prior art date
Application number
TW108139132A
Other languages
English (en)
Other versions
TW202038560A (zh
Inventor
拉瑪羅傑 史林尼法森
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202038560A publication Critical patent/TW202038560A/zh
Application granted granted Critical
Publication of TWI717075B publication Critical patent/TWI717075B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

一種具有複數個位準轉換器的多位元位準轉換器，位準轉換器中之每一者均用以接收處於第一電壓域中之輸入信號，且提供處於第二電壓域中之對應的輸出信號。各位準轉換器具有致能節點。致能電路包括連接至位準轉換器中之每一者之致能節點的輸出端，且位準轉換器中之每一者均用以回應於由致能電路接收的致能信號輸出該等對應的輸出信號。

Description

多位元位準轉換器、位準轉換器致能電 路及位準轉換器致能方法
本揭露係關於一種多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法。
位準轉換器為數位電路中廣泛使用的部件，用於兩個不同的電壓域之間的通信，其中一個為低壓域且另一個為高壓域。舉例而言，積體電路記憶體之常見類型為靜態隨機存取記憶體(static random access memory,SRAM)元件。典型靜態隨機存取記憶體記憶體元件具有記憶體單元陣列。在一些實例中，各記憶體單元均使用六個連接在上部參考電位與下部參考電位(通常為接地)之間的電晶體以使得兩個儲存節點中之一者可由待儲存之資訊佔據，同時補充資訊儲存在另一儲存節點處。靜態隨機存取記憶體單元中之各位元儲存在四個電晶體上，從而形成兩個交叉耦接的逆變器。另兩個電晶體與記憶體單元字線連接以在讀寫操作期間藉由選擇性地將單元連接至其位元線而控制對記憶體單元 的存取。舉例而言，在讀取操作中，將記憶體單元位元線預充電至預定臨限電壓。當字線經致能時，與位元線連接之感應放大器感應並輸出儲存資訊。「雙軌」靜態隨機存取記憶體架構係指靜態隨機存取記憶體配置，其中記憶體邏輯在低壓域(VCC)中操作而記憶體陣列在高壓域(VDD)中操作。位準轉換器電路係用於調高去往靜態隨機存取記憶體單元的信號。
本揭露之一實施例係提供一種多位元位準轉換器，包含：複數個位準轉換器及致能電路。該些位準轉換器各用以接收處於一第一電壓域中之一輸入信號且提供處於一第二電壓域之一對應的輸出信號，該些位準轉換器中之每一者均包括一致能節點。致能電路具有連接至該些位準轉換器中之每一者之該致能節點的一輸出端。其中該些位準轉換器中之每一者均用以回應於由該致能電路接收的一致能信號，輸出該對應的輸出信號。
本揭露之一實施例亦提供一種位準轉換器致能電路，包含一逆變器、複數個第一控制電晶體、複數個第二控制電晶體以及一第三控制電晶體。逆變器用以接收一第一供應電壓且具有一輸入端及一輸出端。複數個第一控制電晶體，該些第一控制電晶體中之每一者均具有連接至一接地端的一源極、連接至該逆變器之該輸出端的一閘極，及連接至複數個位準轉換器中之一個別一者的一汲極。複數個第二控 制電晶體，該些第二控制電晶體中之每一者均具有連接至該接地端的一源極、連接至該逆變器之該輸出端的一閘極，及連接至該些位準轉換器中之該個別的一者的一汲極。第三控制電晶體，具有用以接收該第一供應電壓的一源極、連接至該逆變器之該輸出端的一閘極，及連接至該些位準轉換器中之每一者之一逆變器的一汲極。
本揭露之一實施例亦提供一種位準轉換器致能方法，包含以下步驟：提供複數個位準轉換器；藉由該些位準轉換器中之每一者接收處於一第一電壓域中之一個別的輸入信號；接收一致能信號；逆變該接收到的致能信號；將該逆變的致能信號輸出至該些位準轉換器中之每一者；以及回應於該逆變的致能信號，在對應於該個別的輸入信號之該些位準轉換器中之每一者之一第一輸出端處在高於該第一電壓域的一第二電壓域中提供一輸出信號。
PD1、PD2:電壓域
EN:致能信號
EN’:經轉換的致能信號
VDD、VCC:供應電壓
VIN:輸入信號
VOUT、VOUT1、VOUT2:輸出信號
10:多位元位準轉換器
10a:二位元位準轉換器
10b:四位元位準轉換器
12、14:電源端
20:系統部件
100:致能電路
102:致能信號輸入端
104:輸出端
110:致能信號逆變器
112:PMOS電晶體
114:NMOS電晶體
200、200a、200b、200c、200d:位準轉換器
202:信號輸入端
204、205:信號輸出端
210:第一逆變器
212:第二逆變器
220:第一PMOS電晶體
222:第二PMOS電晶體
230:第一NMOS電晶體
232:第二NMOS電晶體
240:致能節點
250:第一控制電晶體
252:第二控制電晶體
254:第三控制電晶體
300:晶片上系統
310:資料匯流排
312:資料線
320:元件
322:邏輯電路
350:位準轉換方法
352、354、356、358、360、362:操作
當結合隨附圖式閱讀時，自以下詳細描述將最佳地理解本揭露之態樣。應注意，根據工業中之標準實務，各特徵並非按比例繪製。事實上，出於論述清晰之目的，可任意增加或減小各特徵之尺寸。
第1圖為根據一些實施例圖示示例性位準轉換器之態樣的方塊圖。
第2圖為根據一些實施例圖示示例性多位元位準轉換器之態樣的電路圖。
第3圖為第2圖中所示的電路之致能信號逆變器的示例性電路圖。
第4圖為根據一些實施例圖示另一示例性多位元位準轉換器及致能電路之態樣的電路圖。
第5圖為根據一些實施例圖示包括位準轉換器之示例性晶片上系統(system-on-chip,SOC)之態樣的方塊圖。
第6圖為根據一些實施例圖示示例性方法之態樣的流程圖。
以下揭露內容提供許多不同實施例或實例，以便實施所提供標的物之不同特徵。下文描述部件及配置之特定實例以簡化本案。當然，此等僅為實例且並不意欲為限制性。舉例而言，以下描述中在第二特徵上方或在第二特徵上形成第一特徵可包括以直接接觸形成第一及第二特徵的實施例，且亦可包括可在第一與第二特徵之間形成額外特徵以使得第一與第二特徵不直接接觸的實施例。此外，本案可在各實例中重複元件符號及/或字母。此重複係出於簡便及簡明性之目的且其本身不指示所論述之各實施例及/或配置之間的關係。
此外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述如圖式中所圖示之一個部件或特徵與另一部件(或多個部件)或特徵(或多個特徵)之關係。除 了圖式中所描繪之定向外，空間相對性術語意欲包含在使用或操作中之元件之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣地解讀本文所使用之空間相對性描述詞。
靜態隨機存取記憶體(SRAM)元件具有記憶體單元陣列，此記憶體單元陣列包括連接在上部參考電位與下部參考電位之間的電晶體以使得兩個儲存節點中之一者可由待儲存之資訊佔據，同時補充資訊儲存在另一儲存節點處。舉例而言，一個典型的SRAM記憶體單元配置包括六個電晶體。靜態隨機存取記憶體單元中之各位元儲存在四個電晶體上，從而形成兩個交叉耦接的逆變器。另兩個電晶體與記憶體單元字線連接以在讀寫操作期間藉由選擇性地將單元連接至其位元線而控制對記憶體單元的存取。
舉例而言，在讀取操作中，將記憶體單元位元線預充電至預定臨限電壓。當字線經致能時，與位元線連接之感應放大器感應並輸出儲存資訊。
「雙軌」靜態隨機存取記憶體架構係指靜態隨機存取記憶體配置，其中記憶體邏輯在低壓域中操作而記憶體陣列在高壓域中操作。已知的雙軌靜態隨機存取記憶體配置可減小記憶體洩漏功率，但可能不利地影響記憶體讀取時間。此外，隨著高壓域與低壓域之電壓位準之間的差異增加，洩漏及雜訊可能增加。
在一些已知應用中，使用具有致能信號用於功率隔離的單位元位準轉換器。致能信號由致能輸入端接收， 其允許基於致能信號選擇性地操作位準轉換器。各位元均具有個別的位準轉換器，且各位準轉換器均包括致能輸入，其接收用於選擇性操作位準轉換器之致能信號。此等位準轉換器電路之一些典型配置對於每一位元需要最少五個電晶體以實施致能邏輯，其可消耗多餘的面積及功率。
根據本揭露之態樣，提供多位元位準轉換器，其中可跨多個邏輯位元共用起致能功能之電晶體。因此，跨多個位元共用致能電晶體，從而減小需要的致能電晶體數目。
第1圖為根據本揭露之態樣圖示多位元位準轉換器10之實例的方塊圖。所揭露的實例具有複數個位準轉換器200，各個位準轉換器均具有信號輸入端202，此信號輸入端用以接收處於第一電壓域PD1中的輸入信號VIN，並在信號輸出端204提供一個在第二電壓域PD2中相應的輸出信號VOUT，其中第二電壓域PD2高於第一電壓域PD1，且信號輸出端204係由在第二電壓域PD2中的的系統部件20所接收。系統部件20可包括例如記憶體電路，諸如記憶體單元之靜態隨機存取記憶體記憶體陣列，此記憶體電路接收處於第二電壓域PD2中之輸出信號VOUT。需要注意的是，本文中的用語「電壓域」亦可以稱為「電源域」。
致能電路100具有連接至複數個位準轉換器200中之每一者之致能節點的輸出端104。位準轉換器輸出對應於第二電壓域PD2中輸入信號VIN的輸出信號VOUT，以回應於在致能輸入端102處由致能電路100接收 的致能信號EN。在一些實例中，致能電路100接收致能信號EN，並對其進行處理或修改以輸出經轉換的致能信號EN’。例如在下文論述的實例中，致能電路100逆變接收到的致能信號EN，且因此經轉換的致能信號EN’為致能信號EN之補充。
在第1圖中所示的實例中，致能電路100包括電源端12，此電源端接收處於第一電壓域PD1中之供應電壓VDD。相應地，經轉換的致能信號EN’在第一電壓域PD1中被輸出。位準轉換器200各具有電源端14，此電源端接收處於第二電壓域PD2中之第二供應電壓VCC。
位準轉換器將輸入信號VIN之電壓位準自供應電壓VDD轉換為供應電壓VCC。供應電壓VCC高於供應電壓VDD以例如支援如上文所論述的雙軌SRAM配置。因此，若由位準轉換器200接收的輸入信號VIN為邏輯低(在接地電壓VSS下)，則在輸出端204處提供接地信號。若輸入信號VIN處於邏輯高處(VDD)，則輸出處於第二電壓域PD2中之邏輯高信號(VCC)。
第2圖為圖示多位元位準轉換器10之其他態樣的電路圖。在第2圖中所示的實例中，多位元位準轉換器10a為二位元位準轉換器，具有兩個位準轉換器200a、200b(共同地稱為位準轉換器200)以提供處於第二電壓域PD2中之各輸出位元。位準轉換器200a、200b中之每一者均具有耦接至第一電源供應端(供應電壓VDD)的第一逆變器210。第一逆變器210在個別輸入端202處各接收信號輸入VIN1、 VIN2，並提供逆變輸入信號VIN1_bar、VIN2_bar。
位準轉換器200a、200b中之每一者均具有第一PMOS電晶體220，此第一PMOS電晶體包括耦接至第二電源VCC的源極及耦接至位準轉換器200a、200b之第一輸出端204以輸出個別第一輸出信號VOUT1、VOUT2的閘極。位準轉換器200a、200b中之每一者亦具有第一NMOS電晶體230，此第一NMOS電晶體包括耦接至第一PMOS電晶體220之汲極的汲極，及經由第一逆變器210及第二逆變器212耦接至位準轉換器200a、200b之輸入端202的閘極。
位準轉換器200a、200b進一步各具有第二PMOS電晶體222，此第二PMOS電晶體包括耦接至第二電源VCC的源極，及耦接至第一PMOS電晶體220之汲極且耦接至位準轉換器之第二信號輸出端205的閘極，第二輸出輸出補充輸出信號VOUT1_bar及VOUT2_bar。第二NMOS電晶體232各具有耦接至第二PMOS電晶體222之汲極的汲極，及經由第一逆變器210耦接至位準轉換器輸入端202的閘極。如下文將進一步論述，回應於由致能電路100接收到的致能信號EN，第一NMOS電晶體230及第二NMOS電晶體232之源極各選擇性地耦接至電路接地端，且因此有時在本文中稱為位準轉換器200之致能節點240。
如上文所提及，在一些揭露的實例中，致能電路100包括致能信號逆變器。在第2圖之實例中，致能信號逆變器110接收致能信號EN且輸出逆變的致能信號EN_bar。致能信號逆變器耦接至電源供應端(供應電壓 VDD)。第3圖圖示致能信號逆變器110之示例性CMOS實施，此致能信號逆變器包括PMOS電晶體112，此PMOS電晶體具有連接至第一供應電壓VDD的源極、連接至NMOS電晶體114之汲極的汲極。NMOS電晶體114具有連接至接地端的源極。連接PMOS電晶體112及NMOS電晶體114之閘極以接收致能信號EN，且所連接的汲極提供用於向位準轉換器200輸出EN_bar信號的節點。
致能電路100進一步包括第一控制電晶體250及第二控制電晶體252，其各接收致能信號逆變器110之輸出EN_bar。在所圖示的實例中，位準轉換器200中之每一者均具有連接在個別第一NMOS電晶體230及第二NMOS電晶體232(亦即致能節點240)與接地端之間的第一控制電晶體250及第二控制電晶體252。因此，複數個第一控制電晶體250中之每一者之源極均連接至接地端，汲極均連接至位準轉換器200中之個別一者之第一NMOS電晶體230，且閘極連接至致能信號逆變器110之輸出以接收逆變的致能信號EN_bar。類似地，複數個第二控制電晶體252中之每一者之源極均連接至接地端，汲極均連接至位準轉換器200中之個別一者之第二NMOS電晶體232，且閘極連接至致能信號逆變器110之輸出以接收逆變的致能信號EN_bar。
此外，致能電路100包括第三控制電晶體254，此第三控制電晶體的源極連接至電源供應端(供應電壓VDD)，汲極連接至複數個位準轉換器200中之每一者之個 別的逆變器212。連接第三控制電晶體254之閘極以接收逆變的致能信號EN_bar。在第2圖之實例中，致能電路100之第一控制電晶體250及第二控制電晶體252均為NMOS電晶體，且致能電路100之第三控制電晶體254為PMOS電晶體。
因此，第一控制電晶體250及第二控制電晶體252中之每一者均用以回應於致能信號EN_bar選擇性地將對應的位準轉換器200之致能節點240連接至接地端。第三控制電晶體254用以回應於致能信號EN_bar將電源供應端(供應電壓VDD)連接至複數個位準轉換器200中之每一者之個別的第二逆變器212。
參考位準轉換器200a作為實例，位準轉換器200a提供處於第二電壓域PD2(VCC電壓位準)相應於接收到的輸入信號VIN1的輸出，以回應致能信號EN，舉例而言，致能信號EN可為計時信號。致能電路逆變器110之輸出端104係由致能電路100之第一控制電晶體250、第二控制電晶體252及第三控制電晶體254中之每一者接收。例如，假定輸入信號VIN1及致能信號EN均為高(VDD)。致能電路逆變器110輸出EN_bar為低，從而關閉致能電路100之第一NMOS控制電晶體250及第二NMOS控制電晶體252且將位準轉換器200與接地隔離。致能電路100之第三控制電晶體254由低EN_bar信號開啟，從而將位準轉換器之第二逆變器212連接至供應電壓VDD。
在信號輸入端202處之高輸入信號VIN1由第一逆變器210以低VIN1_bar信號形式輸出，從而關閉第二 NMOS電晶體232。低VIN1_bar信號由第一逆變器210逆變，從而導致在第一NMOS電晶體230之閘極處接收的高(VDD)信號，將其開啟。至少藉由第一控制電晶體250、252將位準轉換器信號輸出端204、205(及PMOS電晶體220、222之閘極)處之VOUT1及VOUT1_bar信號保持在其先前位準。當致能信號EN變低時，高EN_bar信號關閉第三控制電晶體254並開啟第一控制電晶體250及第二控制電晶體252。如上文所提及，逆變的VIN1_bar信號開啟第一NMOS電晶體230，從而與第一控制電晶體250一起為第二位準轉換器信號輸出端205提供通往接地的通路，拉低VOUT1_bar信號。低VOUT1_bar信號開啟第二PMOS電晶體222，將VCC供應電壓連接至第一位準轉換器信號輸出端204，在第二電壓域PD2(亦即VCC)中拉高VOUT1信號。高VOUT1信號亦關閉PMOS電晶體220。
當VIN1信號轉化為低時，位準轉換器200用以在第一信號輸出端204輸出低VOUT1信號及處於第二電壓域PD2(VCC)之高VOUT1_bar信號。如上文所提及，當致能信號EN為高時，致能電路逆變器110輸出EN_bar為低，從而關閉致能電路100之第一NMOS控制電晶體250及第二NMOS控制電晶體252。致能電路100之第三控制電晶體254由低EN_bar信號開啟，從而將位準轉換器之第二逆變器212連接至供應電壓VDD。
在信號輸入端202處之低輸入信號VIN1由第一逆變器210以高VIN1_bar信號形式輸出，從而開啟第二 NMOS電晶體232。高VIN1_bar信號由第一逆變器210逆變，從而導致在第一NMOS電晶體230之閘極處接收的低信號，將其關閉。至少藉由處於關閉狀態之第一控制電晶體250及第二控制電晶體252將位準轉換器信號輸出端204、205處之高VOUT1及低VOUT1_bar信號保持在其先前位準。當致能信號EN變低時，高EN_bar信號關閉第三控制電晶體254並開啟第一控制電晶體250及第二控制電晶體252。如上文所提及，VIN1_bar信號開啟第二NMOS電晶體232，從而與第二控制電晶體252一起為位準轉換器信號輸出端204提供通往接地的通路，將高VOUT1信號拉低。低VOUT1信號開啟第一PMOS電晶體220，將VCC供應電壓連接至第二位準轉換器信號輸出端204，在第二電壓域PD2(亦即VCC)中將低VOUT1_bar信號拉高。高VOUT1_bar信號亦關閉PMOS電晶體222。
第4圖為圖示四位元位準轉換器10b之實例的電路圖，此四位元位準轉換器具有四個位準轉換器200a、200b、200c、200d(共同地稱為位準轉換器200)以提供處於第二電壓域PD2之各輸出位元。正如第2圖之二位元位準轉換器，四位元位準轉換器之位準轉換器200中之每一者均具有第一逆變器210，第一逆變器在個別的輸入端202處各接收信號輸入VIN1、VIN2、VIN3、VIN4並提供逆變的輸入信號VIN1_bar、VIN2_bar、VIN3_bar、VIN4_bar。
位準轉換器200中之每一者均具有第一PMOS 電晶體220，此第一PMOS電晶體包括耦接至第二電源VCC的源極及耦接至位準轉換器200之第一信號輸出端204以輸出個別第一輸出信號VOUT1、VOUT2、VOUT3、VOUT4的閘極。位準轉換器200中之每一者亦具有第一NMOS電晶體230，此第一NMOS電晶體包括耦接至第一PMOS電晶體220之汲極的汲極，及經由逆變器210、212耦接至位準轉換器200a、200b之輸入端202的閘極。
位準轉換器200進一步各具有第二PMOS電晶體222，此第二PMOS電晶體包括耦接至第二電源VCC的源極，及耦接至第一PMOS電晶體220之汲極且耦接至位準轉換器之第二信號輸出端205的閘極，此第二輸出輸出補充輸出信號VOUT1_bar、VOUT2_bar、VOUT3_bar、VOUT4_bar。第二NMOS電晶體232各具有耦接至第二PMOS電晶體222之汲極的汲極，及經由第一逆變器210耦接至位準轉換器輸入端202的閘極。回應於由致能電路100接收的致能信號EN，第一NMOS電晶體230及第二NMOS電晶體232之源極各耦接至電路接地端，且因此充當位準轉換器200之致能節點240。
所圖示的示例性四位元位準轉換器之致能電路100包括致能信號逆變器110，此致能信號逆變器可包含第3圖中所示的CMOS致能信號逆變器110。致能信號逆變器110接收致能信號EN且輸出逆變的致能信號EN_bar。致能信號逆變器110在第一電壓域PD1中操作(亦即，耦接至電源供應電壓VDD)。
致能電路100進一步包括複數個第一控制電晶體250及第二控制電晶體252，此等控制電晶體各接收致能信號逆變器110之輸出EN_bar。在所圖示的實例中，位準轉換器200中之每一者均具有連接在個別第一NMOS電晶體230及第二NMOS電晶體232(亦即致能節點240)與接地端之間的第一控制電晶體250及第二控制電晶體252。因此，複數個第一控制電晶體250中之每一者之源極均連接至接地端，汲極均連接至位準轉換器200中之個別一者之第一NMOS電晶體230，且閘極連接至致能信號逆變器110之輸出以接收逆變的致能信號EN_bar。類似地，複數個第二控制電晶體252中之每一者之源極均連接至接地端，汲極均連接至位準轉換器200中之個別一者之第二NMOS電晶體232，且閘極連接至致能信號逆變器110之輸出以接收逆變的致能信號EN_bar。
致能電路100進一步包括第三控制電晶體254，此第三控制電晶體的源極連接至電源供應端(供應電壓VDD)，汲極連接至複數個位準轉換器200中之每一者之個別的第二逆變器212。連接第三控制電晶體254之閘極以接收逆變的致能信號EN_bar。在所圖示的實例中，致能電路100之第一控制電晶體250及第二控制電晶體252均為NMOS電晶體，且致能電路100之第三控制電晶體254為PMOS電晶體。
因此，第一控制電晶體250及第二控制電晶體252中之每一者均用以回應於致能信號EN_bar選擇性地將 對應的位準轉換器200之致能節點240連接至接地端。第三控制電晶體254用以回應於致能信號EN_bar將電源供應端(供應電壓VDD)連接至複數個位準轉換器200中之每一者之個別的第二逆變器212。
在所圖示的實例中，實施致能電路100所需的電晶體數目可如下確定(nbit*2)+3
其中nbit為多位元位準轉換器之位準轉換器數目，且其中nbit為大於等於2的整數。
參考回到第2圖，圖示了示例性二位元位準轉換器。因此，在第2圖中所示的實施例中，nbit=2。因此，所圖示的二位元位準轉換器之致能電路100總共具有七個電晶體：致能信號逆變器110之電晶體112及114；第三控制電晶體254；對應於第一位準轉換器200a之第一控制電晶體250及第二控制電晶體252；以及對應於第二位準轉換器200b之第一控制電晶體250及第二控制電晶體252。
第4圖圖示四位元位準轉換器之實例，其中nbit=4。所圖示的四位元位準轉換器之致能電路100因此總共具有11個電晶體：致能信號逆變器110之電晶體112及114；第三控制電晶體254；對應於第一位準轉換器200a之第一控制電晶體250及第二控制電晶體252；對應於第二位準轉換器200b之第一控制電晶體250及第二控制電晶體252；對應於第三位準轉換器200c之第一控制電晶體250及第二控制電晶體252；以及對應於第四位準轉換器200d之第 一控制電晶體250及第二控制電晶體252。
一些已知的多位元位準轉換器可能需要完全單獨的致能電路用於位準轉換器之各位元。相反地，本文中揭露的實施例在位準轉換器之各位元間「共用」致能電路100之一些部件。例如，致能信號逆變器110及第三控制電晶體254耦接至位準轉換器之各位元，從而減少實施致能電路100所需的部件數目，且因此減少實施位準轉換器10本身所需的部件數目。因此，可如下確定與先前位準轉換器相比減少的電晶體(nbit*5)-[(nbit*2)+3]
其中nbit為多位元位準轉換器之位準轉換器數目，且其中nbit為大於等於2的整數。
舉例而言，對於第2圖中所示的二位元位準轉換器，與先前位準轉換器配置相比，致能電晶體之數目自10減少至7。對於三位元位準轉換器，致能電晶體數目可自15減少至9，且對於第4圖中所示的四位元位準轉換器，致能電晶體數目自20減少至11。因此，藉由共用致能邏輯部件，根據本案之態樣達成顯著的面積及功率節約。
第5圖圖示根據本案之態樣使用複數個多位元位準轉換器200之晶片上系統(SOC)300之實例。晶片上系統300包括在第一電壓域PD1中操作的資料匯流排310，以及包括在第二電壓域PD2中操作的邏輯電路322的元件320。資料匯流排310包括複數個資料線312，該些資料線連接至多位元位準轉換器200之信號輸入端202中之個別一 者。來自資料匯流排310之資料信號輸出至多位元位準轉換器200中之每一者之信號輸入端202，用於回應於由致能電路100接收的致能信號EN將資料信號自第一電壓域PD1轉換至第二電壓域PD2。正如上文所論述的實施例，第5圖中所示的致能電路100「共用」部件，諸如耦接至位準轉換器200的致能信號逆變器110。此有利於使用較少部件來實施多位元位準轉換器200(包括致能電路100)。
第6圖為根據所揭露的實施例圖示示例性位準轉換方法350之態樣的製程流程圖。參考第6圖連同第1圖至第4圖中圖示的多位元位準轉換器，在操作352中提供複數個位準轉換器，諸如位準轉換器200。舉例而言，在操作354中，在信號輸入端202處藉由複數個位準轉換器200中之每一者接收處於第一電壓域PD1中之個別的輸入信號。在操作356中，諸如在致能電路100之致能信號輸入端102處接收致能信號EN。在操作358中，藉由致能信號逆變器110逆變致能信號EN，從而導致藉由逆變器110輸出之逆變的致能信號EN_bar。在操作360中，將逆變的致能信號EN_bar輸出至複數個位準轉換器200中之每一者。更特定而言，在根據第1圖至第4圖論述的實例中，逆變的致能信號EN_bar由第一控制電晶體250、第二控制電晶體252及第三控制電晶體254接收。位準轉換器200中之每一者均具有連接在個別第二信號輸出端205及第一信號輸出端204(經由第一NMOS電晶體230及第二NMOS電晶體232)與接地端之間的第一控制電晶體250及第二控制電晶體252。第一控制電 晶體250及第二控制電晶體252中之每一者之閘極均連接至致能信號逆變器110之輸出以接收逆變的致能信號EN_bar。第三控制電晶體254連接在電源供應端(供應電壓VDD)與各位準轉換器200之個別的逆變器212中之每一者之間。第三控制電晶體254之閘極接收逆變的致能信號EN_bar。
在操作362，回應於逆變的致能信號EN_bar，對應於個別的輸入信號VIN在位準轉換器200中之每一者之第一信號輸出端204處在高於第一域PD1的第二電壓域PD2中提供輸出信號VOUT。
因此，所揭露的實施例提供致能電路100，用於由比先前位準轉換器所需電晶體更少的電晶體組成的多位元位準轉換器200。一些實例揭露多位元位準轉換器，此多位元位準轉換器具有複數個位準轉換器，每個均用以接收處於第一電壓域之輸入信號且提供處於第二電壓域之對應的輸出信號。位準轉換器各具有致能節點。致能電路包括連接至複數個位準轉換器中之每一者之致能節點的輸出端，且複數個位準轉換器中之每一者均用以回應於由致能電路接收的致能信號輸出對應的輸出信號。
在一些實施例中，致能電路包括用以在該第一電壓域中接收一第一電壓之一第一電源端，且其中該些位準轉換器各包括用以在該第二電壓域中接收一第二電壓之一第二電源端。
在一些實施例中，致能電路包括用以接收該致 能信號的一致能信號逆變器及用以提供該致能信號之一補充信號的一輸出，其中該致能信號逆變器耦接至該第一電源端。
在一些實施例中，多位元位準轉換器進一步包含資料匯流排和邏輯電路。資料匯流排具有複數個資料線，且資料匯流排連接資料線中之每一者以將處於該第一電壓域中之該輸入信號提供至該些位準轉換器中之一個別一者。邏輯電路用以自該些位準轉換器接收處於該第二電壓域中之該些輸出信號。
在一些實施例中，位準轉換器中之每一者均包括一逆變器、第一PMOS電晶體、第二逆變器、第一NMOS電晶體、第二PMOS電晶體及第二NMOS電晶體。逆變器耦接至該第一電源端，該逆變器具有耦接至該位準轉換器之一輸入的一輸入。第一PMOS電晶體包括耦接至該第二電源端的一源極，及耦接至該位準轉換器之一第一輸出的一閘極。第二逆變器具有連接至該第一逆變器之一輸出的一輸入。第一NMOS電晶體包括耦接至該第一PMOS電晶體之一汲極的一汲極及耦接至該第二逆變器之一輸出的一閘極，其中該位準轉換器之該致能節點包括該第一NMOS電晶體之一源極。第二PMOS電晶體包括耦接至該第二電源端的一源極，及耦接至該第一PMOS電晶體之一汲極且耦接至該位準轉換器之一第二輸出的一閘極。第二NMOS電晶體包括耦接至該第二PMOS電晶體之一汲極的一汲極及耦接至該第一逆變器之該輸出的一閘極，其中該位準轉換器之該致能節點包 括該第二NMOS電晶體之一源極。其中該位準轉換器之該第一輸出用以提供處於該第二電壓域中之該對應的輸出信號，且該位準轉換器之該第二輸出用以提供處於該第二電壓域中之一補充輸出信號。
在一些實施例中，致能電路包括複數個第一控制電晶體及複數個第二控制電晶體。第一控制電晶體中之每一者均具有連接至該接地端的一源極、連接至該些位準轉換器中之一個別一者之該第一NMOS電晶體的一汲極，及連接至該致能信號逆變器之該輸出的一閘極。第二控制電晶體中之每一者均具有連接至該接地端的一源極、連接至該些位準轉換器中之一個別一者之該第二NMOS電晶體的一汲極，及連接至該致能信號逆變器之該輸出的一閘極。
在一些實施例中，致能電路包括一第三控制電晶體，具有連接至該第一電源端的一源極、連接至該些位準轉換器中之每一者之該第二逆變器的一汲極，及連接至該致能信號逆變器之該輸出的一閘極。
在一些實施例中，第一及第二控制電晶體中之每一者均用以回應於該致能信號將該對應的位準轉換器之該致能節點連接至該接地端。
在一些實施例中，第三控制電晶體用以回應於該致能信號將該第二電源端連接至該些位準轉換器之該些第二逆變器中之每一者。
在一些實施例中，致能電路包含根據(nbit*2)+3確定之一電晶體數目，其中nbit為該些位準轉 換器之一位準轉換器數目，且其中nbit為大於等於2的一整數。
在一些實施例中，多位元位準轉換器進一步包含具有複數個資料線之一資料匯流排，該些位準轉換器中之每一者均連接至該些資料線中之一個別一者且用以自該個別的資料線接收處於該第一電壓域中之該輸入信號。
根據其他態樣，位準轉換器致能電路包括逆變器，此逆變器用以接收第一供應電壓，且具有輸入及輸出端。位準轉換器致能電路進一步包括複數個第一控制電晶體，其中之每一者均具有連接至接地端的源極、連接至逆變器之輸出端的閘極及連接至複數個位準轉換器中之個別一者的汲極。複數個第二控制電晶體各具有連接至接地端的源極、連接至逆變器之輸出端的閘極及連接至複數個位準轉換器中之個別一者的汲極。第三控制電晶體具有用以接收高於第一供應電壓之第二供應電壓的源極、連接至逆變器之輸出端的閘極及連接至複數個位準轉換器中之每一者的汲極。
在一些實施例中，逆變器包括一PMOS電晶體及一NMOS電晶體。PMOS電晶體具有連接至該第一電源端的一源極、連接至該些位準轉換器中之每一者之該致能端的一汲極，及經連接以接收該致能信號的一閘極。NMOS電晶體具有連接至該些位準轉換器中之每一者之該致能端的一汲極、連接至一接地端的一源極，及經連接以接收該致能信號的一閘極。
在一些實施例中，位準轉換器致能電路，包括 根據(nbit*5)-[(nbit*2)+3]確定的一電晶體數目，其中nbit為連接至該第三控制電晶體的位準轉換器數目，且其中nbit為大於等於2的一整數。
在一些實施例中，第一及第二控制電晶體中之每一者均為一NMOS電晶體。
在一些實施例中，第三控制電晶體為一PMOS電晶體。
根據另其他態樣，位準轉換方法包括提供複數個位準轉換器。處於第一電壓域之個別的輸入信號係由複數個位準轉換器中之每一者接收。致能信號經接收及逆變。將逆變的致能信號輸出至複數個位準轉換器中之每一者。回應於逆變的致能信號，在位準轉換器中之每一者之第一輸出端處於高於第一電壓域之第二電壓域中提供對應於個別的輸入信號的輸出信號。
在一些實施例中，位準轉換方法進一步包含以下步驟：回應於該逆變的致能信號逆變處於該第一域中之該些個別的輸入信號中之每一者；以及回應於該逆變的致能信號，在對應於處於該第二電壓域中之該個別的逆變輸入信號的該些位準轉換器中之每一者之一第二輸出端處提供一補充輸出信號。
在一些實施例中，位準轉換方法進一步包含以下步驟：該些位準轉換器中之每一者均包括一逆變器；以及提供連接在處於該第一電壓域中之一電源端與該些逆變器中之每一者之間的一控制電晶體，該控制電晶體具有用以接 收該逆變的致能信號之一閘極。其中回應於該逆變的致能信號逆變處於該第一域中之該些個別的輸入信號中之每一者包括回應於在該控制電晶體之該閘極處接收該逆變的致能信號將該些逆變器中之每一者連接至處於該第一電壓域中之該電源端。
在一些實施例中，位準轉換方法進一步包含以下步驟：提供複數個第一控制電晶體，該些位準轉換器中之每一者均具有連接在該第一輸出端與一接地端之間的該些第一控制電晶體中之一者，且該些第一控制電晶體中之每一者均具有用以接收該逆變的致能信號的一閘極；以及提供複數個第二控制電晶體，該些位準轉換器中之每一者均具有連接在該第二輸出端與該接地端之間的該些第二控制電晶體中之一者，且該些第二控制電晶體中之每一者均具有用以接收該逆變的致能信號的一閘極。其中在該第一輸出端處提供該輸出信號及在該些位準轉換器中之每一者之該第二輸出端處提供該補充輸出信號包括回應於在該些第一及第二控制電晶體之該閘極處接收該逆變的致能信號將該第一或第二輸出端連接至該接地端。
本揭露概述各種實施例以使得熟習此項技術者可較佳理解本揭露之態樣。熟習此項技術者應理解，其可容易地使用本揭露作為設計或修改其他製程及結構之基礎用於執行本文所介紹之實施例之同樣的目的及/或達成同樣的優點。熟習此項技術者應同時意識到此等等效構造不偏離本揭露之精神及範疇，且其可在本文中進行變化、替換及變更 而不偏離本揭露之精神及範疇。
PD1、PD2:電壓域
EN:致能信號
EN’:經轉換的致能信號
VDD、VCC:供應電壓
VIN:輸入信號
VOUT:輸出信號
10:多位元位準轉換器
12、14:電源端
100:致能電路
102:致能信號輸入端
104:輸出端
20:系統部件
200:位準轉換器
202:信號輸入端
204:信號輸出端

Claims (10)

  1. 一種多位元位準轉換器，包含：複數個位準轉換器，各用以接收處於一第一電壓域中之一輸入信號且提供處於一第二電壓域之對應的一輸出信號，該些位準轉換器中之每一者均包括一致能節點；以及一致能電路，具有連接至該些位準轉換器中之每一者之該致能節點的一輸出端，該致能電路用以接收一第一致能信號並且輸出一第二致能信號至該些位準轉換器中之每一者的該致能節點；其中該些位準轉換器中之每一者均用以回應於由該致能電路輸出的該第二致能信號輸出對應的該輸出信號。
  2. 如請求項1所述之多位元位準轉換器，其中，該致能電路包括：用以在該第一電壓域中接收一第一電壓之一第一電源端，且其中該些位準轉換器各包括用以在該第二電壓域中接收一第二電壓之一第二電源端；以及用以接收該第一致能信號的一致能信號逆變器及用以提供該第二致能信號的一輸出，其中該致能信號逆變器耦接至該第一電源端；以及該些位準轉換器中之每一者均包括：耦接至該第一電源端的一逆變器，該逆變器具有耦接至該位準轉換器之一輸入的一輸入； 一第一PMOS電晶體，包括耦接至該第二電源端的一源極，及耦接至該位準轉換器之一第一輸出的一閘極；一第二逆變器，具有連接至該第一逆變器之一輸出的一輸入；一第一NMOS電晶體，包括耦接至該第一PMOS電晶體之一汲極的一汲極及耦接至該第二逆變器之一輸出的一閘極，其中該位準轉換器之該致能節點包括該第一NMOS電晶體之一源極；一第二PMOS電晶體，包括耦接至該第二電源端的一源極，及耦接至該第一PMOS電晶體之一汲極且耦接至該位準轉換器之一第二輸出的一閘極；以及一第二NMOS電晶體，包括耦接至該第二PMOS電晶體之一汲極的一汲極及耦接至該第一逆變器之該輸出的一閘極，其中該位準轉換器之該致能節點包括該第二NMOS電晶體之一源極；其中該位準轉換器之該第一輸出用以提供處於該第二電壓域中之該對應的輸出信號，且該位準轉換器之該第二輸出用以提供處於該第二電壓域中之一補充輸出信號。
  3. 如請求項1所述之多位元位準轉換器，進一步包含： 具有複數個資料線的一資料匯流排，連接該些資料線中之每一者以將處於該第一電壓域中之該輸入信號提供至該些位準轉換器中之一個別一者；以及一邏輯電路，用以自該些位準轉換器接收處於該第二電壓域中之該些輸出信號。
  4. 如請求項2所述之多位元位準轉換器，其中該致能電路包括：複數個第一控制電晶體，該些第一控制電晶體中之每一者均具有連接至一接地端的一源極、連接至該些位準轉換器中之一個別一者之該第一NMOS電晶體的一汲極，及連接至該致能信號逆變器之該輸出的一閘極；複數個第二控制電晶體，該些第二控制電晶體中之每一者均具有連接至該接地端的一源極、連接至該些位準轉換器中之一個別一者之該第二NMOS電晶體的一汲極，及連接至該致能信號逆變器之該輸出的一閘極；以及一第三控制電晶體，具有連接至該第一電源端的一源極、連接至該些位準轉換器中之每一者之該第二逆變器的一汲極，及連接至該致能信號逆變器之該輸出的一閘極；其中該些第一及第二控制電晶體中之每一者均用以回應於該第二致能信號將該對應的位準轉換器之該致能節點連接至該接地端；其中該第三控制電晶體用以回應於該第二致能信號將該第二電源端連接至該些位準轉換器之該些第二逆變器中之每一者； 其中該致能電路包含根據(nbit*2)+3確定之一電晶體數目，其中nbit為該些位準轉換器之一位準轉換器數目，且其中nbit為大於等於2的一整數。
  5. 一種位準轉換器致能電路，包含：一逆變器，用以接收一第一供應電壓且具有一輸入端及一輸出端；複數個第一控制電晶體，該些第一控制電晶體中之每一者均具有連接至一接地端的一源極、連接至該逆變器之該輸出端的一閘極，及連接至複數個位準轉換器中之一個別一者的一汲極；複數個第二控制電晶體，該些第二控制電晶體中之每一者均具有連接至該接地端的一源極、連接至該逆變器之該輸出端的一閘極，及連接至該些位準轉換器中之該個別的一者的一汲極；以及一第三控制電晶體，具有用以接收該第一供應電壓的一源極、連接至該逆變器之該輸出端的一閘極，及連接至該些位準轉換器中之每一者之一逆變器的一汲極。
  6. 如請求項5所述之位準轉換器致能電路，其中該逆變器包括：一PMOS電晶體，具有連接至一第一電源端的一源極、連接至該些位準轉換器中之每一者之一致能端的一汲極，及經連接以接收一致能信號的一閘極；以及 一NMOS電晶體，具有連接至該些位準轉換器中之每一者之該致能端的一汲極、連接至一接地端的一源極，及經連接以接收該致能信號的一閘極。
  7. 如請求項5所述之位準轉換器致能電路，包括根據(nbit*5)-[(nbit*2)+3]確定的一電晶體數目，其中nbit為連接至該第三控制電晶體的一位準轉換器數目，且其中nbit為大於等於2的一整數，其中該第一及第二控制電晶體中之每一者均為一NMOS電晶體。
  8. 一種位準轉換器致能方法，包含：提供複數個位準轉換器；藉由該些位準轉換器中之每一者接收處於一第一電壓域中之一個別的輸入信號；藉由一致能電路接收一致能信號；藉由該致能電路逆變該接收到的致能信號；從該致能電路將該逆變的致能信號輸出至該些位準轉換器中之每一者；以及回應於一逆變的致能信號，在對應於該個別的輸入信號之該些位準轉換器中之每一者之一第一輸出端處在高於該第一電壓域的一第二電壓域中提供一輸出信號。
  9. 如請求項8所述之位準轉換器致能方法，進一步包含： 回應於該逆變的致能信號逆變處於該第一域中之該些個別的輸入信號中之每一者；以及回應於該逆變的致能信號，在對應於處於該第二電壓域中之該個別的逆變輸入信號的該些位準轉換器中之每一者之一第二輸出端處提供一補充輸出信號；該些位準轉換器中之每一者均包括一逆變器；以及提供連接在處於該第一電壓域中之一電源端與該些逆變器中之每一者之間的一控制電晶體，該控制電晶體具有用以接收該逆變的致能信號之一閘極；其中回應於該逆變的致能信號逆變處於該第一域中之該些個別的輸入信號中之每一者包括回應於在該控制電晶體之該閘極處接收該逆變的致能信號將該些逆變器中之每一者連接至處於該第一電壓域中之該電源端。
  10. 如請求項8所述之位準轉換器致能方法，進一步包含：提供複數個第一控制電晶體，該些位準轉換器中之每一者均具有連接在該第一輸出端與一接地端之間的該些第一控制電晶體中之一者，且該些第一控制電晶體中之每一者均具有用以接收該逆變的致能信號的一閘極；以及提供複數個第二控制電晶體，該些位準轉換器中之每一者均具有連接在該第二輸出端與該接地端之間的該些第二控制電晶體中之一者，且該些第二控制電晶體中之每一者均具有用以接收該逆變的致能信號的一閘極； 其中在該第一輸出端處提供該輸出信號及在該些位準轉換器中之每一者之該第二輸出端處提供該補充輸出信號包括回應於在該些第一及第二控制電晶體之該閘極處接收該逆變的致能信號將該第一或第二輸出端連接至該接地端。
TW108139132A 2018-10-31 2019-10-29 多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法 TWI717075B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753545P 2018-10-31 2018-10-31
US62/753,545 2018-10-31
US16/563,248 2019-09-06
US16/563,248 US11063593B2 (en) 2018-10-31 2019-09-06 Level shifter enable

Publications (2)

Publication Number Publication Date
TW202038560A TW202038560A (zh) 2020-10-16
TWI717075B true TWI717075B (zh) 2021-01-21

Family

ID=70325807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139132A TWI717075B (zh) 2018-10-31 2019-10-29 多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法

Country Status (5)

Country Link
US (3) US11063593B2 (zh)
KR (1) KR102310684B1 (zh)
CN (1) CN111130531B (zh)
DE (1) DE102019124235A1 (zh)
TW (1) TWI717075B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110561A1 (de) * 2017-08-29 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Störimpuls-verhindernde eingabe/ausgabe-schaltungen
US11063593B2 (en) 2018-10-31 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter enable
US11532335B2 (en) * 2020-01-31 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and power management method using the same
CN115189689A (zh) 2021-06-02 2022-10-14 台湾积体电路制造股份有限公司 多位电平移位器及其操作方法
US20230223937A1 (en) * 2022-01-07 2023-07-13 Mediatek Inc. Multi-bit level shifter with shared enable signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032019A1 (en) * 2009-08-07 2011-02-10 Atmel Corporation Level shifter with output latch
US8115533B2 (en) * 2009-05-28 2012-02-14 Hynix Semiconductor Inc. Voltage level shifter and semiconductor device having the same therein
US20170264276A1 (en) * 2016-03-09 2017-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit
TWM565921U (zh) * 2018-04-27 2018-08-21 修平學校財團法人修平科技大學 電壓位準移位器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421208B2 (ja) * 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
KR100558549B1 (ko) * 2003-12-05 2006-03-10 삼성전자주식회사 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법
US20060290404A1 (en) * 2005-06-23 2006-12-28 Ati Technologies Inc. Apparatus and methods for voltage level conversion
US7312636B2 (en) * 2006-02-06 2007-12-25 Mosaid Technologies Incorporated Voltage level shifter circuit
JP5027447B2 (ja) 2006-05-31 2012-09-19 株式会社ジャパンディスプレイイースト 画像表示装置
KR100833629B1 (ko) * 2006-11-02 2008-05-30 삼성전자주식회사 피크 전류를 줄일 수 있는 영상 데이터 구동 장치와 방법
US20100134146A1 (en) * 2008-12-03 2010-06-03 Micron Technology, Inc. Voltage level translator and method
JP2014160981A (ja) * 2013-02-20 2014-09-04 Seiko Instruments Inc レベルシフト回路
US9337840B2 (en) * 2013-05-17 2016-05-10 Samsung Electronics Co., Ltd. Voltage level shifter and systems implementing the same
US9948303B2 (en) 2016-06-30 2018-04-17 Qualcomm Incorporated High speed voltage level shifter
US10256796B2 (en) * 2017-03-03 2019-04-09 Qualcomm Incorporated Master-slave level shifter array architecture with pre-defined power-up states
US10735001B2 (en) * 2018-04-13 2020-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Level shifter circuit and method of operating the same
US11063593B2 (en) 2018-10-31 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter enable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115533B2 (en) * 2009-05-28 2012-02-14 Hynix Semiconductor Inc. Voltage level shifter and semiconductor device having the same therein
US20110032019A1 (en) * 2009-08-07 2011-02-10 Atmel Corporation Level shifter with output latch
US20170264276A1 (en) * 2016-03-09 2017-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit
TWM565921U (zh) * 2018-04-27 2018-08-21 修平學校財團法人修平科技大學 電壓位準移位器

Also Published As

Publication number Publication date
CN111130531A (zh) 2020-05-08
TW202038560A (zh) 2020-10-16
CN111130531B (zh) 2023-06-09
KR102310684B1 (ko) 2021-10-13
US11539367B2 (en) 2022-12-27
US20210344343A1 (en) 2021-11-04
US11063593B2 (en) 2021-07-13
US20230208422A1 (en) 2023-06-29
US20200136622A1 (en) 2020-04-30
KR20200050401A (ko) 2020-05-11
DE102019124235A1 (de) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI717075B (zh) 多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法
US6333895B1 (en) Clock synchronous semiconductor device having a reduced clock access time
US20080298137A1 (en) Method and structure for domino read bit line and set reset latch
KR101116069B1 (ko) 칩, 데이터 판독 방법 및 컴퓨터 시스템
US7158428B2 (en) Semiconductor memory device having hierarchical bit line structure
TWI708245B (zh) 整合式位準轉換器
US7034572B2 (en) Voltage level shifting circuit and method
US9268690B2 (en) Circuits and methods for providing data to and from arrays of memory cells
US6885595B2 (en) Memory device
US11070208B2 (en) Level shifter
KR20000074505A (ko) 로직 인터페이스 회로 및 이를 이용한 반도체 메모리 장치
US8203360B2 (en) Semiconductor integrated circuit
US7800936B2 (en) Latch-based random access memory
JPH0697393A (ja) ２ポートｒａｍセル
KR200205375Y1 (ko) 데이타 입력 버퍼
US6954401B2 (en) Semiconductor memory device integrating source-coupled-logic (SCL) circuit into an address buffer and a decoder
KR100482737B1 (ko) 에스램의라이트드라이버회로
US6452976B1 (en) Data transfer circuit with reduced current consumption
JPS6013391A (ja) Ｍｏｓ記憶装置
KR19980037416A (ko) 반도체 메모리 장치
JP2010157311A (ja) 擬似スタティック・ダイナミック・ビット・ライン回路および方法
JPH11195295A (ja) スタティックランダムアクセスメモリ
JP2011076673A (ja) 半導体記憶装置
JPH04274088A (ja) 半導体記憶装置