CN115333072A - 一种电源正负极引脚防反接电路及集成电路芯片 - Google Patents
一种电源正负极引脚防反接电路及集成电路芯片 Download PDFInfo
- Publication number
- CN115333072A CN115333072A CN202211250227.2A CN202211250227A CN115333072A CN 115333072 A CN115333072 A CN 115333072A CN 202211250227 A CN202211250227 A CN 202211250227A CN 115333072 A CN115333072 A CN 115333072A
- Authority
- CN
- China
- Prior art keywords
- power supply
- electrically connected
- circuit unit
- channel mosfet
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
- H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种电源正负极引脚防反接电路及集成电路芯片,涉及芯片保护技术领域。所述电路包括有电源正极引脚、电源负极引脚、桥式整流电路单元、反相器电路单元、P沟道型金氧半场效晶体管和保护目标电路供电端,其中,所述桥式整流电路单元用于在电源正反接时始终为所述反相器电路单元供电,所述反相器电路单元用于在电源正接时通过输出低电平来驱动P沟道型金氧半场效晶体管导通保护目标电路的供电通路,而在电源反接时通过输出高电平来驱动P沟道型金氧半场效晶体管断开所述供电通路,进而可有效防止包括有所述保护目标电路的集成电路芯片在测试或者上板过程中出现因电源接反而造成芯片被烧毁的问题。
Description
技术领域
本发明属于芯片保护技术领域,具体涉及一种电源正负极引脚防反接电路及集成电路芯片。
背景技术
集成电路(Integrated Circuit,一般缩写为IC)芯片是一种微型电子器件或部件,即是指采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。但是在集成电路芯片使用过程中,偶尔会出现电源接反的情况,尤其是在电连接上板电池类电源时,容易出现电池焊反的情况,若未提前对芯片做防反接设计,此时芯片往往会出现烧毁现象。
发明内容
本发明的目的是提供一种电源正负极引脚防反接电路及集成电路芯片,用以解决现有包括有保护目标电路的集成电路芯片在测试或者上板过程中易因电源接反而造成芯片被烧毁的问题。
为了实现上述目的,本发明采用以下技术方案:
第一方面,提供了一种电源正负极引脚防反接电路,包括有电源正极引脚、电源负极引脚、桥式整流电路单元、反相器电路单元、第一P沟道型金氧半场效晶体管和保护目标电路供电端,其中,所述电源正极引脚用于电连接直流电源的正极,所述电源负极引脚用于电连接所述直流电源的负极,所述保护目标电路供电端用于为保护目标电路提供工作电源;
所述电源正极引脚电连接所述桥式整流电路单元的输入一端,所述电源负极引脚电连接所述桥式整流电路单元的输入另一端,所述桥式整流电路单元的正极输出端电连接所述反相器电路单元的供电端,所述桥式整流电路单元的负极输出端电连接所述反相器电路单元的接地端,所述反相器电路单元的输入端电连接所述电源正极引脚,所述反相器电路单元的输出端电连接所述第一P沟道型金氧半场效晶体管的栅极,所述第一P沟道型金氧半场效晶体管的源极电连接所述电源正极引脚,所述第一P沟道型金氧半场效晶体管的漏极电连接所述保护目标电路供电端。
基于上述发明内容,提供了一种用于对目标电路进行电源防反接保护的新型电路设计方案,即包括有电源正极引脚、电源负极引脚、桥式整流电路单元、反相器电路单元、P沟道型金氧半场效晶体管和保护目标电路供电端,其中,所述桥式整流电路单元用于在电源正反接时始终为所述反相器电路单元供电,所述反相器电路单元用于在电源正接时通过输出低电平来驱动P沟道型金氧半场效晶体管导通保护目标电路的供电通路,而在电源反接时通过输出高电平来驱动P沟道型金氧半场效晶体管断开所述供电通路,进而可有效防止包括有所述保护目标电路的集成电路芯片在测试或者上板过程中出现因电源接反而造成芯片被烧毁的问题。此外,在所述供电通路导通时,可使得在所述电源正极引脚与所述保护目标电路供电端之间具有超低的电压降,进而可在电源正接时使整个防反接电路近似无功耗,以及在电源反接时使整个防反接电路的工作电流也很小,利于将整个防反接电路应用在低功耗集成电路芯片产品中。
在一个可能的设计中,还包括有第二P沟道型金氧半场效晶体管和保护目标电路接地端,其中,所述保护目标电路接地端用于为所述保护目标电路提供公共地;
所述第二P沟道型金氧半场效晶体管的栅极电连接所述反相器电路单元的输出端,所述第二P沟道型金氧半场效晶体管的源极电连接所述保护目标电路接地端,所述第二P沟道型金氧半场效晶体管的漏极电连接所述电源负极引脚。
在一个可能的设计中,还包括有第三P沟道型金氧半场效晶体管和第四P沟道型金氧半场效晶体管,其中,所述第三P沟道型金氧半场效晶体管的栅极和所述第四P沟道型金氧半场效晶体管的漏极分别电连接所述电源负极引脚,所述第三P沟道型金氧半场效晶体管的漏极和所述第四P沟道型金氧半场效晶体管的栅极分别电连接所述电源正极引脚,所述第三P沟道型金氧半场效晶体管的源极和所述第四P沟道型金氧半场效晶体管的源极分别电连接所述第一P沟道型金氧半场效晶体管的衬底极,所述第三P沟道型金氧半场效晶体管的源极还电连接所述第三P沟道型金氧半场效晶体管的衬底极,所述第四P沟道型金氧半场效晶体管的源极还电连接所述第四P沟道型金氧半场效晶体管的衬底极。
在一个可能的设计中,还包括有电平转换电路单元,其中,所述电平转换电路单元的供电端电连接所述桥式整流电路单元的正极输出端,所述电平转换电路单元的接地端电连接所述桥式整流电路单元的负极输出端,所述电平转换电路单元的输入端电连接所述反相器电路单元的输出端,所述电平转换电路单元的输出端电连接所述第一P沟道型金氧半场效晶体管的栅极。
在一个可能的设计中,还包括有第一N沟道型金氧半场效晶体管,其中,所述第一N沟道型金氧半场效晶体管的栅极电连接所述反相器电路单元的输出端,所述第一N沟道型金氧半场效晶体管的漏极电连接所述电源负极引脚,所述第一N沟道型金氧半场效晶体管的源极电连接所述保护目标电路供电端。
在一个可能的设计中,还包括有第二N沟道型金氧半场效晶体管和保护目标电路接地端,其中,所述保护目标电路接地端用于为所述保护目标电路提供公共地;
所述第二N沟道型金氧半场效晶体管的栅极电连接所述反相器电路单元的输出端,所述第二N沟道型金氧半场效晶体管的漏极电连接所述保护目标电路接地端,所述第二N沟道型金氧半场效晶体管的源极电连接所述电源正极引脚。
在一个可能的设计中,所述反相器电路单元包括有第五P沟道型金氧半场效晶体管和第五N沟道型金氧半场效晶体管,其中,所述第五P沟道型金氧半场效晶体管的栅极和所述第五N沟道型金氧半场效晶体管的栅极分别电连接所述反相器电路单元的输入端,所述第五P沟道型金氧半场效晶体管的源极分别电连接所述第五P沟道型金氧半场效晶体管的衬底极和所述反相器电路单元的供电端,所述第五N沟道型金氧半场效晶体管的源极电连接所述反相器电路单元的接地端,所述第五N沟道型金氧半场效晶体管的衬底极电连接所述电源负极引脚,所述第五P沟道型金氧半场效晶体管的漏极和所述第五N沟道型金氧半场效晶体管的漏极分别电连接所述反相器电路单元的输出端。
在一个可能的设计中,所述桥式整流电路单元包括有第一晶体二极管、第二晶体二极管、第三晶体二极管和第四晶体二极管,其中,所述第一晶体二极管的阴极和所述第二晶体二极管的阳极分别电连接所述桥式整流电路单元的输入一端,所述第三晶体二极管的阴极和第四晶体二极管的阳极分别电连接所述桥式整流电路单元的输入另一端,所述第一晶体二极管的阳极和所述第三晶体二极管的阳极分别电连接所述桥式整流电路单元的负极输出端,所述第二晶体二极管的阴极和所述第四晶体二极管的阴极分别电连接所述桥式整流电路单元的正极输出端。
第二方面,还提供了另一种电源正负极引脚防反接电路,包括有电源正极引脚、电源负极引脚、桥式整流电路单元、反相器电路单元、第十一N沟道型金氧半场效晶体管和保护目标电路供电端,其中,所述电源正极引脚用于电连接直流电源的正极,所述电源负极引脚用于电连接所述直流电源的负极,所述保护目标电路供电端用于为保护目标电路提供工作电源;
所述电源正极引脚电连接所述桥式整流电路单元的输入一端,所述电源负极引脚电连接所述桥式整流电路单元的输入另一端,所述桥式整流电路单元的正极输出端电连接所述反相器电路单元的供电端,所述桥式整流电路单元的负极输出端电连接所述反相器电路单元的接地端,所述反相器电路单元的输入端电连接所述电源负极引脚,所述反相器电路单元的输出端电连接所述第十一N沟道型金氧半场效晶体管的栅极,所述第十一N沟道型金氧半场效晶体管的漏极电连接所述电源正极引脚,所述第十一N沟道型金氧半场效晶体管的源极电连接所述保护目标电路供电端。
第三方面,提供了一种集成电路芯片,包括有芯片功能电路和如第一方面、第一方面中任意可能设计或第二方面所述的电源正负极引脚防反接电路,其中,所述芯片功能电路的供电端电连接所述电源正负极引脚防反接电路中的保护目标电路供电端。
上述方案的有益效果:
(1)本发明创造性提供了一种用于对目标电路进行电源防反接保护的新型电路设计方案,即包括有电源正极引脚、电源负极引脚、桥式整流电路单元、反相器电路单元、P沟道型金氧半场效晶体管和保护目标电路供电端,其中,所述桥式整流电路单元用于在电源正反接时始终为所述反相器电路单元供电,所述反相器电路单元用于在电源正接时通过输出低电平来驱动P沟道型金氧半场效晶体管导通保护目标电路的供电通路,而在电源反接时通过输出高电平来驱动P沟道型金氧半场效晶体管断开所述供电通路,进而可有效防止包括有所述保护目标电路的集成电路芯片在测试或者上板过程中出现因电源接反而造成芯片被烧毁的问题;
(2)在所述供电通路导通时,可使得在所述电源正极引脚与所述保护目标电路供电端之间具有超低的电压降,进而可在电源正接时使整个防反接电路近似无功耗,以及在电源反接时使整个防反接电路的工作电流也很小,利于将整个防反接电路应用在低功耗集成电路芯片产品中;
(3)可在电源反接时使P沟道型金氧半场效晶体管的寄生二极管也依然处于反接状态,进一步确保电路无功耗以及实现保护目标电路不工作和芯片不被烧毁的目的;
(4)整个电路架构简单,在独立运行时无需额外供电,并且在电源正接时近似无功耗,可极大缩减设计成本;
(5)还可以在电源反接时使所述保护目标电路也能获取工作电源,并且不影响在电源正接时的正常工作,进而可使得包括有所述保护目标电路的集成电路芯片在测试或者上板过程中,即使出现电池焊反情况,也无需重焊,利于芯片实际使用。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的第一种电源正负极引脚防反接电路的结构示意图。
图2为本申请实施例提供的第一种电源正负极引脚防反接电路在集成电路芯片内部的应用结构示意图。
图3为本申请实施例提供的第二种电源正负极引脚防反接电路的结构示意图。
图4为本申请实施例提供的第三种电源正负极引脚防反接电路的结构示意图。
具体实施方式
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将结合附图和实施例或现有技术的描述对本申请实施例作简单地介绍,显而易见地,下面关于附图结构的描述仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些实施例描述获得其他的实施例描述。在此需要说明的是,对于这些实施例方式的说明用于帮助理解本发明,但并不构成对本发明的限定。
应当理解,尽管本文可能使用术语第一和第二等等来描述各种对象,但是这些对象不应当受到这些术语的限制。这些术语仅用于区分一个对象和另一个对象。例如可以将第一对象称作第二对象,并且类似地可以将第二对象称作第一对象,同时不脱离本申请的示例实施例的范围。
应当理解,对于本文中可能出现的术语“和/或”,其仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A、单独存在B或者同时存在A和B等三种情况;又例如,A、B和/或C,可以表示存在A、B和C中的任意一种或他们的任意组合;对于本文中可能出现的术语“/和”,其是描述另一种关联对象关系,表示可以存在两种关系,例如,A/和B,可以表示:单独存在A或者同时存在A和B等两种情况;另外,对于本文中可能出现的字符“/”,一般表示前后关联对象是一种“或”关系。
实施例一
如图1和2所示,本实施例提供的所述第一种电源正负极引脚防反接电路,包括但不限于有电源正极引脚VDD、电源负极引脚GND、桥式整流电路单元、反相器电路单元、第一P沟道型金氧半场效晶体管PMOS1和保护目标电路供电端CH+,其中,所述电源正极引脚VDD用于电连接直流电源(例如3.3V或5V的直流电源)的正极,所述电源负极引脚GND用于电连接所述直流电源的负极,所述保护目标电路供电端CH+用于为保护目标电路提供工作电源;所述电源正极引脚VDD电连接所述桥式整流电路单元的输入一端,所述电源负极引脚GND电连接所述桥式整流电路单元的输入另一端,所述桥式整流电路单元的正极输出端电连接所述反相器电路单元的供电端,所述桥式整流电路单元的负极输出端电连接所述反相器电路单元的接地端,所述反相器电路单元的输入端电连接所述电源正极引脚VDD,所述反相器电路单元的输出端电连接所述第一P沟道型金氧半场效晶体管PMOS1的栅极,所述第一P沟道型金氧半场效晶体管PMOS1的源极电连接所述电源正极引脚VDD,所述第一P沟道型金氧半场效晶体管PMOS1的漏极电连接所述保护目标电路供电端CH+。
如图1和2所示,在所述第一种电源正负极引脚防反接电路的具体结构中,所述桥式整流电路单元用于在不论所述电源正极引脚VDD和所述电源负极引脚GND是正接还是反接所述直流电源时,为所述反相器电路单元提供适配的工作电源及公共地,以便所述反相器电路单元在正反接条件下均能正常工作。如图1和2所示,具体的,所述桥式整流电路单元包括但不限于有第一晶体二极管D1、第二晶体二极管D2、第三晶体二极管D3和第四晶体二极管D4,其中,所述第一晶体二极管D1的阴极和所述第二晶体二极管D2的阳极分别电连接所述桥式整流电路单元的输入一端,所述第三晶体二极管D3的阴极和第四晶体二极管D4的阳极分别电连接所述桥式整流电路单元的输入另一端,所述第一晶体二极管D1的阳极和所述第三晶体二极管D3的阳极分别电连接所述桥式整流电路单元的负极输出端,所述第二晶体二极管D2的阴极和所述第四晶体二极管D4的阴极分别电连接所述桥式整流电路单元的正极输出端。
所述反相器电路单元用于判断所述电源正极引脚VDD和所述电源负极引脚GND是正接还是反接所述直流电源,以便利用输出的低电平信号(当所述电源正极引脚VDD和所述电源负极引脚GND是正接所述直流电源时,输出该低电平信号)驱动所述第一P沟道型金氧半场效晶体管PMOS1导通所述保护目标电路的供电通路,以及利用输出的高电平信号(当所述电源正极引脚VDD和所述电源负极引脚GND是反接所述直流电源时,输出该高电平信号)驱动所述第一P沟道型金氧半场效晶体管PMOS1断开所述保护目标电路的供电通路,进而可有效防止包括有所述保护目标电路的集成电路芯片在测试或者上板过程中出现因电源接反而造成芯片被烧毁的问题。如图1和2所示,具体的,所述反相器电路单元包括但不限于有第五P沟道型金氧半场效晶体管PMOS5和第五N沟道型金氧半场效晶体管NMOS5,其中,所述第五P沟道型金氧半场效晶体管PMOS5的栅极和所述第五N沟道型金氧半场效晶体管NMOS5的栅极分别电连接所述反相器电路单元的输入端,所述第五P沟道型金氧半场效晶体管PMOS5的源极分别电连接所述第五P沟道型金氧半场效晶体管PMOS5的衬底极和所述反相器电路单元的供电端,所述第五N沟道型金氧半场效晶体管NMOS5的源极电连接所述反相器电路单元的接地端,所述第五N沟道型金氧半场效晶体管NMOS5的衬底极电连接所述电源负极引脚GND,所述第五P沟道型金氧半场效晶体管PMOS5的漏极和所述第五N沟道型金氧半场效晶体管NMOS5的漏极分别电连接所述反相器电路单元的输出端。
所述第一P沟道型金氧半场效晶体管PMOS1用于根据来自所述反相器电路单元的低/高电平信号对所述保护目标电路的供电通路进行导通/断开控制,可具体采用现有晶体管结构实现。由于是采用P沟道型金氧半场效晶体管来对所述保护目标电路的供电通路进行导通/断开控制,使得在供电通路导通时,可在所述电源正极引脚VDD与所述保护目标电路供电端CH+之间具有超低的电压降,进而可在正接所述直流电源时使整个防反接电路近似无功耗,以及在反接所述直流电源时使整个防反接电路的工作电流也很小,利于将整个防反接电路应用在低功耗集成电路芯片产品中。此外,由于在所述电源正极引脚VDD与所述保护目标电路供电端CH+之间的工作范围压降取决于集成电路芯片整体工作电流值和所述第一P沟道型金氧半场效晶体管PMOS1的电阻值,因此可选用较大面积的P沟道型金氧半场效晶体管来获取更宽的工作范围压降。
优选的,还包括有第二P沟道型金氧半场效晶体管PMOS2和保护目标电路接地端CH-,其中,所述保护目标电路接地端CH-用于为所述保护目标电路提供公共地;所述第二P沟道型金氧半场效晶体管PMOS2的栅极电连接所述反相器电路单元的输出端,所述第二P沟道型金氧半场效晶体管PMOS2的源极电连接所述保护目标电路接地端CH-,所述第二P沟道型金氧半场效晶体管PMOS2的漏极电连接所述电源负极引脚GND。如图1所示,所述第二P沟道型金氧半场效晶体管PMOS2用于根据来自所述反相器电路单元的低/高电平信号对所述保护目标电路的接地通路进行导通/断开控制(其与所述第一P沟道型金氧半场效晶体管PMOS1是同步控制的),如此可在正接所述直流电源时导通所述接地通路,确保所述保护目标电路的正常工作,而在反接所述直流电源时断开所述接地通路,避免反接电流馈入所述保护目标电路,进一步保障所述保护目标电路的安全。
优选的,还包括有第三P沟道型金氧半场效晶体管PMOS3和第四P沟道型金氧半场效晶体管PMOS4,其中,所述第三P沟道型金氧半场效晶体管PMOS3的栅极和所述第四P沟道型金氧半场效晶体管PMOS4的漏极分别电连接所述电源负极引脚GND,所述第三P沟道型金氧半场效晶体管PMOS3的漏极和所述第四P沟道型金氧半场效晶体管PMOS4的栅极分别电连接所述电源正极引脚VDD,所述第三P沟道型金氧半场效晶体管PMOS3的源极和所述第四P沟道型金氧半场效晶体管PMOS4的源极分别电连接所述第一P沟道型金氧半场效晶体管PMOS1的衬底极,所述第三P沟道型金氧半场效晶体管PMOS3的源极还电连接所述第三P沟道型金氧半场效晶体管PMOS3的衬底极,所述第四P沟道型金氧半场效晶体管PMOS4的源极还电连接所述第四P沟道型金氧半场效晶体管PMOS4的衬底极。如图1所示,通过前述第三P沟道型金氧半场效晶体管PMOS3及第四P沟道型金氧半场效晶体管PMOS4的电路设计,可在反接所述直流电源时使所述第一P沟道型金氧半场效晶体管PMOS1的寄生二极管也依然处于反接状态,进一步确保电路无功耗以及实现保护目标电路不工作和芯片不被烧毁的目的。此外,出于相同目的,如图1所示,所述第三P沟道型金氧半场效晶体管PMOS3的源极和所述第四P沟道型金氧半场效晶体管PMOS4的源极还可以分别电连接所述第二P沟道型金氧半场效晶体管PMOS2的衬底极。
优选的,还包括有电平转换电路单元,其中,所述电平转换电路单元的供电端LS+电连接所述桥式整流电路单元的正极输出端,所述电平转换电路单元的接地端LS-电连接所述桥式整流电路单元的负极输出端,所述电平转换电路单元的输入端PIN电连接所述反相器电路单元的输出端,所述电平转换电路单元的输出端POUT电连接所述第一P沟道型金氧半场效晶体管PMOS1的栅极。如图2所示,所述电平转换电路单元用于将低电平信号或高电平信号转换为适用于驱动所述第一P沟道型金氧半场效晶体管PMOS1对所述供电通路进行导通/断开控制的工作电平(例如升压或降压),以便有效实现反接保护目的。若由所述反相器电路单元输出的电平信号能直接有效驱动所述第一P沟道型金氧半场效晶体管PMOS1对所述供电通路进行导通/断开控制,可省略此电平转换电路单元,以便使整个防反接电路更简单,以及更省所需电路面积,实现降低成本的目的。此外,出于相同目的,如图2所示,所述电平转换电路单元的输出端POUT还可以电连接所述第二P沟道型金氧半场效晶体管PMOS2的栅极。
综上,采用本实施例所提供的电源正负极引脚防反接电路,具有如下技术效果:
(1)本实施例提供了一种用于对目标电路进行电源防反接保护的新型电路设计方案,即包括有电源正极引脚、电源负极引脚、桥式整流电路单元、反相器电路单元、P沟道型金氧半场效晶体管和保护目标电路供电端,其中,所述桥式整流电路单元用于在电源正反接时始终为所述反相器电路单元供电,所述反相器电路单元用于在电源正接时通过输出低电平来驱动P沟道型金氧半场效晶体管导通保护目标电路的供电通路,而在电源反接时通过输出高电平来驱动P沟道型金氧半场效晶体管断开所述供电通路,进而可有效防止包括有所述保护目标电路的集成电路芯片在测试或者上板过程中出现因电源接反而造成芯片被烧毁的问题;
(2)在所述供电通路导通时,可使得在所述电源正极引脚与所述保护目标电路供电端之间具有超低的电压降,进而可在电源正接时使整个防反接电路近似无功耗,以及在电源反接时使整个防反接电路的工作电流也很小,利于将整个防反接电路应用在低功耗集成电路芯片产品中;
(3)可在电源反接时使P沟道型金氧半场效晶体管的寄生二极管也依然处于反接状态,进一步确保电路无功耗以及实现保护目标电路不工作和芯片不被烧毁的目的;
(4)整个电路架构简单,在独立运行时无需额外供电,并且在电源正接时近似无功耗,可极大缩减设计成本。
实施例二
如图3所示,本实施例在前述实施例一的技术方案基础上,提供了另一种电源正负极引脚防反接电路,其与前述实施例一所述第一种电源正负极引脚防反接电路的不同之处在于,还包括有第一N沟道型金氧半场效晶体管NMOS1,其中,所述第一N沟道型金氧半场效晶体管NMOS1的栅极电连接所述反相器电路单元的输出端,所述第一N沟道型金氧半场效晶体管的漏极电连接所述电源负极引脚,所述第一N沟道型金氧半场效晶体管的源极电连接所述保护目标电路供电端。如图3所示,所述第一N沟道型金氧半场效晶体管NMOS1用于根据来自所述反相器电路单元的低/高电平信号对所述保护目标电路的另一供电通路进行导通/断开控制:在电源反接时,所述反相器电路单元输出高电平信号,如此可导通位于所述电源负极引脚GND与所述保护目标电路供电端CH+之间的供电通路(此时位于所述电源正极引脚VDD与所述保护目标电路供电端CH+之间的供电通路是断开的);在电源正接时,所述反相器电路单元输出低电平信号,如此可断开位于所述电源负极引脚GND与所述保护目标电路供电端CH+之间的供电通路(此时位于所述电源正极引脚VDD与所述保护目标电路供电端CH+之间的供电通路是导通的)。由此通过前述第一N沟道型金氧半场效晶体管NMOS1的电路设计,可以在电源反接时使所述保护目标电路也能获取工作电源,并且不影响在电源正接时的正常工作,进而可使得包括有所述保护目标电路的集成电路芯片在测试或者上板过程中,即使出现电池焊反情况,也无需重焊,利于芯片实际使用。此外,出于与设计所述第二P沟道型金氧半场效晶体管PMOS2相同的目的,优选的,如图3所示,还包括有第二N沟道型金氧半场效晶体管NMOS2和保护目标电路接地端CH-,其中,所述保护目标电路接地端CH-用于为所述保护目标电路提供公共地;所述第二N沟道型金氧半场效晶体管NMOS2的栅极电连接所述反相器电路单元的输出端,所述第二N沟道型金氧半场效晶体管NMOS2的漏极电连接所述保护目标电路接地端CH-,所述第二N沟道型金氧半场效晶体管NMOS2的源极电连接所述电源正极引脚VDD。
本实施例提供的前述第二种电源正负极引脚防反接电路,在实施例一的技术效果基础上,还具有如下技术效果:(1)可以在电源反接时使所述保护目标电路也能获取工作电源,并且不影响在电源正接时的正常工作,进而可使得包括有所述保护目标电路的集成电路芯片在测试或者上板过程中,即使出现电池焊反情况,也无需重焊,利于芯片实际使用。
实施例三
如图4所示,本实施例提供了一种与实施例一或二具有相同发明构思但具体电路结构不同的第三种电源正负极引脚防反接电路,即包括有电源正极引脚VDD、电源负极引脚GND、桥式整流电路单元、反相器电路单元、第十一N沟道型金氧半场效晶体管NMOS11和保护目标电路供电端CH+,其中,所述电源正极引脚VDD用于电连接直流电源的正极,所述电源负极引脚GND用于电连接所述直流电源的负极,所述保护目标电路供电端CH+用于为保护目标电路提供工作电源;所述电源正极引脚VDD电连接所述桥式整流电路单元的输入一端,所述电源负极引脚GND电连接所述桥式整流电路单元的输入另一端,所述桥式整流电路单元的正极输出端电连接所述反相器电路单元的供电端,所述桥式整流电路单元的负极输出端电连接所述反相器电路单元的接地端,所述反相器电路单元的输入端电连接所述电源负极引脚GND,所述反相器电路单元的输出端电连接所述第十一N沟道型金氧半场效晶体管NMOS11的栅极,所述第十一N沟道型金氧半场效晶体管NMOS11的漏极电连接所述电源正极引脚VDD,所述第十一N沟道型金氧半场效晶体管NMOS11的源极电连接所述保护目标电路供电端CH+。
如图4所示,由于所述反相器电路单元的输入端是电连接所述电源负极引脚GND,因此前述第三种电源正负极引脚防反接电路的工作原理会如下:在电源正接时,所述反相器电路单元输出高电平信号,可通过所述第十一N沟道型金氧半场效晶体管NMOS11,导通位于所述电源正极引脚VDD与所述保护目标电路供电端CH+之间的供电通路;在电源反接时,所述反相器电路单元输出低电平信号,可通过所述第十一N沟道型金氧半场效晶体管NMOS11,断开位于所述电源正极引脚VDD与所述保护目标电路供电端CH+之间的供电通路。由此也可有效防止包括有所述保护目标电路的集成电路芯片在测试或者上板过程中出现因电源接反而造成芯片被烧毁的问题。此外,参照前述用所述第十一N沟道型金氧半场效晶体管NMOS11替换在实施例一或二中第一P沟道型金氧半场效晶体管PMOS1的电路设计方式,还可以根据前述实施例一或二得到实现其它类似功能的电路设计:举例的,如图4所示,可以用第十二N沟道型金氧半场效晶体管NMOS12替换在实施例一或二中第二P沟道型金氧半场效晶体管PMOS2,实现避免反接电流馈入所述保护目标电路的目的;用第十一P沟道型金氧半场效晶体管PMOS11替换在实施例一或二中第一N沟道型金氧半场效晶体管NMOS1,实现在电源反接时使所述保护目标电路也能获取工作电源的目的;以及用第十二P沟道型金氧半场效晶体管PMOS12替换在实施例一或二中第二N沟道型金氧半场效晶体管NMOS2,等等。
本实施例提供的前述第三种电源正负极引脚防反接电路,可以参照前述实施例一或二,得到对应的结构细节、工作原理及技术效果,于此不再赘述。
实施例四
如图2所示,本实施例还提供了一种基于实施例一所述第一种电源正负极引脚防反接电路的集成电路芯片,即包括但不限于有芯片功能电路和如实施例一所述的第一种电源正负极引脚防反接电路,其中,所述芯片功能电路的供电端电连接所述第一种电源正负极引脚防反接电路中的保护目标电路供电端CH+。所述芯片功能电路即为前述实施例一中的保护目标电路,用于实现具体的芯片功能,例如数字信号处理功能。
本实施例提供的前述集成电路芯片的结构细节、工作原理及技术效果,可以参见实施例一常规推导得到,于此不再赘述。此外,还可以得到基于实施例二所述第二种电源正负极引脚防反接电路或实施例三所述第三种电源正负极引脚防反接电路的集成电路芯片,于此也不再赘述。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种电源正负极引脚防反接电路,其特征在于,包括有电源正极引脚(VDD)、电源负极引脚(GND)、桥式整流电路单元、反相器电路单元、第一P沟道型金氧半场效晶体管(PMOS1)和保护目标电路供电端(CH+),其中,所述电源正极引脚(VDD)用于电连接直流电源的正极,所述电源负极引脚(GND)用于电连接所述直流电源的负极,所述保护目标电路供电端(CH+)用于为保护目标电路提供工作电源;
所述电源正极引脚(VDD)电连接所述桥式整流电路单元的输入一端,所述电源负极引脚(GND)电连接所述桥式整流电路单元的输入另一端,所述桥式整流电路单元的正极输出端电连接所述反相器电路单元的供电端,所述桥式整流电路单元的负极输出端电连接所述反相器电路单元的接地端,所述反相器电路单元的输入端电连接所述电源正极引脚(VDD),所述反相器电路单元的输出端电连接所述第一P沟道型金氧半场效晶体管(PMOS1)的栅极,所述第一P沟道型金氧半场效晶体管(PMOS1)的源极电连接所述电源正极引脚(VDD),所述第一P沟道型金氧半场效晶体管(PMOS1)的漏极电连接所述保护目标电路供电端(CH+)。
2.根据权利要求1所述的电源正负极引脚防反接电路,其特征在于,还包括有第二P沟道型金氧半场效晶体管(PMOS2)和保护目标电路接地端(CH-),其中,所述保护目标电路接地端(CH-)用于为所述保护目标电路提供公共地;
所述第二P沟道型金氧半场效晶体管(PMOS2)的栅极电连接所述反相器电路单元的输出端,所述第二P沟道型金氧半场效晶体管(PMOS2)的源极电连接所述保护目标电路接地端(CH-),所述第二P沟道型金氧半场效晶体管(PMOS2)的漏极电连接所述电源负极引脚(GND)。
3.根据权利要求1所述的电源正负极引脚防反接电路,其特征在于,还包括有第三P沟道型金氧半场效晶体管(PMOS3)和第四P沟道型金氧半场效晶体管(PMOS4),其中,所述第三P沟道型金氧半场效晶体管(PMOS3)的栅极和所述第四P沟道型金氧半场效晶体管(PMOS4)的漏极分别电连接所述电源负极引脚(GND),所述第三P沟道型金氧半场效晶体管(PMOS3)的漏极和所述第四P沟道型金氧半场效晶体管(PMOS4)的栅极分别电连接所述电源正极引脚(VDD),所述第三P沟道型金氧半场效晶体管(PMOS3)的源极和所述第四P沟道型金氧半场效晶体管(PMOS4)的源极分别电连接所述第一P沟道型金氧半场效晶体管(PMOS1)的衬底极,所述第三P沟道型金氧半场效晶体管(PMOS3)的源极还电连接所述第三P沟道型金氧半场效晶体管(PMOS3)的衬底极,所述第四P沟道型金氧半场效晶体管(PMOS4)的源极还电连接所述第四P沟道型金氧半场效晶体管(PMOS4)的衬底极。
4.根据权利要求1所述的电源正负极引脚防反接电路,其特征在于,还包括有电平转换电路单元,其中,所述电平转换电路单元的供电端(LS+)电连接所述桥式整流电路单元的正极输出端,所述电平转换电路单元的接地端(LS-)电连接所述桥式整流电路单元的负极输出端,所述电平转换电路单元的输入端(PIN)电连接所述反相器电路单元的输出端,所述电平转换电路单元的输出端(POUT)电连接所述第一P沟道型金氧半场效晶体管(PMOS1)的栅极。
5.根据权利要求1所述的电源正负极引脚防反接电路,其特征在于,还包括有第一N沟道型金氧半场效晶体管(NMOS1),其中,所述第一N沟道型金氧半场效晶体管(NMOS1)的栅极电连接所述反相器电路单元的输出端,所述第一N沟道型金氧半场效晶体管(NMOS1)的漏极电连接所述电源负极引脚(GND),所述第一N沟道型金氧半场效晶体管(NMOS1)的源极电连接所述保护目标电路供电端(CH+)。
6.根据权利要求5所述的电源正负极引脚防反接电路,其特征在于,还包括有第二N沟道型金氧半场效晶体管(NMOS2)和保护目标电路接地端(CH-),其中,所述保护目标电路接地端(CH-)用于为所述保护目标电路提供公共地;
所述第二N沟道型金氧半场效晶体管(NMOS2)的栅极电连接所述反相器电路单元的输出端,所述第二N沟道型金氧半场效晶体管(NMOS2)的漏极电连接所述保护目标电路接地端(CH-),所述第二N沟道型金氧半场效晶体管(NMOS2)的源极电连接所述电源正极引脚(VDD)。
7.根据权利要求1所述的电源正负极引脚防反接电路,其特征在于,所述反相器电路单元包括有第五P沟道型金氧半场效晶体管(PMOS5)和第五N沟道型金氧半场效晶体管(NMOS5),其中,所述第五P沟道型金氧半场效晶体管(PMOS5)的栅极和所述第五N沟道型金氧半场效晶体管(NMOS5)的栅极分别电连接所述反相器电路单元的输入端,所述第五P沟道型金氧半场效晶体管(PMOS5)的源极分别电连接所述第五P沟道型金氧半场效晶体管(PMOS5)的衬底极和所述反相器电路单元的供电端,所述第五N沟道型金氧半场效晶体管(NMOS5)的源极电连接所述反相器电路单元的接地端,所述第五N沟道型金氧半场效晶体管(NMOS5)的衬底极电连接所述电源负极引脚(GND),所述第五P沟道型金氧半场效晶体管(PMOS5)的漏极和所述第五N沟道型金氧半场效晶体管(NMOS5)的漏极分别电连接所述反相器电路单元的输出端。
8.根据权利要求1所述的电源正负极引脚防反接电路,其特征在于,所述桥式整流电路单元包括有第一晶体二极管(D1)、第二晶体二极管(D2)、第三晶体二极管(D3)和第四晶体二极管(D4),其中,所述第一晶体二极管(D1)的阴极和所述第二晶体二极管(D2)的阳极分别电连接所述桥式整流电路单元的输入一端,所述第三晶体二极管(D3)的阴极和第四晶体二极管(D4)的阳极分别电连接所述桥式整流电路单元的输入另一端,所述第一晶体二极管(D1)的阳极和所述第三晶体二极管(D3)的阳极分别电连接所述桥式整流电路单元的负极输出端,所述第二晶体二极管(D2)的阴极和所述第四晶体二极管(D4)的阴极分别电连接所述桥式整流电路单元的正极输出端。
9.一种电源正负极引脚防反接电路,其特征在于,包括有电源正极引脚(VDD)、电源负极引脚(GND)、桥式整流电路单元、反相器电路单元、第十一N沟道型金氧半场效晶体管(NMOS11)和保护目标电路供电端(CH+),其中,所述电源正极引脚(VDD)用于电连接直流电源的正极,所述电源负极引脚(GND)用于电连接所述直流电源的负极,所述保护目标电路供电端(CH+)用于为保护目标电路提供工作电源;
所述电源正极引脚(VDD)电连接所述桥式整流电路单元的输入一端,所述电源负极引脚(GND)电连接所述桥式整流电路单元的输入另一端,所述桥式整流电路单元的正极输出端电连接所述反相器电路单元的供电端,所述桥式整流电路单元的负极输出端电连接所述反相器电路单元的接地端,所述反相器电路单元的输入端电连接所述电源负极引脚(GND),所述反相器电路单元的输出端电连接所述第十一N沟道型金氧半场效晶体管(NMOS11)的栅极,所述第十一N沟道型金氧半场效晶体管(NMOS11)的漏极电连接所述电源正极引脚(VDD),所述第十一N沟道型金氧半场效晶体管(NMOS11)的源极电连接所述保护目标电路供电端(CH+)。
10.一种集成电路芯片,其特征在于,包括有芯片功能电路和如权利要求1~9任意一项所述的电源正负极引脚防反接电路,其中,所述芯片功能电路的供电端电连接所述电源正负极引脚防反接电路中的保护目标电路供电端(CH+)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211250227.2A CN115333072B (zh) | 2022-10-13 | 2022-10-13 | 一种电源正负极引脚防反接电路及集成电路芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211250227.2A CN115333072B (zh) | 2022-10-13 | 2022-10-13 | 一种电源正负极引脚防反接电路及集成电路芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115333072A true CN115333072A (zh) | 2022-11-11 |
CN115333072B CN115333072B (zh) | 2023-02-03 |
Family
ID=83914773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211250227.2A Active CN115333072B (zh) | 2022-10-13 | 2022-10-13 | 一种电源正负极引脚防反接电路及集成电路芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115333072B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011055320A1 (de) * | 2010-11-15 | 2012-05-16 | Denso Corporation | Informationsverarbeitungsvorrichtung, Motoransteuervorrichtung dieselbe nutzend und Verfahren zum Verarbeiten von Informationen |
CN105656017A (zh) * | 2014-11-13 | 2016-06-08 | 旺宏电子股份有限公司 | 适用于集成电路的保护电路与输入电路 |
CN207652039U (zh) * | 2017-12-28 | 2018-07-24 | 上海澳通韦尔电力电子有限公司 | 一种用于低压输入用电器的输入保护电路 |
CN113517681A (zh) * | 2020-04-09 | 2021-10-19 | 原睿科技股份有限公司 | 静电放电电路及其防止集成电路因电源反接而故障的方法 |
-
2022
- 2022-10-13 CN CN202211250227.2A patent/CN115333072B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011055320A1 (de) * | 2010-11-15 | 2012-05-16 | Denso Corporation | Informationsverarbeitungsvorrichtung, Motoransteuervorrichtung dieselbe nutzend und Verfahren zum Verarbeiten von Informationen |
CN105656017A (zh) * | 2014-11-13 | 2016-06-08 | 旺宏电子股份有限公司 | 适用于集成电路的保护电路与输入电路 |
CN207652039U (zh) * | 2017-12-28 | 2018-07-24 | 上海澳通韦尔电力电子有限公司 | 一种用于低压输入用电器的输入保护电路 |
CN113517681A (zh) * | 2020-04-09 | 2021-10-19 | 原睿科技股份有限公司 | 静电放电电路及其防止集成电路因电源反接而故障的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115333072B (zh) | 2023-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8054106B2 (en) | Load driving device | |
US9479154B2 (en) | Semiconductor integrated circuit | |
EP0168552B1 (en) | Mos transistor ciruit with breakdown protection | |
US8933730B2 (en) | Two-stage post driver circuit | |
US20020064198A1 (en) | Semiconductor laser device having a circuit for protecting semiconductor laser element from static electricity | |
CN108776502A (zh) | 一种ldo线性稳压器的防倒灌保护电路 | |
US8059437B2 (en) | Integrated circuit and DC-DC converter formed by using the integrated circuit | |
US20220239224A1 (en) | Switching Converter Circuit and Driver Circuit Having Adaptive Dead Time thereof | |
US20030193765A1 (en) | Electrostatic breakdown prevention circuit for semiconductor device | |
CN114930665A (zh) | 静电放电保护电路和具有静电放电保护电路的集成电路 | |
US8243404B2 (en) | ESD protection circuit with merged triggering mechanism | |
US11539205B2 (en) | Inrush current limiter and system including the same | |
CN115333072B (zh) | 一种电源正负极引脚防反接电路及集成电路芯片 | |
US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
US20130278297A1 (en) | Low Leakage Digital Buffer Using Bootstrap Inter-Stage | |
CN115865074B (zh) | 电平转换电路、射频开关控制电路和射频前端模组 | |
US11996689B2 (en) | Bridge supply circuit of multipath Efuse chip and server | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
US7541860B2 (en) | Current control circuit used for voltage booster circuit | |
US20060006932A1 (en) | Break-before-make sensing for drivers | |
US7994767B2 (en) | Control device for transient recovery of DC-DC converters | |
JP2010239466A (ja) | 半導体集積回路 | |
US20240106427A1 (en) | Inrush current suppression circuit | |
US11677393B2 (en) | Driver circuit and method of operating the same | |
US11923764B1 (en) | Electrostatic discharge circuit for switching mode power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20221221 Address after: 200000 room 404, room 1, No. 10, Shanxi Road, Xiaokunshan Town, Songjiang District, Shanghai Applicant after: SHANGHAI HOLYCHIP ELECTRONIC Co.,Ltd. Address before: 210000 office building 1-1273, building a, village committee, Shangba village, Baguazhou street, Qixia District, Nanjing, Jiangsu Province Applicant before: Nanjing Xinsheng Electronic Technology Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |