CN102457455A - 低压差分信号发送器 - Google Patents

Abstract

本发明公开一种低压差分信号发送器，包括镜像模块和输出模块；所述镜像模块，用于接收第一基准电压信号并输出第一参考电压给所述输出模块，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身；所述输出模块，用于接收差分输入信号和来自所述镜像模块的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号之单端信号的峰值电位。其不需要共模反馈电路而确定差分输出信号的共模电平，节省了电路的面积和功耗。

Description

低压差分信号发送器

技术领域

本发明涉及一种电子电路技术，特别是涉及一种低压差分信号(LVDS)技术，具体地，涉及一种低压差分信号(LVDS)发送器。

背景技术

随着光纤传输速度、中央处理器运行速度的不断提高，芯片之间的数据速度日益成为制约系统数据速率的瓶颈。与芯片内部时钟不同，虽然芯片集成度在不断提高，芯片到印刷电路板信号速率却受益很少。在过去几十年里，高速率数字通信是通过大量并行传输的方式实现的，其代价是集成电路封装和印刷电路板成本和复杂度的增加。此外，在电池供电的便携式设备或者其他希望降低封装成本和额外散热成本的系统中，降低功耗也是一个重要的课题。低压差分信号(Low-voltage differentialsignaling，LVDS)技术正是为了解决以上问题而提出的一种高速低功耗传输技术。

LVDS是一种低摆幅的差分信号技术，其典型的连接结构如图1所示。LVDS发送器实际上是一个极性不断交替变化的电流源，而终端电阻连接在接收器端并提供电流信号到电压信号的转换，同时匹配传输线的特征阻抗。

一种公知的LVDS发送器电路实现方法如图2所示，其中D和DB为一对差分信号。当信号D控制的开关导通，信号DB控制的开关断开时，偏置电流I_b从节点V_a流出发送器，从节点V_b流回发送器，使节点V_a电位高于V_b；反之，当信号D控制的开关断开，信号DB控制的开关导通时，偏置电流I_b从节点V_b流出发送器，从节点V_a流回发送器，使节点V_b电位高于V_a。

为了减小电磁干扰(Electro-Magnetic Interference，EMI)，低压差分信号技术要求输出差分信号的共模电平必须稳定在一定范围之内。而在图2所示的结构中，发送器输出节点V_a和发送器输出节点V_b的共模电平是不确定的，所以必须添加共模反馈电路(common-mode feedback，CMFB)。一种公知的带共模反馈技术的LVDS发送器电路实现方法如图3所示，该电路具有以下几个缺点：

1)共模反馈电路需要使用2个等值电阻R_a和R_b来检测发送器输出节点V_a和V_b输出信号的共模电平，这样就在节点V_a和V_b之间提供了一个直流通路，使偏置电流I_b不仅要流过接收器终端电阻R_t以产生差分电压信号，还需额外消耗部分电流在R_a和R_b通路上，增大了电路的功耗。而且为了使源端信号反射最小，源端输出电阻需要匹配传输线特征阻抗，导致共模电平检测电路中R_a和R_b流过的电流几乎等于终端电阻R_t流过的电流，大大增加了功耗。

2)在共模反馈电路产生输出差分信号的最初时间内，共模反馈电路需要一定的响应时间使输出差分信号的共模电平稳定在期望值V_{cm_ref}，而在此时间内，输出差分信号的共模电平不稳定。

3)当前低压差分信号技术的最大数据传输速率已达到600Mbps以上，高速的差分输出信号要求共模反馈电路带宽较高，而这样的反馈电路通常需要消耗较大的静态电流。

发明内容

本发明的目的在于提供一种低压差分信号发送器，其不需要共模反馈电路而确定差分输出信号的共模电平，节省了电路的面积和功耗。

为实现本发明目的而提供的一种低压差分信号发送器，包括镜像模块和输出模块；

所述镜像模块，用于接收第一基准电压信号并输出第一参考电压给所述输出模块，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身；

所述输出模块，用于接收差分输入信号和来自所述镜像模块的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

较优地，所述镜像模块包括镜像电流单元，辅助电路单元和镜像电路单元；

所述镜像电流单元用于输出电流给所述镜像电路单元；

所述辅助电路单元用于接收来自第一外部源的第一基准电压信号并输出第一参考电压给所述镜像电路单元和所述输出模块；

镜像电路单元用于输出第二基准电压信号给所述辅助电路单元。

较优地，所述第一基准电压信号为不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压信号。

较优地，所述输出模块包括差分信号控制模块，镜像电路单元并联模块和镜像电流单元并联模块；

所述差分信号控制模块用于接收来自第二外部源的差分输入信号和来自所述镜像模块的第一参考电压，并以差分输入信号为触发信号产生两种状态；其中，一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_a端流出，经过负载电阻后从差分输出端口的V_b端流回至所述镜像电流单元并联模块；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_b端流出，经过负载电阻后从差分输出端口的V_a端流回至所述镜像电流单元并联模块；

所述镜像电流单元并联模块，为多路与所述镜像模块中所述镜像电流单元结构一致的电流单元的并联模块，用于在所述差分信号控制模块触发的每一种状态下，使所述镜像电路单元并联模块输出的电流与所述镜像模块中镜像电路单元输出的电流成镜像比例关系；

所述镜像电路单元并联模块用于在所述差分信号控制模块输出的差分控制信号作用下产生两种状态；其中一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_a端流出；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_b端流出；并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

较优地，在所述两种低压差分信号状态的每一种状态下，所述镜像电路单元并联模块的m路镜像电路单元所有节点的电位与所述镜像模块中的所述镜像电路单元的所有对应节点的电位相等；并且所述镜像电流单元并联模块输出的电流与所述镜像模块中镜像电流单元输出的电流的镜像比例系数为m；

其中，m为大于等于10的正整数。

本发明的有益效果是：本发明的低压差分信号发送器，接收第一基准电压并利用电路镜像关系产生第三基准电压作为差分输出信号之单端信号的峰值电位，利用电流源控制差分输出信号之单端信号的电压峰峰值摆幅，这样就可以不需要共模反馈电路而确定差分输出信号的共模电平而产生稳定的低压差分信号(LVDS)。本发明不需要在差分输出节点之间连接两个等值电阻以检测输出信号的共模电平，这样偏置电流全部流过负载电阻以产生差分输出信号，节省了面积和功耗；本发明由于采用开环工作，相对于采用共模反馈的电路结构输出信号的共模电平能够更快的稳定；在实际的低压差分信号(LVDS)发送器应用时，通常需要多路低压差分信号同时输出，这时本发明中的镜像模块可以被多路输出驱动模块共用，进一步节省面积和功耗。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为基本的低压差分信号传输连接；

图2为现有技术的低压差分信号发送器结构示意图；

图3为现有技术的带共模反馈的低压差分信号发送器电路结构示意图；

图4为本发明实施例一中低压差分信号发送器的结构示意图；

图5为本发明实施例一中低压差分信号发送器产生的LVDS输出差分信号波形图；

图6为本发明实施例一中低压差分信号发送器的电路结构示意图；

图7为本发明实施例二中低压差分信号发送器的电路结构示意图；

图8为本发明实施例三中低压差分信号发送器的电路结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的低压差分信号发送器进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图4所示，为本发明实施例低压差分信号发送器的结构示意图。所述低压差分信号(LVDS)发送器包括镜像模块1和输出模块2。

镜像模块1，用于接收第一外部源的第一基准电压信号并输出第一参考电压给输出模块2，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身。

输出模块2，用于接收来自第二外部源的差分输入信号和来自镜像模块1的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压电位值相等的第三基准电压作为差分输出信号之单端信号的峰值电位。

镜像模块1包括镜像电流单元12，辅助电路单元13和镜像电路单元11。

镜像电流单元12用于输出电流给镜像电路单元11。

辅助电路单元13用于接收来自第一外部源的第一基准电压信号并输出第一参考电压给镜像电路单元11和输出模块2。

镜像电路单元11用于输出第二基准电压信号给辅助电路单元13。

较佳地，其中第一外部源提供的第一基准电压信号为不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压信号。

输出模块2包括差分信号控制模块21，镜像电路单元并联模块22和镜像电流单元并联模块23。

差分信号控制模块21用于接收来自第二外部源的差分输入信号和来自镜像模块1的第一参考电压，并以差分输入信号为触发信号产生两种状态。其中，一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的V_a端流出，经过负载电阻(未示出)后从差分输出端口的V_b端流回至镜像电流单元并联模块23；另一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的V_b端流出，经过负载电阻(未示出)后从差分输出端口的V_a端流回至镜像电流单元并联模块23。

镜像电流单元并联模块23，为多路与镜像模块1中镜像电流单元12结构一致的电流单元的并联模块，用于在差分信号控制模块21触发的每一种状态下，镜像电路单元并联模块22输出的电流与镜像模块1中镜像电路单元11输出的电流成镜像比例关系。

镜像电路单元并联模块22，用于在差分信号控制模块21输出的差分控制信号作用下产生两种状态。其中一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的V_a端流出；另一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的V_b端流出；并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

较佳地，在低压差分信号状态的每一种状态下，镜像电路单元并联模块22中的m路镜像电路单元所有节点的电位与所述镜像模块1中的所述镜像电路单元11的所有对应节点的电位相等；并且所述镜像电流单元并联模块23输出的电流与所述镜像模块1中镜像电流单元12输出的电流的镜像比例系数为m；m为比例系数，

较佳地，为了节省镜像模块1消耗的电流，m为大于或等于10的正整数。

本实施例利用电路镜像关系产生一个不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压作为差分输出信号之单端信号的峰值电位，利用电流源控制差分输出信号之单端信号的电压峰峰值摆幅。该实施例结构产生的LVDS输出差分信号波形图如图5所示。

下面以金属氧化物半导体场效应晶体管(metal-oxide-semiconductor fieldeffect transistor，MOS晶体管)实现为例说明本发明的低压差分信号发送器。

实施例一

作为一种可实施方式，实施例一的一种低压差分信号发送器的具体电路，其电路结构示意图如图6所示。

所述低压差分信号发送器包括镜像模块1和输出模块2。

镜像模块1包括镜像电流单元12、辅助电路和镜像电路单元11。

NMOS晶体管M₅与电阻R₁串联构成镜像电路单元11。

在镜像模块1中，NMOS(N-type Mental-Oxide-Semiconductor)晶体管M₅的沟道宽长比为W/L；电阻R₁的阻值为R_up。

镜像电流单元12为一个镜像电流源，镜像电流单元12偏置的电流大小为I_ref。

电阻R₁的一端与M₅的源极相连，电阻R₁的另一端接镜像电流单元12的输出，晶体管M₅的漏极接电源电压VCC，晶体管M5的栅极接第一参考电压V_{h_ref}，电阻R₁与镜像电流单元12相连的一端输出第二基准电压信号V_fb。

在镜像模块1中，辅助电路单元13为一运算放大器Amp，运算放大器Amp的正相输入端接收第一基准电压信号V_ref，反相输入端接收第二基准电压信号V_fb，并输出第一参考电压V_{h_ref}。

较佳地，第一基准电压信号V_ref由外部源(比如带隙基准)产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变。

第一基准电压信号V_ref经过镜像模块1中的辅助电路单元13，镜像电路单元11和镜像电流单元12构成的反馈使第二基准电压信号V_fb与第一基准电压信号V_ref的电位相等，这样第二基准电压信号V_fb的电位值也不随集成电路制造工艺、环境温度和电源电压的变化而改变。

输出模块2包括镜像电路单元并联模块22、镜像电流单元并联模块23和差分信号控制模块21。

镜像电路单元并联模块22包括NMOS晶体管M₁，电阻R_a，NMOS晶体管M₂，电阻R_b，其中，NMOS晶体管M₁与电阻R_a串联，NMOS晶体管M₂与电阻R_b串联。

其中，电阻R_a的一端与晶体管M1的源极相连，电阻R_a的另一端连接LVDS发送器外部电路输出V_a。晶体管M₁的漏极接电源电压VCC，晶体管M₁的栅极接差分输入控制信号V_ga；

电阻R_b的一端与晶体管M₂的源极相连，电阻R_b的另一端连接LVDS发送器外部电路输出V_b。晶体管M₂的漏极接电源电压VCC，晶体管M₂的栅极接差分输入控制信号V_gb。晶体管M1和M2的沟道宽长比均为(W/L)×(k/2)(其中k为比例系数)，电阻R_a和电阻R_b的阻值为R_up/(k/2)。这样，晶体管M₁与R_a的串联或者M₂与R_b串联等效于(k/2)个M₅与R₁串联支路的并联。镜像电流单元并联模块23为一个镜像电流源，其偏置电流值I_b＝I_ref×(k/2)，等效于(k/2)个镜像电流单元的并联，其中，k为正偶数。

这样，所述镜像电路单元并联模块22输出的电流与所述镜像模块1中镜像电路单元11输出的电流成镜像比例关系，利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。所述差分信号控制模块21，包括一缓冲器buffer，NMOS晶体管M₃和M₄，受外部差分输入信号控制的信号D控制开关和信号DB控制开关。

在差分信号控制模块21中，D和DB为一对来自外部源的差分输入信号，即信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB控制的开关闭合。

由于产生LVDS输出信号时，晶体管M1或者M2需要输出较大的电流，其栅极寄生电容较大，而当镜像电路单元并联模块22在差分输入信号的触发作用下于两种状态之间切换时，晶体管M₁或者M₂的栅极V_ga或者V_gb电位需要在较短的时间内与第二参考电压V_h相等，所以，所述差分信号控制模块21包括一缓冲器buffer，所述缓冲器buffer接收第一参考电压V_{h_ref}并输出第二参考电压V_h。

较佳地，所述缓冲器buffer的输出第二参考电压V_h与输入的第一参考电压V_{h_ref}的直流电平相等，并且缓冲器buffer在输出端具有较强的电流输出能力。

第二参考电压V_h与V_ga之间通过信号DB控制的开关连接，第二参考电压V_h与V_gb之间通过信号D控制的开关连接。

较佳地，差分输入控制信号V_ga还通过信号D控制的开关连接V₁，差分输入控制信号V_gb还通过信号DB控制的开关连接V₁。

V₁为一个输出电压值较低的电压源(V₁可以使用VSS(接地电压)替代)，其作用是保证V_ga或者V_gb与V₁电位相等时，NMOS晶体管M1、M2、M3和M4关闭。

差分信号控制模块21还包括NMOS晶体管M₃和M₄。其中，晶体管M₃的漏极与LVDS发送器输出V_a相连，晶体管M₃的源极与镜像电流单元并联模块23的输出相连，晶体管M₃的栅极与V_gb相连；晶体管M₄的漏极与LVDS发送器输出V_b相连，晶体管M₄的源极与镜像电流单元并联模块23的输出相连，晶体管M₄的栅极与差分输入控制信号V_ga相连。

下面详细说明实施例一的低压差分信号发送器电路具体工作过程如下：

镜像电路单元11的MOS晶体管M₅漏源极之间流过的电流和端点电压之间的关系如下：

$I_{\mathrm{ref}}=\frac{1}{2}{k}^{\′}\left(\frac{W}{L}\right){(V_{h\_\mathrm{ref}}-V_{\mathrm{sr}}-V_{\mathrm{th}})}^2,$ (表达式1)

设信号D控制的开关断开，信号DB控制的开关闭合，即V_ga与V_{h_ref}电位相等，V_gb与V₁电位相等，则镜像电路单元并联模块22的MOS晶体管M₁流过的电流和端点电压之间的关系如下：

$I_b=\frac{1}{2}{k}^{\′}\left(\frac{W}{L}\right)\×\left(\frac{k}{2}\right)\×{(V_{\mathrm{ga}}-V_{\mathrm{sa}}-V_{\mathrm{th}})}^2,$

即， $I_{\mathrm{ref}}\×\left(\frac{k}{2}\right)=\frac{1}{2}{k}^{\′}\left(\frac{W}{L}\right)\×\left(\frac{k}{2}\right)\×{(V_{h\_\mathrm{ref}}-V_{\mathrm{sa}}-V_{\mathrm{th}})}^2,$ (表达式2)

由表达式1和表达式2可知，节点V_sa与V_sr的电位相等。

另外，镜像电路单元11的电阻R₁的电流与两端电压之间的关系为：

V_sr＝V_fb+R_up×I_ref，(表达式3)

镜像电路单元并联模块22的电阻R_a的电流与两端电压之间的关系为：

$V_{\mathrm{sa}}=V_a+\frac{R_{\mathrm{up}}}{(k/2)}\×I_b=V_a+\frac{R_{\mathrm{up}}}{(k/2)}\×I_{\mathrm{ref}}\×(k/2)=V_a+R_{\mathrm{up}}\×I_{\mathrm{ref}},$ (表达式4)

由表达式3和表达式4可得，

V_a＝V_fb，(表达式5)

由表达式5可知，当信号D控制的开关断开，信号DB控制的开关闭合时，由于第二基准电压信号V_fb不随集成电路制造工艺、环境温度和电源电压的变化而改变，则节点V_a电位也不随集成电路制造工艺、环境温度和电源电压的变化而改变，节点V_a电位可作为输出差分信号摆幅的峰值高电平，由于此时NMOS晶体管M₁和M₄导通，而NMOS晶体管M₂和M₃关闭，则M₁输出的电流从LVDS发送器输出端口的V_a端流出，经过负载电阻R_t(未示出)后从LVDS发送器输出端口的V_b端流回至镜像电流单元并联模块23。

差分输出信号之单端信号的摆幅为：

V_od＝V_a-V_b＝R_t×I_b；(表达式6)

差分输出信号的共模电平为：

$V_{\mathrm{cm}}=\frac{(V_a+V_b)}{2}=V_a-\frac{(V_a-V_b)}{2}=V_a-\frac{R_t{\×I}_b}{2};$ (表达式7)

同理可知，当信号D控制的开关闭合，信号DB控制的开关断开时，节点V_b电位不随集成电路制造工艺、环境温度和电源电压的改变而变化，节点V_b电位可作为输出差分信号摆幅的峰值高电平，由于此时NMOS晶体管M₂和M₃导通，而NMOS晶体管M₁和M₄关闭，则M₂输出的电流从LVDS发送器输出端口的V_b端流出，经过负载电阻R_t后从LVDS发送器输出端口的V_a端流回至镜像电流单元并联模块23。

差分输出信号的之单端信号的摆幅为：

V_od＝V_b-V_a＝R_t×I_b；(表达式8)

差分输出信号的共模电平为：

$V_{\mathrm{cm}}=\frac{(V_a+V_b)}{2}=V_b-\frac{(V_b-V_a)}{2}=V_b-\frac{R_t{\×I}_b}{2};$ (表达式9)

由表达式6-9可知，当LVDS发送器电路接收差分信号输入时，其输出信号V_a和V_b的差分幅值|V_od|和共模电平V_cm均保持不变。

作为另一种可实施方式，本实施例中晶体管M₃和M₄也可使用PMOS(P-type MetalOxide Semiconductor)晶体管代替NMOS晶体管实现，并且其栅极信号只需满足在差分输入信号D和DB控制下可交替导通或者关闭晶体管M₃和M₄即可。

实施例二

作为另一种可实施方式，本发明实施例二还提出了低压差分信号发送器的第二种电路结构示意图，如图7所示。

实施例二的低压差分信号发送器包括镜像模块1和输出模块2。

镜像模块1包括镜像电流单元12、辅助电路单元13和镜像电路单元11。

PMOS晶体管M₅与电阻R₁串联构成镜像电路单元11。

在镜像模块1中，PMOS晶体管M₅的沟道宽长比为W/L，电阻R₁的阻值为R_up；

所述镜像电流单元12为一个镜像电流源，其偏置电流值大小为I_ref。

电阻R₁的一端与晶体管M₅的源极相连，电阻R₁的另一端接镜像电流单元12的输出，晶体管M₅的漏极接地电位VSS，M5的栅极接第一参考电压V_{1_ref}，电阻R₁与镜像电流单元12相连的一端输出第二基准电压信号V_fb。

在镜像模块1中，辅助电路单元13为运算放大器Amp，运算放大器Amp的正相输入端接收第一基准电压信号V_ref，反相输入端接收第二基准电压信号V_fb，并输出第一参考电压V_{1_ref}。

第一基准电压信号V_ref由外部源(比如带隙基准)产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变。第一基准电压信号V_ref经过镜像模块1中的辅助电路单元13，镜像电路单元11和镜像电流单元12构成的反馈使第二基准电压信号V_fb与第一基准电压信号V_ref相等，这样第二基准电压信号Vfb也不随集成电路制造工艺、环境温度和电源电压的变化而改变。

输出模块2包括镜像电路单元并联模块22、镜像电流单元并联模块23和差分信号控制模块21。

镜像电路单元并联模块22包括PMOS晶体管M₁，电阻R_a，PMOS晶体管M₂，电阻R_b，PMOS晶体管M₁与电阻R_a串联，PMOS晶体管M₂与电阻R_b串联。

其中，电阻R_a的一端与晶体管M₁的源极相连，R_a的另一端连接LVDS电路输出V_a，晶体管M₁的漏极接地电位VSS，晶体管M₁的栅极接差分输入控制信号V_ga；

电阻R_b的一端与M₂的源极相连，电阻R_b的另一端连接LVDS电路输出V_b，晶体管M₂的漏极接地电位VSS，晶体管M₂的栅极接差分输入控制信号V_gb。

晶体管M₁和M₂的沟道宽长比均为(W/L)×(k/2)(其中k为比例系数)，电阻R_a和电阻R_b的阻值为R_up/(k/2)。这样，晶体管M₁与电阻R_a的串联或者晶体管M₂与电阻R_b串联等效于(k/2)个晶体管M₅与电阻R₁串联支路的并联。

作为一种可实施方式，镜像电流单元并联模块23为一个镜像电流源，其偏置电流值I_b＝I_ref×(k/2)，等效于(k/2)个镜像电流单元的并联，其中，k为正偶数。

这样，所述镜像电路单元并联模块22输出的电流与所述镜像模块1中镜像电路单元11输出的电流成镜像比例关系，利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

所述差分信号控制模块21，包括一缓冲器buffer，NMOS晶体管M₃和M₄和多个由差分输入信号控制的开关。

在差分信号控制模块21中，D和DB为一对来自外部源的差分输入信号，即信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB控制的开关闭合。

由于产生LVDS发送器输出信号时，M₁或者M₂需要通过较大的电流，其栅极寄生电容较大，而当镜像电路单元并联模块22在差分输入信号的触发作用下切换于两种状态之间时，晶体管M₁或者M₂的栅极V_ga或者V_gb电位需要在较短的时间内与第二参考电压V₁相等，所以，本发明实施例二的差分信号控制模块21，包括一个缓冲器buffer，缓冲器buffer接收第一参考电压V_{1_ref}并输出第二参考电压V₁。

较佳地，所述缓冲器buffer输出第二参考电压V₁与输入的第一参考电压V_{1_ref}的直流电平相等，并且缓冲器buffer在输出端具有较强的电流输出能力。

第二参考电压V₁与V_ga之间通过信号DB控制的开关连接，第二参考电压V₁与V_gb之间通过信号D控制的开关连接。

V_ga还通过信号D控制的开关连接V_h，V_gb还通过信号DB控制的开关连接V_h。

V_h为一个输出电压值较低的电压源(V_h可以使用VCC替代)，其作用是保证V_ga或者V_gb与V_h电位相等时，PMOS晶体管M1、M2、M3和M4关闭。

差分信号控制模块21还包括PMOS晶体管M₃和M₄。

其中晶体管M₃的漏极与LVDS发送器输出V_a相连，晶体管M₃的源极与镜像电流单元并联模块23的输出相连，晶体管M₃的栅极与V_gb相连；晶体管M₄的漏极与LVDS发送器输出V_b相连，晶体管M₄的源极与镜像电流单元并联模块23的输出相连，晶体管M₄的栅极与V_ga相连。

下面详细说明实施例二的低压差分信号发送器电路具体工作过程如下：

镜像电路单元11的MOS晶体管M₅漏源极之间流过的电流和端点电压之间的关系如下：

$I_{\mathrm{ref}}=\frac{1}{2}{k}^{\′}\left(\frac{W}{L}\right){(V_{\mathrm{sr}}-V_{l\_\mathrm{ref}}+V_{\mathrm{th}})}^2,$ (表达式10)

设信号D控制的开关断开，信号DB控制的开关闭合，即V_ga与V_{1_ref}电位相等，V_gb与V_h电位相等，则镜像电路单元并联模块22的MOS晶体管M₁流过的电流和端点电压之间的关系如下：

$I_b=\frac{1}{2}{k}^{\′}\left(\frac{W}{L}\right)\×\left(\frac{k}{2}\right)\×{(V_{\mathrm{sa}}-V_{\mathrm{ga}}+V_{\mathrm{th}})}^2,$

即， $I_{\mathrm{ref}}\×\left(\frac{k}{2}\right)=\frac{1}{2}{k}^{\′}\left(\frac{W}{L}\right)\×\left(\frac{k}{2}\right)\×{(V_{\mathrm{sa}}-V_{l\_\mathrm{ref}}+V_{\mathrm{th}})}^2,$ (表达式11)

由表达式10和表达式11可知，节点V_sa与V_sr的电位相等

另外，镜像电路单元11的电阻R₁的电流与两端电压之间的关系为：

V_sr＝V_fb-R_up×I_re，(表达式12)

镜像电路单元并联模块22的电阻R_a的电流与两端电压之间的关系为：

$V_{\mathrm{sa}}=V_a-\frac{R_{\mathrm{up}}}{(k/2)}\×I_b=V_a-\frac{R_{\mathrm{up}}}{(k/2)}\×I_{\mathrm{ref}}\×(k/2)=V_a-R_{\mathrm{up}}\×I_{\mathrm{ref}},$ (表达式13)

由表达式12和表达式13可得，

V_a＝V_fb，(表达式14)

由表达式14可知，当信号D控制的开关断开，信号DB控制的开关闭合时，由于第二基准电压信号V_fb不随集成电路制造工艺、环境温度和电源电压的变化而改变，则节点V_a电位也不随集成电路制造工艺、环境温度和电源电压的变化而改变，节点V_a电位可作为输出差分信号摆幅的峰值低电平。

由于此时PMOS晶体管M₁和M₄导通，而PMOS晶体管M₂和M₃关闭，则镜像电流单元并联模块23输出的电流从LVDS发送器输出端口的V_b端流出，经过负载电阻R_t后从LVDS发送器输出端口的V_a端流回至PMOS晶体管M₁。

差分输出信号的之单端信号的摆幅为：

V_od＝V_b-V_a＝R_t×I_b；(表达式15)

差分输出信号的共模电平为：

$V_{\mathrm{cm}}=\frac{(V_a+V_b)}{2}=V_a+\frac{(V_b-V_a)}{2}=V_a+\frac{R_t\×I_b}{2};$ (表达式16)

同理可知，当信号D控制的开关闭合，信号DB控制的开关断开时，节点V_b电位不随集成电路制造工艺、环境温度和电源电压的改变而变化，节点V_b电位可作为输出差分信号摆幅的峰值低电平，由于此时PMOS晶体管M₂和M₃导通，而PMOS晶体管M₁和M₄关闭，则镜像电流单元并联模块23输出的电流从LVDS输出端口的V_a端流出，经过负载电阻R_t后从LVDS发送器输出端口的V_b端流回至PMOS晶体管M₂。

差分输出信号的之单端信号的摆幅为：

V_od＝V_a-V_b＝R_t×I_b；(表达式17)

差分输出信号的共模电平为：

$V_{\mathrm{cm}}=\frac{(V_a+V_b)}{2}=V_b+\frac{(V_a-V_b)}{2}=V_b+\frac{R_t\×I_b}{2};$ (表达式18)

由表达式15-18可知，当LVDS发送器电路接收差分信号输入时，其输出信号V_a和V_b的差分幅值|V_od|和共模电平V_cm均保持不变。

作为另一种可实施方式，本实施例二中晶体管M₃和M₄也可使用NMOS晶体管，并且其栅极信号只需满足在差分输入信号D和DB控制下可交替导通或者关闭M₃和M₄即可。

实施例三

作为另一种可实施方式，本发明实施例三还提出了低压差分信号发送器的第三种电路结构示意图，如图8所示。

实施例三的低压差分信号发送器包括镜像模块1和输出模块2。

镜像模块1包括镜像电流单元12、辅助电路单元13和镜像电路单元11。

NMOS晶体管M₆与PMOS晶体管M₅串联构成镜像电路单元11。

在镜像模块1中，NMOS晶体管M₆的沟道宽长比为(W/L)₁，PMOS晶体管M₅的沟道宽长比为(W/L)₂。

所述镜像电流单元12为一个镜像电流源，其偏置电流值大小为I_ref。

晶体管M₆的漏极接电源电压VCC，晶体管M₆的栅极接第一参考电压V_{h_ref}，晶体管M₆的源极与晶体管M₅的源极相连，晶体管M₅的漏极接镜像电流单元12的输出并输出第二基准电压信号V_fb，晶体管M₅的栅极接外部源V₁。电压源V₁的作用是触发PMOS晶体管M₅的导通，V₁输出电压值等同于V_ga或者V_gb摆幅低电平，V₁可以使用VSS替代。

在镜像模块1中，辅助电路单元13为运算放大器Amp，运算放大器Amp的正相输入端接收第一基准电压信号V_ref，反相输入端接收第二基准电压信号V_fb，并输出第一参考电压V_{h_ref}。

第一基准电压信号V_ref由外部源(比如带隙基准)产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变。所述第一基准电压信号V_ref经过镜像模块1中的辅助电路单元13，镜像电路单元11和镜像电流单元12构成的反馈使第二基准电压信号V_fb与第一基准电压信号V_ref相等，这样第二基准电压信号V_fb也不随集成电路制造工艺、环境温度和电源电压的变化而改变。

输出模块2包括镜像电路单元并联模块22、镜像电流单元并联模块23和差分信号控制模块21。

镜像电路单元并联模块22包括NMOS晶体管M₇，PMOS晶体管M₁和M₂。

其中NMOS晶体管M₇的漏极连接电源电压VCC，晶体管M₇的栅极连接第一参考电压V_{h_ref}，晶体管M₇的源极同时与PMOS晶体管M₁和M₂的源极相连，晶体管M₁的漏极连接LVDS输出端V_a，晶体管M₁的栅极连接差分输入控制信号V_ga，晶体管M₂的漏极连接LVDS输出端V_b，晶体管M₂的栅极连接差分输入控制信号V_gb。

其中，NMOS晶体管M₇的沟道宽长比均为(W/L)₁×(k/2)(其中k为比例系数)，PMOS晶体管M₁和M₂的沟道宽长比均为(W/L)₂×(k/2)。这样，当差分输入控制信号V_ga或者V_gb与V₁的值相等时，晶体管M₇与M₁的串联或者M₇与M₂的串联等效于(k/2)个晶体管M₆与M₅串联支路的并联。

作为一种可实施方式，镜像电流单元并联模块23为一个镜像电流源，其偏置电流值I_b＝I_ref×(k/2)，等效于(k/2)个镜像电流单元的并联，其中，k为正偶数。

这样，所述镜像电路单元并联模块22输出的电流与所述镜像模块1中镜像电路单元11输出的电流成镜像比例关系，并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

差分信号控制模块21包括预驱动器和NMOS晶体管M₃、M₄，受外部差分输入信号控制的信号D控制开关和信号DB控制开关；

其中，预驱动器接收来自外部源的差分输入信号D和DB并触发产生差分输入控制信号V_ga和V_gb，晶体管M₃的漏极与LVDS输出V_a相连；

晶体管M₃的源极与镜像电流单元并联模块23的输出相连，晶体管M₃的栅极与V_ga相连；

晶体管M₄的漏极与LVDS输出V_b相连，晶体管M₄的源极与镜像电流单元并联模块23的输出相连，晶体管M₄的栅极与V_gb相连。

下面详细说明实施例三的低压差分信号发送器电路具体工作原理如下：

镜像电路单元11的MOS晶体管M₆漏源极之间流过的电流和端点电压之间的关系如下：

$I_{\mathrm{ref}}=\frac{1}{2}{k}^{\′}{\left(\frac{W}{L}\right)}_1{(V_{h\_\mathrm{ref}}-V_{\mathrm{sr}}+V_{\mathrm{th}})}^2,$ (表达式19)

设差分输入控制信号V_ga为低电平，V_gb为高电平，即PMOS晶体管M₁和NMOS晶体管M₄导通，PMOS晶体管M₂和NMOS晶体管M₃关闭，则镜像电路单元并联模块22的MOS晶体管M₇流过的电流和端点电压之间的关系如下：

$I_b=\frac{1}{2}{k}^{\′}{\left(\frac{W}{L}\right)}_1{(V_{h-\mathrm{ref}}-V_{\mathrm{so}}+V_{\mathrm{th}})}^2,$

即， $I_{\mathrm{ref}}\×\left(\frac{k}{2}\right)=\frac{1}{2}{k}^{\′}{\left(\frac{W}{L}\right)}_1\×\left(\frac{k}{2}\right)\×{(V_{h\_\mathrm{ref}}-V_{\mathrm{so}}+V_{\mathrm{th}})}^2,$ (表达式20)

由表达式19和表达式20可知，节点V_so与V_sr的电位相等。

另外，当PMOS晶体管M₅、M₁作开关使用时，晶体管处于深线形区，其导通电阻分别为：

$R_{\mathrm{on},M5}=\frac{1}{k^{\′}{\left(\frac{W}{L}\right)}_2\×(V_{\mathrm{sr}}-V_l+V_{\mathrm{th}})},$ (表达式21)

$R_{\mathrm{on},M1}=\frac{1}{k^{\′}{\left(\frac{W}{L}\right)}_2\×\left(\frac{k}{2}\right)(V_{\mathrm{so}}-V_l+V_{\mathrm{th}})},$ (表达式22)

由表达式21和表达式22可知，R_on，M1＝R_on，M5/(k/2)。

镜像电路单元11的PMOS晶体管M₅的电流与两端电压之间的关系为：

V_sr＝V_fb+R_on，M5×I_ref，(表达式23)

镜像电路单元并联模块22的PMOS晶体管M₁的电流与两端电压之间的关系为：

$V_{\mathrm{so}}=V_a+R_{\mathrm{on},M1}\×I_b=V_a+\frac{R_{\mathrm{on},M5}}{(k/2)}\×I_{\mathrm{ref}}\×(k/2)=V_a+R_{\mathrm{on},M5}\×I_{\mathrm{ref}},$ (表达式24)

由表达式23和表达式24可得，

V_a＝V_fb，(表达式25)

由表达式25可知，在差分输入信号D和DB的触发下，当差分输入控制信号V_ga为低电平，V_gb为高电平时，由于第二基准电压信号V_fb不随集成电路制造工艺、环境温度和电源电压的变化而改变，则节点V_a电位也不随集成电路制造工艺、环境温度和电源电压的变化而改变，节点V_a电位可作为输出差分信号摆幅的峰值高电平。由于此时PMOS晶体管M₁和NMOS晶体管M₄导通，PMOS晶体管M₂和NMOS晶体管M₃关闭，则M₇输出的电流从LVDS输出端口的V_a端流出，经过负载电阻R_t后从LVDS输出端口的V_b端流回至镜像电流单元并联模块23。

差分输出信号的之单端信号的摆幅为：

V_od＝V_a-V_b＝R_t×I_b；(表达式26)

差分输出信号的共模电平为：

$V_{\mathrm{cm}}=\frac{(V_a+V_b)}{2}=V_a-\frac{(V_a-V_b)}{2}=V_a-\frac{R_t\×I_b}{2};$ (表达式27)

同理可知，在差分输入信号D和DB的触发下，当差分输入控制信号V_ga为高电平，V_gb为低电平时，节点V_b电位不随集成电路制造工艺、环境温度和电源电压的改变而变化，节点V_b电位可作为输出差分信号摆幅的峰值高电平，由于此时PMOS晶体管M₂和NMOS晶体管M₃导通，而PMOS晶体管M₁和NMOS晶体管M₄关闭，则M₇输出的电流从LVDS输出端口的V_b端流出，经过负载电阻R_t后从LVDS输出端口的V_a端流回至镜像电流单元并联模块23。

差分输出信号的之单端信号的摆幅为：

V_od＝V_b-V_a＝R_t×I_b；(表达式28)

差分输出信号的共模电平为：

$V_{\mathrm{cm}}=\frac{(V_a+V_b)}{2}=V_b+\frac{(V_b-V_a)}{2}=V_b+\frac{R_t\×I_b}{2};$ (表达式29)

由表达式26-29可知，当LVDS发送器电路接收差分信号输入时，其输出信号V_a和V_b的差分幅值|V_od|和共模电平V_cm均保持不变。

本实施例三中，作为另一种可实施方式，PMOS晶体管M₁、M₂也可使用NMOS晶体管，NMOS晶体管M₃、M₄也可使用PMOS晶体管。但在差分输入控制信号的触发下，M₁和M₄同时导通时，M₂和M₃必须关闭；M₁和M₄同时关闭时，M₂和M₃必须导通。

本发明实施例的低压差分信号发送器，具有以下优点：

1)不需要在输出节点V_a和V_b之间连接2个等值电阻以检测输出信号的共模电平，这样偏置电流I_b全部流过负载电阻R_t以产生差分输出信号，同时节省了面积和功耗。

2)NMOS晶体管M₁和M₂的源端输出电阻较小(等于1/gm，通常为数十欧姆数量级)，所以MOS晶体管源端输出电阻与一个小电阻串联后可以较好地匹配传输线的特征阻抗(通常为50欧姆)，减小源端的信号反射，有利于改善信号完整性。

3)当输出节点与地短路时，由于NMOS晶体管M₁和M₂源端串联小电阻的分压作用，可以限制NMOS晶体管输出的最大电流，避免损坏电路。

4)由于采用开环工作，相对于采用共模反馈的电路结构，输出信号的共模电平能够更快的稳定。

5)在实际的LVDS发送器应用时，通常需要同时使用多路LVDS发送器，这时本实施中的镜像模块可以被多路输出模块共用，进一步节省面积和功耗。

最后应当说明的是，很显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型。

Claims (16)

1.一种低压差分信号发送器，其特征在于，包括镜像模块和输出模块；

所述镜像模块，用于接收第一基准电压信号并输出第一参考电压给所述输出模块，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身；

所述输出模块，用于接收差分输入信号和来自所述镜像模块的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

2.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电流单元，辅助电路单元和镜像电路单元；

所述镜像电流单元用于输出电流给所述镜像电路单元；

所述辅助电路单元用于接收来自第一外部源的第一基准电压信号并输出第一参考电压给所述镜像电路单元和所述输出模块；

镜像电路单元用于输出第二基准电压信号给所述辅助电路单元。

3.根据权利要求2所述的低压差分信号发送器，其特征在于，所述第一基准电压信号为不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压信号。

4.根据权利要求2或3所述的低压差分信号发送器，其特征在于，所述输出模块包括差分信号控制模块，镜像电路单元并联模块和镜像电流单元并联模块；

所述差分信号控制模块用于接收来自第二外部源的差分输入信号和来自所述镜像模块的第一参考电压，并以差分输入信号为触发信号产生两种状态；其中，一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_a端流出，经过负载电阻后从差分输出端口的V_b端流回至所述镜像电流单元并联模块；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_b端流出，经过负载电阻后从差分输出端口的V_a端流回至所述镜像电流单元并联模块；

所述镜像电流单元并联模块，为多路与所述镜像模块中所述镜像电流单元结构一致的电流单元的并联模块，用于在所述差分信号控制模块触发的每一种状态下，使所述镜像电路单元并联模块输出的电流与所述镜像模块中镜像电路单元输出的电流成镜像比例关系；

所述镜像电路单元并联模块用于在所述差分信号控制模块输出的差分控制信号作用下产生两种状态；其中一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_a端流出；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的V_b端流出；并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。

5.根据权利要求4所述的低压差分信号发送器，其特征在于，在所述两种低压差分信号状态的每一种状态下，所述镜像电路单元并联模块的m路镜像电路单元所有节点的电位与所述镜像模块中的所述镜像电路单元的所有对应节点的电位相等；并且所述镜像电流单元并联模块输出的电流与所述镜像模块中镜像电流单元输出的电流的镜像比例系数为m；

其中，m为正整数。

6.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电路单元、镜像电流单元和辅助电路单元；

所述镜像电路单元由NMOS晶体管M₅与电阻R₁串联构成；

所述镜像电流单元为一个镜像电流源；

所述辅助电路单元为一运算放大器Amp；

电阻R₁的一端与M₅的源极相连，电阻R₁的另一端接所述镜像电流单元的输出，晶体管M₅的漏极接电源电压VCC，晶体管M5的栅极接第一参考电压V_{h_ref}，电阻R₁与所述镜像电流单元相连的一端输出第二基准电压信号V_fb；

所述运算放大器Amp的正相输入端接收第一基准电压信号V_ref，反相输入端接收第二基准电压信号V_fb，并输出第一参考电压V_{h_ref}。

7.根据权利要求6所述的低压差分信号发送器，其特征在于，所述第一基准电压信号V_ref由外部源带隙基准产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变；

第一基准电压信号V_ref经过镜像模块中的辅助电路单元，镜像电路单元和镜像电流单元构成的反馈使第二基准电压信号V_fb与第一基准电压信号V_ref相等。

8.根据权利要求1或6或7所述的低压差分信号发送器，其特征在于，所述输出模块包括镜像电路单元并联模块、镜像电流单元并联模块和差分信号控制模块；

所述镜像电路单元并联模块包括NMOS晶体管M₁，电阻R_a，NMOS晶体管M₂，电阻R_b；其中，NMOS晶体管M₁与电阻R_a串联，NMOS晶体管M₂与电阻R_b串联；电阻R_a的一端与晶体管M₁的源极相连，电阻R_a的另一端连接LVDS发送器外部电路输出V_a。晶体管M₁的漏极接电源电压VCC，晶体管M₁的栅极接差分输入控制信号V_ga；电阻R_b的一端与晶体管M₂的源极相连，电阻R_b的另一端连接LVDS发送器外部电路输出V_b；晶体管M₂的漏极接电源电压VCC，晶体管M₂的栅极接差分输入控制信号V_gb；

所述镜像电流单元并联模块为一个镜像电流源；

所述差分信号控制模块，包括一缓冲器buffer，NMOS晶体管M₃和M₄，受外部差分输入信号控制的信号D控制开关和信号DB控制开关；

信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB控制的开关闭合；

所述缓冲器buffer接收第一参考电压V_{h_ref}并输出第二参考电压V_h；所述第二参考电压V_h与V_ga之间通过信号DB控制的开关连接，第二参考电压V_h与V_gb之间通过信号D控制的开关连接；

晶体管M₃的漏极与LVDS发送器输出V_a相连，晶体管M₃的源极与镜像电流单元并联模块的输出相连，晶体管M₃的栅极与V_gb相连；晶体管M₄的漏极与LVDS发送器输出V_b相连，晶体管M₄的源极与镜像电流单元并联模块的输出相连，晶体管M₄的栅极与差分输入控制信号V_ga相连。

9.根据权利要求8所述的低压差分信号发送器，其特征在于，所述差分输入控制信号V_ga还通过信号D控制的开关连接V₁，差分输入控制信号V_gb还通过信号DB控制的开关连接V₁；

其中，V₁为一个输出电压值较低的电压源。

10.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电流单元、辅助电路单元和镜像电路单元；

所述镜像电路单元由PMOS晶体管M₅与电阻R₁串联构成；

所述镜像电流单元为一个镜像电流源；

所述辅助电路单元为运算放大器Amp；

所述镜像电路单元中，电阻R₁的一端与晶体管M₅的源极相连，电阻R₁的另一端接镜像电流单元的输出，晶体管M₅的漏极接地电位VSS，M5的栅极接第一参考电压V_{1_ref}，电阻R₁与镜像电流单元相连的一端输出第二基准电压信号V_fb；

所述辅助电路单元中，运算放大器Amp的正相输入端接收第一基准电压信号V_ref，反相输入端接收第二基准电压信号V_fb，并输出第一参考电压V_{1_ref}。

11.根据权利要求10所述的低压差分信号发送器，其特征在于，所述第一基准电压信号V_ref由外部源带隙基准产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变；

第一基准电压信号V_ref经过镜像模块中的辅助电路单元，镜像电路单元和镜像电流单元构成的反馈使第二基准电压信号V_fb与第一基准电压信号V_ref相等。

12.根据权利要求1或10或11所述的低压差分信号发送器，其特征在于，所述输出模块包括镜像电路单元并联模块、镜像电流单元并联模块和差分信号控制模块；

所述镜像电路单元并联模块包括PMOS晶体管M₁，电阻R_a，PMOS晶体管M₂，电阻R_b；其中，PMOS晶体管M₁与电阻R_a串联，PMOS晶体管M₂与电阻R_b串联；电阻R_a的一端与晶体管M₁的源极相连，电阻R_a的另一端连接LVDS发送器外部电路输出V_a；晶体管M₁的漏极接电源电压VCC，晶体管M₁的栅极接差分输入控制信号V_ga；电阻R_b的一端与晶体管M₂的源极相连，电阻R_b的另一端连接LVDS发送器外部电路输出V_b。晶体管M₂的漏极接电源电压VCC，晶体管M₂的栅极接差分输入控制信号V_gb；

所述镜像电流单元并联模块为一个镜像电流源；

所述差分信号控制模块，包括一缓冲器buffer，PMOS晶体管M₃和M₄，受外部差分输入信号控制的信号D控制开关和信号DB控制开关；

信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB控制的开关闭合；

所述缓冲器buffer接收第一参考电压V_{h_ref}并输出第二参考电压V_h；所述第二参考电压V_h与V_ga之间通过信号DB控制的开关连接，第二参考电压V_h与V_gb之间通过信号D控制的开关连接；

晶体管M₃的漏极与LVDS发送器输出V_a相连，晶体管M₃的源极与镜像电流单元并联模块的输出相连，晶体管M₃的栅极与V_gb相连；晶体管M₄的漏极与LVDS发送器输出V_b相连，晶体管M₄的源极与镜像电流单元并联模块的输出相连，晶体管M₄的栅极与差分输入控制信号V_ga相连。

13.根据权利要求12所述的低压差分信号发送器，其特征在于，所述差分输入控制信号V_ga还通过信号D控制的开关连接V₁，差分输入控制信号V_gb还通过信号DB控制的开关连接V₁；

其中，V₁为一个输出电压值较低的电压源。

14.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电流单元、辅助电路单元和镜像电路单元；

所述镜像电路单元同由NMOS晶体管M₆与PMOS晶体管M₅串联构成；

所述镜像电流单元为一个镜像电流源；

所述辅助电路单元为运算放大器Amp；

所述镜像电路单元中，晶体管M₆的漏极接电源电压VCC，晶体管M₆的栅极接第一参考电压V_{h_ref}，晶体管M₆的源极与晶体管M₅的源极相连，晶体管M₅的漏极接镜像电流单元的输出并输出第二基准电压信号V_fb，晶体管M₅的栅极接外部源V₁；

所述辅助电路单元中，运算放大器Amp的正相输入端接收第一基准电压信号V_ref，反相输入端接收第二基准电压信号V_fb，并输出第一参考电压V_{h_ref}。

15.根据权利要求14所述的低压差分信号发送器，其特征在于，所述第一基准电压信号V_ref由外部源带隙基准产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变；

第一基准电压信号V_ref经过镜像模块中的辅助电路单元，镜像电路单元和镜像电流单元构成的反馈使第二基准电压信号V_fb与第一基准电压信号V_ref相等。

16.根据权利要求1或14或15所述的低压差分信号发送器，其特征在于，所述所述输出模块包括镜像电路单元并联模块、镜像电流单元并联模块和差分信号控制模块；

所述镜像电路单元并联模块包括NMOS晶体管M₇，PMOS晶体管M₁和M₂；其中，NMOS晶体管M₇的漏极连接电源电压VCC，晶体管M₇的栅极连接第一参考电压V_{h_ref}，晶体管M₇的源极同时与PMOS晶体管M₁和M₂的源极相连，晶体管M₁的漏极连接LVDS输出端V_a，晶体管M₁的栅极连接差分输入控制信号V_ga，晶体管M₂的漏极连接LVDS输出端V_b，晶体管M₂的栅极连接差分输入控制信号V_gb；

所述镜像电流单元并联模块为一个镜像电流源；

所述差分信号控制模块包括预驱动器和NMOS晶体管M₃、M₄，受外部差分输入信号控制的信号D控制开关和信号DB控制开关；

信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB控制的开关闭合；

其中，所述预驱动器接收来自外部源的差分输入信号D和DB并触发产生差分输入控制信号V_ga和V_gb；

晶体管M₃的漏极与LVDS输出V_a相连，晶体管M₃的源极与镜像电流单元并联模块的输出相连，晶体管M₃的栅极与V_ga相连；

晶体管M₄的漏极与LVDS输出V_b相连，晶体管M₄的源极与镜像电流单元并联模块的输出相连，晶体管M₄的栅极与V_gb相连。

Images