CN111431522B - 一种能够兼容输出的mipi驱动电路 - Google Patents

一种能够兼容输出的mipi驱动电路 Download PDF

Info

Publication number
CN111431522B
CN111431522B CN202010322254.0A CN202010322254A CN111431522B CN 111431522 B CN111431522 B CN 111431522B CN 202010322254 A CN202010322254 A CN 202010322254A CN 111431522 B CN111431522 B CN 111431522B
Authority
CN
China
Prior art keywords
transmission gate
control signal
output
cmos
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010322254.0A
Other languages
English (en)
Other versions
CN111431522A (zh
Inventor
黄耀
杨海玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Weijing Electronic Technology Co ltd
Original Assignee
Shanghai Weijing Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Weijing Electronic Technology Co ltd filed Critical Shanghai Weijing Electronic Technology Co ltd
Priority to CN202010322254.0A priority Critical patent/CN111431522B/zh
Publication of CN111431522A publication Critical patent/CN111431522A/zh
Application granted granted Critical
Publication of CN111431522B publication Critical patent/CN111431522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种能够兼容输出的MIPI驱动电路，包括HS模块、LVDS模块和两个LP/CMOS模块，所述HS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，所述LVDS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN；所述LP/CMOS模块的输入端连接低频输入信号、控制信号LP_EN和控制信号CMOS_EN，所述LP/CMOS模块的输出端连接至所述MIPI驱动电路的输出端；当控制信号LP_EN为高时，所述LP/CMOS模块处于LP模式；当控制信号CMOS_EN为高时，所述LP/CMOS模块处于CMOS逻辑模式。本发明提供的MIPI驱动电路中输出端口可以复用，从而可以节约版图面积以及封装成本。

Description

一种能够兼容输出的MIPI驱动电路
技术领域
本发明涉及MIPI驱动电路，具体涉及一种能够兼容输出的MIPI驱动电路。
背景技术
常见的接口类型包括MIPI接口(移动产业处理器接口)，LVDS接口(低电压差分信号接口)等。在实际使用过程中，由于MIPI电路的输出电气标准，LVDS电路的输出电气标准与常见的CMOS逻辑电路输出的电气标准不一致，导致在传统的电路中无法将这几种模式合并，芯片的输出端口需要增加，使得后续的封装等成本上升。
如附图1所示，传统的MIPI电路中，包括HS(High-Speed)模块和LP(Lower-Power)模块，对应HS模式和LP模式；分别用于传输高频输入信号和低频输入信号；当驱动电路处于HS模式下时，由于传输的数据频率较高，HS模块输出端口一般使用低压MOS管器件，且输出电压不超过360mV。当驱动电路处于LP模式下时，由于传输速率低，LP模块输出端口可以采用低压MOS管器件也可以采用高压MOS管器件，输出电压最高为1.2V。
如附图2所示，传统的LVDS电路中，输出的共模反馈电压为1.2V，输出电压摆幅为350mV，LVDS模块的输出端口一般采用高压MOS管器件，且输出端接两个阻值相同的电阻来进行共模负反馈。
如附图3所示，传统的CMOS逻辑电路中，通过一个电平转换模块LevelShift将0～1.2V的电压输入转换为2.5V/3.3V的电压输出，一般采用高压MOS管器件。
如果某个芯片需要兼容以上三种模式，由于输出的电气特性不同，这三种模式是无法直接兼容的，那么就需要增加额外的输出端口，导致芯片成本的增加。
发明内容
本发明的目的是提供一种能够兼容输出的MIPI驱动电路，可以兼容CMOS逻辑电路，MIPI电路与LVDS电路，本发明MIPI驱动电路中输出端口可以复用，从而可以节约版图面积以及封装成本。
为了实现上述目的，本发明采用如下技术方案：一种能够兼容输出的MIPI驱动电路，包括HS模块、LVDS模块和两个LP/CMOS模块，还包括第四传输门、第五传输门、第六传输门和第七传输门，所述HS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，所述HS模块的第一输出端通过第四传输门连接至所述MIPI驱动电路的输出端，所述HS模块的第二输出端通过第五传输门连接至所述MIPI驱动电路的输出端；
所述LVDS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，所述LVDS模块的第一输出端同时连接所述第六传输门输入端和所述MIPI驱动电路的输出端，所述LVDS模块的第二输出端同时连接所述第七传输门输入端和所述MIPI驱动电路的输出端，所述第六传输门和第七传输门的输出端连接，输出共模反馈电压；
所述LP/CMOS模块的输入端连接低频输入信号、控制信号LP_EN和控制信号CMOS_EN，所述LP/CMOS模块的输出端连接至所述MIPI驱动电路的输出端；当控制信号LP_EN为高时，所述LP/CMOS模块处于LP模式；当控制信号CMOS_EN为高时，所述LP/CMOS模块处于CMOS逻辑模式。
进一步地，所述LP/CMOS模块包括LP单元、电平转换单元、第一传输门、第二传输门和反相器单元，所述LP单元的输入端连接低频输入信号和控制信号LP_EN，所述LP单元包括第三传输门，且所述第三传输门位于所述LP单元的输出端口，所述第三传输门的输出端分别连接第一传输门和第二传输门的输入端，所述第一传输门和第二传输门的输出端通过反相器单元输出信号；
所述电平转换单元的输入端连接低频输入信号和控制信号CMOS_EN，输出端分别连接第一传输门和第二传输门的输入端，所述第一传输门和第二传输门的输出端通过反相器单元输出信号。
进一步地，所述第三传输门连接控制信号LP_EN，当控制信号LP_EN为高时，所述第三传输门导通，当控制信号LP_EN为低时，所述第三传输门关闭。
进一步地，所述控制信号LP_EN和控制信号CMOS_EN均为低时，所述MIPI驱动电路输出端输出高阻态。
进一步地，所述反相器单元包括反相器、或门、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述或门的两个输入端分别连接控制信号LP_EN和控制信号CMOS_EN，或门的输出端同时连接反相器输入端和第二NMOS管栅极，所述第二NMOS管源极接地，漏极连接第二传输门输出端和第一NMOS管栅极，所述第一NMOS管源极接地，漏极连接MIPI驱动电路的输出端；
反相器输出端连接第二PMOS管栅极，所述第二PMOS管源极连接电源，漏接连接第一传输门输出端和第一PMOS管栅极，所述第一PMOS管源极连接电源，漏极连接MIPI驱动电路的输出端。
进一步地，所述反相器单元中电源由LDO供电，所述LDO连接控制信号LP_EN和控制信号CMOS_EN，当控制信号LP_EN为高时，所述LDO输出LP模式需要的工作电压；当控制信号CMOS_EN为高时，所述LDO输出CMOS逻辑模式需要的工作电压。
进一步地，所述第四传输门和第五传输门连接控制信号HS_EN，当所述控制信号HS_EN为高时，所述第四传输门和第五传输门导通，当所述控制信号HS_EN为低时，所述第四传输门和第五传输门关闭。
进一步地，所述第六传输门和第七传输门连接控制信号LVDS_EN，当所述控制信号LVDS_EN为高时，所述第六传输门和第七传输门导通，当所述控制信号LVDS_EN为低时，所述第六传输门和第七传输门关闭。
进一步地，所述第六传输门和第七传输门的电阻值相同。
进一步地，所述高频输入信号HS_DATA输入至所述MIPI驱动电路时，通过HS模块或者LVDS模块进行输出；当通过HS模块进行输出时，所述第四传输门和第五传输门作为阻抗匹配电阻；当通过LVDS模块进行输出，所述第六传输门和第七传输门作为阻抗匹配电阻。
本发明具有如下有益效果：本发明通过在HS模块中添加第四传输门和第五传输门，在LVDS模块中添加第七传输门和第八传输门，以及将LP模式与CMOS逻辑模式集成在LP/CMOS模块中实现，并通过在LP单元中添加第三传输门，避免LP单元和电平转换单元之间的干扰；这样就可以兼容CMOS逻辑电路，MIPI电路与LVDS电路；本发明MIPI驱动电路中输出端口可以复用，从而可以节约版图面积以及封装成本。
附图说明
附图1为一种传统的MIPI电路示意图；
附图2为一种传统的LVDS电路示意图；
附图3为一种带有电平转换的CMOS逻辑电路示意图；
附图4为本发明中LP/CMOS模块的电路示意图；
附图5为本发明中MIPI驱动电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明提供的一种能够兼容输出的MIPI驱动电路，首先将LP单元与电平转换单元进行合并，在传统的LP模式中，由于工作时最高标准电压为1.2V，所以一般采用低压器件。由于LP模式速率不高，且考虑到与电平转换单元合并的考虑，将LP模式与普通CMOS逻辑模式集成在LP/CMOS模块中，LP/CMOS模块中选用高压器件。
请参阅附图4，LP单元和电平转换单元进行合并之后，包括LP单元、电平转换单元、第一传输门TG1、第二传输门TG2和反相器单元，LP单元的输入端连接低频输入信号VIN和控制信号LP_EN，LP单元包括第三传输门TG3，且第三传输门TG3位于LP单元的输出端口，第三传输门TG3的输出端分别连接第一传输门和第二传输门的输入端，第一传输门TG1和第二传输门TG2的输出端通过反相器单元输出信号；电平转换单元的输入端连接低频输入信号VIN和控制信号CMOS_EN，输出端分别连接第一传输门TG1和第二传输门TG2的输入端，第一传输门TG1和第二传输门TG2的输出端通过反相器单元输出信号；MIPI驱动电路在控制信号LP_EN和控制信号CMOS_EN的控制下，处于LP模式或者CMOS逻辑模式。
请继续参阅附图4，本发明驱动电路中反相器单元可以包括或门、反相器、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2，或门的两个输入端分别连接控制信号LP_EN和控制信号CMOS_EN，或门的输出端同时连接反相器输入端和第二NMOS管N2栅极，第二NMOS管N2源极接地，漏极连接第二传输门TG2输出端和第一NMOS管N1栅极，第一NMOS管N1源极接地，漏极连接MIPI驱动电路的输出端；反相器输出端连接第二PMOS管P2栅极，第二PMOS管P2源极连接电源，漏接连接第一传输门TG1输出端和第一PMOS管P1栅极，第一PMOS管P1源极连接电源，漏极连接MIPI驱动电路的输出端。反相器单元中电源由LDO(LowDropout Regulator,低压差线性稳压器)供电，LDO连接控制信号LP_EN和控制信号CMOS_EN，当控制信号LP_EN为高时，LDO输出LP模式需要的工作电压，例如1.2V；当控制信号CMOS_EN为高时，LDO输出CMOS逻辑模式需要的工作电压。
本发明中第三传输门连接控制信号LP_EN，当控制信号LP_EN为高时，第三传输门导通，当控制信号LP_EN为低时，第三传输门关闭；且本发明中控制信号LP_EN和控制信号CMOS_EN不能同时为高。
附图4所示LP/CMOS模块电路主要用于传输低频信号VIN，一种传输方式是LP模式，另一种传输方式是CMOS逻辑模式；在CMOS逻辑模式工作时，LP模式的电路不能对CMOS逻辑模式产生干扰，因此需要用第三传输门隔开，在控制信号LP_EN＝0时，第三传输门关断，LP模式的电路对CMOS逻辑模式不产生干扰。
当控制信号LP_EN为高时，控制信号CMOS_EN为低，说明此时LP/CMOS模块处于LP模式，且第三传输门导通，受到控制信号CMOS_EN控制的电平转换单元关断，输出高阻态，对其他模块没有影响；受到控制信号LP_EN控制的第三传输门可以传输低频输入信号VIN，之后分别经过第一传输门和第二传输门，最后经过反相器单元输出VOUT。
当控制信号CMOS_EN为高时，控制信号LP_EN为低，说明此时MIPI驱动电路处于CMOS逻辑模式；受到控制信号LP_EN控制的第三传输门关断，输出高阻态，对其它电路没有影响，受到控制信号CMOS_EN控制的电平转换单元可以传输输入信号VIN，之后分别经过第一传输门和第二传输门，最后经过反相器单元输出VOUT。
当控制信号LP_EN和控制信号CMOS_EN均为低时，附图4中或门输出端处PD(PowerDown)信号，且PD信号等于两者的或非，说明此时电路工作在别的状态，此时附图4所示电路不工作，受到控制信号LP_EN控制的第三传输门与受到控制信号CMOS_EN控制的电平转换单元均关断，第一传输门和第二传输门也关断。在这两种模式都不工作的时候，附图4中电路不能对别的电路产生干扰，输出需要高阻态，反相器单元中第一PMOS管的栅极被拉高到电源，第一NMOS管的栅极被拉低到地，此时反相器单元也不工作，且输出高阻态，对其它电路不影响。
控制信号LP_EN和控制信号CMOS_EN均为高时，这种状态是不被允许的，可以在顶层电路上进行判断，以防电路进入这种错误状态。
请参阅附图5，本发明提供的可以兼容CMOS逻辑电路，MIPI电路与LVDS电路的驱动电路，HS模块、LVDS模块和两个LP/CMOS模块，还包括第四传输门、第五传输门、第六传输门和第七传输门。HS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，HS模块的输出端分别连接第四传输门TG4和第五传输门TG5的输入端，第四传输门TG4和第五传输门TG5的输出端输出信号；第四传输门TG4和第五传输门TG5连接控制信号HS_EN，当控制信号HS_EN为高时，第四传输门TG4和第五传输门TG5导通，当控制信号HS_EN为低时，第四传输门TG4和第五传输门TG5关闭。
LVDS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，LVDS模块的输出端分别连接第六传输门TG6和第七传输门TG7的输入端，第六传输门TG6和第七传输门TG7的输出端连接，输出共模反馈电压；第六传输门TG6和第七传输门TG7的电阻值相同。第六传输门TG6和第七传输门TG7连接控制信号LVDS_EN，当控制信号LVDS_EN为高时，第六传输门TG6和第七传输门TG7导通，当控制信号LVDS_EN为低时，第六传输门TG6和第七传输门TG7关闭。LVDS模块的输出端同时连接第四传输门TG4和第五传输门TG5的输出端，即连接至所述MIPI驱动电路的输出端。
综上所述，本发明中MIPI驱动电路对应有四个控制信号，分别是控制信号HS_EN，控制信号LP_EN，控制信号LVDS_EN，控制信号CMOS_EN，这四个信号在等于1时代表对应的电路工作，在等于0时代表对应的电路不工作，且这四个信号最多只有一个为1，其余状态均为错误状态。
附图5中驱动电路包括一个HS模块，一个LVDS电路模块，两个改进后的LP/CMOS模块，即附图4中电路构成的模块；四个可控传输门(第四传输门、第五传输门、第六传输门和第七传输门)和一个可调输出的LDO。
当控制信号HS_EN＝1时，HS模块工作，经过控制信号HS_EN控制的第四传输门和第五传输门输出信号，这两个传输门可以将HS模块的低压器件与其他模块的高压器件隔开，以防其他模块的高压信号对HS模块的低压器件造成损坏。
当LP_EN＝1时，两个LP/CMOS模块工作，工作原理如图4及上述说明所示。
当CMOS_EN＝1时，两个LP/CMOS模块工作，工作原理如图4及上述说明所示。
在LP_EN＝1或者CMOS_EN＝1时，可调LDO根据需要可以提供相应的电源，，工作原理如图4及上述说明所示。
当LVDS_EN＝1时，LVDS模块工作，这里用两个受LVDS_EN控制的第六传输门和第七传输门代替了图2所示的传统LVDS电路的电阻，在LVDS工作时，作为电阻可以输出共模反馈电压，在LVDS不工作时，作为开关管断开不会影响到其他模块的输出波形。
本发明MIPI驱动电路的HS模式与LVDS电路输出是高频的，CMOS逻辑模式和MIPI电路的LP模式是低频的。整体电路的输入信号是高频信号HS_DATA与差分低频信号VINP/VINN。而高频信号HS_DATA既可以采用MIPI电路的HS模式输出，也可以采用LVDS模式输出。当通过HS模块进行输出时，第四传输门和第五传输门作为阻抗匹配电阻；当通过LVDS模块进行输出，第六传输门和第七传输门作为阻抗匹配电阻。本发明还可以通过调节传输门的尺寸实现MIPI模式与LVDS模式下信号传输的输出端阻抗匹配要求。
本发明通过在HS模块中添加第四传输门和第五传输门，在LVDS模块中添加第七传输门和第八传输门，以及将LP模式与CMOS逻辑模式集成在LP/CMOS模块中实现，并通过在LP单元中添加第三传输门，避免LP单元和电平转换单元之间的干扰；这样就可以兼容CMOS逻辑电路，MIPI电路与LVDS电路；本发明MIPI驱动电路中输出端口可以复用，从而可以节约版图面积以及封装成本。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (10)

1.一种能够兼容输出的MIPI驱动电路，其特征在于，包括HS模块、LVDS模块和两个LP/CMOS模块，还包括第四传输门、第五传输门、第六传输门和第七传输门，所述HS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，所述HS模块的第一输出端通过第四传输门连接至所述MIPI驱动电路的输出端，所述HS模块的第二输出端通过第五传输门连接至所述MIPI驱动电路的输出端；
所述LVDS模块的输入端连接高频输入信号HS_DATA和控制信号HS_EN，所述LVDS模块的第一输出端同时连接所述第六传输门输入端和所述MIPI驱动电路的输出端，所述LVDS模块的第二输出端同时连接所述第七传输门输入端和所述MIPI驱动电路的输出端，所述第六传输门和第七传输门的输出端连接，输出共模反馈电压；
所述LP/CMOS模块的输入端连接低频输入信号、控制信号LP_EN和控制信号CMOS_EN，所述LP/CMOS模块的输出端连接至所述MIPI驱动电路的输出端；当控制信号LP_EN为高时，所述LP/CMOS模块处于LP模式；当控制信号CMOS_EN为高时，所述LP/CMOS模块处于CMOS逻辑模式。
2.根据权利要求1所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述LP/CMOS模块包括LP单元、电平转换单元、第一传输门、第二传输门和反相器单元，所述LP单元的输入端连接低频输入信号和控制信号LP_EN，所述LP单元包括第三传输门，且所述第三传输门位于所述LP单元的输出端口，所述第三传输门的输出端分别连接第一传输门和第二传输门的输入端，所述第一传输门和第二传输门的输出端通过反相器单元输出信号；
所述电平转换单元的输入端连接低频输入信号和控制信号CMOS_EN，输出端分别连接第一传输门和第二传输门的输入端，所述第一传输门和第二传输门的输出端通过反相器单元输出信号。
3.根据权利要求2所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述第三传输门连接控制信号LP_EN，当控制信号LP_EN为高时，所述第三传输门导通，当控制信号LP_EN为低时，所述第三传输门关闭。
4.根据权利要求2所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述控制信号LP_EN和控制信号CMOS_EN均为低时，所述MIPI驱动电路输出端输出高阻态。
5.根据权利要求2所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述反相器单元包括反相器、或门、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述或门的两个输入端分别连接控制信号LP_EN和控制信号CMOS_EN，或门的输出端同时连接反相器输入端和第二NMOS管栅极，所述第二NMOS管源极接地，漏极连接第二传输门输出端和第一NMOS管栅极，所述第一NMOS管源极接地，漏极连接MIPI驱动电路的输出端；
反相器输出端连接第二PMOS管栅极，所述第二PMOS管源极连接电源，漏接连接第一传输门输出端和第一PMOS管栅极，所述第一PMOS管源极连接电源，漏极连接MIPI驱动电路的输出端。
6.根据权利要求5所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述反相器单元中电源由LDO供电，所述LDO连接控制信号LP_EN和控制信号CMOS_EN，当控制信号LP_EN为高时，所述LDO输出LP模式需要的工作电压；当控制信号CMOS_EN为高时，所述LDO输出CMOS逻辑模式需要的工作电压。
7.根据权利要求1所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述第四传输门和第五传输门连接控制信号HS_EN，当所述控制信号HS_EN为高时，所述第四传输门和第五传输门导通，当所述控制信号HS_EN为低时，所述第四传输门和第五传输门关闭。
8.根据权利要求1所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述第六传输门和第七传输门连接控制信号LVDS_EN，当所述控制信号LVDS_EN为高时，所述第六传输门和第七传输门导通，当所述控制信号LVDS_EN为低时，所述第六传输门和第七传输门关闭。
9.根据权利要求8所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述第六传输门和第七传输门的电阻值相同。
10.根据权利要求9所述的一种能够兼容输出的MIPI驱动电路，其特征在于，所述高频输入信号HS_DATA输入至所述MIPI驱动电路时，通过HS模块或者LVDS模块进行输出；当通过HS模块进行输出时，所述第四传输门和第五传输门作为阻抗匹配电阻；当通过LVDS模块进行输出，所述第六传输门和第七传输门作为阻抗匹配电阻。
CN202010322254.0A 2020-04-22 2020-04-22 一种能够兼容输出的mipi驱动电路 Active CN111431522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010322254.0A CN111431522B (zh) 2020-04-22 2020-04-22 一种能够兼容输出的mipi驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010322254.0A CN111431522B (zh) 2020-04-22 2020-04-22 一种能够兼容输出的mipi驱动电路

Publications (2)

Publication Number Publication Date
CN111431522A CN111431522A (zh) 2020-07-17
CN111431522B true CN111431522B (zh) 2023-05-12

Family

ID=71554307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010322254.0A Active CN111431522B (zh) 2020-04-22 2020-04-22 一种能够兼容输出的mipi驱动电路

Country Status (1)

Country Link
CN (1) CN111431522B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113726320B (zh) * 2021-08-20 2023-10-24 成都振芯科技股份有限公司 一种宽带低功耗高线性数模开关及控制系统与方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4412055C1 (de) * 1994-04-07 1995-05-18 Siemens Ag CMOS-Abschlußwiderstandsschaltung
WO1999048260A1 (en) * 1998-03-16 1999-09-23 Jazio, Inc. High speed signaling for interfacing vlsi cmos circuits
WO2011033708A1 (ja) * 2009-09-18 2011-03-24 パナソニック株式会社 ドライバ回路および映像システム
CN207082323U (zh) * 2017-08-10 2018-03-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN110971228A (zh) * 2019-12-04 2020-04-07 成都锐成芯微科技股份有限公司 一种高速时钟驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4412055C1 (de) * 1994-04-07 1995-05-18 Siemens Ag CMOS-Abschlußwiderstandsschaltung
WO1999048260A1 (en) * 1998-03-16 1999-09-23 Jazio, Inc. High speed signaling for interfacing vlsi cmos circuits
WO2011033708A1 (ja) * 2009-09-18 2011-03-24 パナソニック株式会社 ドライバ回路および映像システム
CN207082323U (zh) * 2017-08-10 2018-03-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN110971228A (zh) * 2019-12-04 2020-04-07 成都锐成芯微科技股份有限公司 一种高速时钟驱动电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
薛江 ; 陈红珍 ; 史峥 ; .SubLVDS驱动电路的设计.机电工程.2007,(11),全文. *
谭煌 ; 李盛峰 ; 李杰明 ; 闾晓晨 ; 郑学仁 ; .一种带预加重的开关电流源LVDS驱动器.现代显示.2008,(12),全文. *

Also Published As

Publication number Publication date
CN111431522A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
JP5792690B2 (ja) 差動出力回路および半導体集積回路
US20080116943A1 (en) True-differential DVI/HDMI line driver
CN102457455B (zh) 低压差分信号发送器
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN116208142B (zh) 差分信号驱动电路及选择差分信号驱动电路的方法
US11984941B2 (en) Rejection of end-of-packet dribble in high speed universal serial bus repeaters
CN112564689A (zh) 多协议io复用电路
US10135442B2 (en) Current-mode logic circuit
CN111431522B (zh) 一种能够兼容输出的mipi驱动电路
US20080061837A1 (en) Low Supply Voltage, Large Output Swing, Source-Terminated Output Driver for High Speed AC-coupled Double-Termination Serial Links
US9941885B2 (en) Low power general purpose input/output level shifting driver
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
WO2024021538A1 (zh) 高低电平转换电路
TWI429197B (zh) 多模態的傳送輸出電路
Zongxiong et al. LVDS driver design for high speed serial link in 0.13 um CMOS technology
CN212034096U (zh) 一种具有电压处理功能的无功耗模拟开关
KR100780881B1 (ko) 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로
CN104467799B (zh) 输入输出电路装置
JP2004241930A (ja) 出力回路
KR20060129129A (ko) 반도체 장치의 라인 구동 회로
CN215300609U (zh) 一种电平转换电路、主板及计算机设备
Marar et al. A power efficient 3-Gbits/s 1.8 V PMOS-based LVDS output driver
US9065441B2 (en) Voltage scale-down circuit
CN112751549B (zh) 一种高速lvds阻态控制电路及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant