TWI429197B - 多模態的傳送輸出電路 - Google Patents

Description

多模態的傳送輸出電路

本發明係有關一種多模態的傳送輸出電路，尤指一種可在不需要p通道金氧半電晶體電流開關的傳送模態中控制p通道金氧半電晶體導通以提供終端電阻的傳送輸出電路。

在晶片中，除了主控晶片、執行晶片功能的核心電路之外，還設置有輸出入電路，使核心電路得以經由輸出入電路而和晶片外的其他電路交換訊號、資料。輸出入電路中會設置傳送輸出電路，以將核心電路的訊號驅動傳送至晶片外的外部電路。

為了在一晶片與其外部電路之間正確地交換訊號/資料，晶片的輸出入電路與外部電路需要遵循相同的電子訊號規格與協定。換句話說，若同一晶片需在不同應用中與不同訊號規格的不同外部電路配合，晶片中就需對應設置不同訊號規格的數種輸出入電路。譬如說，在現代的顯示器介面規格中，HDMI(High Definition Multimedia Interface，高清晰度多媒體介面)與DisplayPort的介面規格屬於電流型邏輯(current mode logic)，LVDS(Low-Voltage Differential Signaling，低電壓差動訊號)則屬於另一類型的介面規格。若想要以同一種顯示器控制晶片應用於電流型邏輯與低電壓差動訊號型的不同介面，顯示器控制晶片中就要設置多種不同的傳送輸出電路來傳送影像訊號。這會增加顯示器控制晶片的成本、布局面積與功率消耗。

為了克服前述的缺點，本發明提出一種能在同一傳送輸出電路中以不同傳送模態適應不同介面規格的多模態傳送輸出電路，可將多種介面規格的傳送輸出電路整合為一。在一實施例中，本發明傳送輸出電路可為低電壓差動訊號介面提供一雙端差動輸出電路(包括一對互補運作的p通道金氧半電晶體與n通道金氧半電晶體)，亦可在支援電流型邏輯介面時致能導通前述p通道金氧半電晶體以提供介面規格所需的終端電阻；還可在又一種傳送模態下提供兩個獨立的單端輸出電路。此外，在本發明的各種實施例中，亦可適當地保護驅動電流的n通道金氧半電晶體、維持其運作正常，並可減少p通道金氧半電晶體因漏電導致的功率消耗。更進一步地，本發明傳送輸出電路可相容於各種不同的核心工作電壓/輸出入工作電壓組合；也就是說，對傳送輸出電路運作的輸出入工作電壓與核心電路(前驅動器)運作的核心工作電壓而言，輸出入工作電壓可以大於、等於或小於核心工作電壓。

本發明的目的是提供一種多模態的傳送輸出電路，其包括有一對驅動電路、一對通用電路、一對切換電路與兩個共耦電路。每一驅動電路具有一驅動輸入端與一驅動輸出端；每一通用電路則具有一控制端與一通用端，並對應於驅動電路的其中之一，於通用端耦接於對應驅動電路的驅動輸出端。兩共耦電路中的其中一個(第一共耦電路)耦接於各通用電路，另一個(第二共耦電路)則耦接於各驅動電路，用以提供電流(由驅動電路汲取電流)。

在一實施例中，各驅動電路中設有一n通道金氧半電晶體，其閘極耦接於驅動電路的驅動輸入端，其汲極耦接於驅動輸出端。各通用電路中設有一p通道金氧半電晶體，閘極耦接通用電路的控制端，汲極則耦接於通用端。

各切換電路分別對應於通用電路的其中之一，其具有一切換輸入端及一耦接端，並在耦接端耦接於對應通用電路的控制端。每一切換電路至少設有一第一開關與一第二開關。第一開關耦接於切換電路的切換輸入端與耦接端之間，第二開關則耦接於一預設電壓與耦接端之間。各驅動電路的輸入端與各切換電路的輸入端耦接於前驅動器。各切換電路中可設置一第三開關，耦接於一第二預設電壓與該耦接端之間；該第三開關在一省電模態時導通。

當傳送輸出電路運作於一第一傳送模態時(譬如說是支援低電壓差動訊號介面規格的模態)，第一共耦電路會提供一電流作為驅動電流。切換電路中的第一開關導通，第二與第三開關不導通，以將切換電路的輸入端導通至各通用電路的控制端，使兩切換電路分別接收互斥之一對訊號並傳送至兩通用電路端之控制端。各通用電路則作為電流開關(current switch)，以根據其控制端的訊號以決定是否向其通用端導通驅動電流。各驅動電路則根據其輸入端的訊號以決定是否在其輸出端導通驅動電流至第二共耦電路。其中，耦接於同一輸出端的通用電路與驅動電路會互補地導通，也就是說，當其中一個導通時，另一個就不導通。成對的通用電路中只有一個會導通，成對的電流驅動電路中也只有一個會導通，以此來支援低電壓差動訊號介面規格所規範的訊號傳送配置。

相對地，當傳送輸出電路運作於一第二傳送模態(譬如說是支援電流型邏輯介面規格的模態)，第一共耦電路將各通用電路導通至一工作電壓。切換電路中的第一與第三開關不導通，改由第二開關將各通用電路的控制端導通至一預設電壓，作為一控制訊號。在此控制訊號的控制下，兩通用電路均會被致能導通，於各通用電路的通用端提供一終端電阻。驅動電路仍然依據其輸入端的訊號以決定是否在其輸出端導通至第二共耦電路；成對的驅動電路中只有一個會導通。以此配置便可支援電流型邏輯介面規格所規範的訊號傳送配置。

傳送輸出電路亦可運作於一第三傳送模態，以實現廣用輸出(general purpose output)介面的輸出電路。在此傳送模態下，第一共耦電路在一第一工作電壓與通用電路間提供一第一電阻，第二共耦電路在一第二工作電壓與驅動電路間提供一第二電阻。在此傳送模態下，每一通用電路與其對應的驅動電路形成一個單端輸出電路，故一對通用電路與一對驅動電路共可提供兩個獨立的單端輸出電路。切換電路中的第一開關導通，第二與第三開關不導通，以將切換電路的輸入端導通至各通用電路的控制端，使各通用電路可實現拉昇(drive high/pull-up)驅動器；與各通用電路對應的各驅動電路則實現拉低(drive low/pull-down)驅動器。各通用電路根據其控制端的訊號決定是否將其通用端導通至第一工作電壓；各對應驅動電路則根據其輸入端的訊號以決定是否將其輸出端導通至第二工作電壓。

在本發明的一實施例中，各驅動電路可在原n通道金氧半電晶體之外增設一第二n通道金氧半電晶體與一回授電路。第二n通道金氧半電晶體具有一第一端(如閘極)、一第二端(源極)與一第三端(汲極)；第二端與第三端分別耦接於原n通道金氧半電晶體與驅動電路的輸出端。回授電路則耦接於第一端與第三端之間，以根據輸出端的電壓訊號大小對應地變化調整第一端的電壓。譬如說，在一實施例中，當輸出端的電壓過高時，回授電路向第一端提供一較低的電壓，此較低的電壓會經由第二n通道金氧半電晶體的閘極-源極電壓而降低原n通道金氧半電晶體的汲極電壓，保護原n通道金氧半電晶體不受輸出端過壓的影響，降低其承受過壓的壓力，維護其運作可靠度。相對地，在另一實施例中，當輸出端的電壓偏低時，回授電路向第一端提供一較高的電壓，此較高的電壓會經由第二n通道金氧半電晶體的閘極-源極電壓而適度提高原n通道金氧半電晶體的汲極電壓，避免原n通道金氧半電晶體因汲極電壓過低而錯誤地進入至三極體區(triode region)。

根據本發明的一實施例，在各通用電路中，除了原p通道金氧半電晶體之外，還可增設一電阻，耦接在原p通道金氧半電晶體的汲極與通用電路的通用端之間。在又一實施例中，通用電路中還可進一步增設一n通道金氧半電晶體，其汲極與源極分別耦接於原p通道金氧半電晶體的汲極與源極的其中之一，閘極則偏壓於一電壓，以和原p通道金氧半電晶體形成一個類似傳輸閘(transmission gate)的配置；此配置可在p通道金氧半電晶體的汲極與源極間降低總電阻值。以上兩實施例可在通用電路提供終端電阻時提昇終端電阻的線性程度。

本發明傳送輸出電路運作的輸出入工作電壓可以大於、等於或小於核心工作電壓。在輸出入工作電壓小於或等於核心工作電壓的應用中，驅動電路中的回授控制電路/第二n通道金氧半電晶體與通用電路中增設的n通道金氧半電晶體有助於本發明傳送輸出電路運作於較低的輸出入工作電壓。回授控制電路/第二n通道金氧半電晶體可避免驅動電路在低工作電壓的情形下運作於錯誤的操作區(如三極體區)。較低的輸出入工作電壓亦會降低通用電路中原p通道金氧半電晶體的導通程度，影響其所提供的終端電阻，而增設的n通道金氧半電晶體可適當地予以改善。

在其他的實施例中，通用電路中的p通道金氧半電晶體可以是一浮接n型井(floating n-well)的p通道金氧半電晶體，也就是其體極(bulk)浮接；配合此種電晶體，通用電路還可增設一控制電路，耦接於該p通道金氧半電晶體的閘極與汲極之間。譬如說，當傳送輸出電路的工作電壓終止時，控制電路可減少閘極與汲極間的電壓差，減少p通道金氧半電晶體的漏電流。

為了使　貴審查委員能更進一步瞭解本發明特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明，並非用來對本發明加以限制。

請參考第1圖；第1圖示意的是本發明傳送輸出電路一實施例10的電路方塊示意圖。傳送輸出電路10可以設於一晶片中，作為晶片輸出入電路的構築方塊之一；譬如說，當晶片的核心電路(未繪出)要輸出訊號至晶片之外的外部電路(譬如說是另一晶片或是電路板，未示於第1圖)時，便可經由前驅動器B2.2與B2.3將欲輸出的訊號傳輸至傳送輸出電路10，而傳送輸出電路10便會對應地向外部電路實際驅動訊號輸出。本發明傳送輸出電路10是一種多模態的傳送輸出電路，其包括有一對驅動電路FU3.1與FU3.2、一對通用電路FU2.1與FU2.2、一對切換電路FU4.1與FU4.2，以及兩個共耦電路FU1與FU5。

在傳送輸出電路10中，各切換電路FU4.1/FU4.2分別設有一輸入端(即切換輸入端)c1及一耦接端c2。各通用電路FU2.1/FU2.2分別設有一控制端a1、一通用端a2與一耦接端a3；各驅動電路FU3.1/FU3.2則分別設有一輸入端b1(即驅動輸入端)、一輸出端(即驅動輸出端)b2與一耦接端b3。切換電路FU4.1與FU4.2的輸入端c1耦接於前驅動器B2.2，分別接收輸入訊號I1M與I1P，並在其耦接端c2分別耦接於對應通用電路FU2.1與FU2.2的控制端a1。通用電路FU2.1與FU2.2的耦接端a3在節點N1共同耦接至共耦電路FU1。驅動電路FU3.1與FU3.2的輸入端b1則耦接至前驅動器B2.3，分別接收輸入訊號I2M與I2P。驅動電路FU3.1與FU3.2的耦接端b3則於節點N3耦接於共耦電路FU5。

通用電路FU2.1與FU2.2分別對應於驅動電路FU3.1與FU3.2：通用電路FU2.1的通用端a2在節點N2M耦接於驅動電路FU3.1的輸出端b2；通用電路FU2.2的通用端a2在節點N2P耦接於驅動電路FU3.2的輸出端b2；而節點N2P與N2M就可分別耦接至晶片的兩個輸出接墊(pad，未繪出)。換句話說，傳送輸出電路10即是根據前驅動器B2.2與B2.3的輸入訊號I1P、I1M與I2P、I2M而分別在節點N2P與N2M向外部電路驅動發送對應的(差動)輸出訊號OUTP與OUTM。前驅動器B2.2與B2.3可運作於工作電壓VDD1與GND之間；傳送輸出電路10則運作於工作電壓VDD2與GND之間。其中，工作電壓VDD1可視為一核心工作電壓，工作電壓VDD2則可視為一輸出入工作電壓。

延續第1圖的實施例，請參考第2至第6圖；第2圖示意的是共耦電路FU1在不同傳送模態下的等效共耦電路B3.1、B3.2與B3.3。第3圖示意的是本發明通用電路FU2.1/FU2.2的各種實施例B4.1至B4.6。第4圖示意的是本發明驅動電路FU3.1/FU3.2的各種實施例B5.1至B5.2。第5圖示意的是切換電路FU4.1/FU4.2的實施例B6.1。第6圖示意的則是共耦電路FU5在不同傳送模態下的等效共耦電路B7.1與B7.2。

在第2圖中，共耦電路FU1可等效為共耦電路B3.1、B3.2與B3.3。共耦電路B3.1為一電流源I0，向節點N1提供電流。共耦電路B3.3則在工作電壓VDD2與節點N1之間形成一電阻R0。

如第3圖所示，本發明通用電路FU2.1與FU2.2可採用通用電路B4.1至B4.6的其中一種來實現。在通用電路B4.1中設有一電晶體Mp，其可為一p通道金氧半電晶體，閘極耦接於控制端a1，汲極與源極則分別耦接於通用端a2與耦接端a3。

如第4圖所繪示之驅動電路B5.1至B5.2，本發明驅動電路FU3.1與FU3.2則可採用驅動電路B5.1至B5.2的其中一種來予以實現。驅動電路B5.2中設有一電晶體Mn3.3，其可為一n通道金氧半電晶體，閘極耦接於輸入端b1，汲極與源極則分別耦接於輸出端b2與耦接端b3。

第1圖中的切換電路FU4.1與FU4.2可採用第5圖中的切換電路B6.1來實現。切換電路B6.1至少設有兩開關S6.1與S6.2；開關S6.1耦接於輸入端c1與耦接端c2之間，開關S6.2則耦接於一預設電壓(如工作電壓GND)與耦接端c2之間。另外，切換電路B6.1中亦可選擇性地增設一開關S6.3，耦接於耦接端c2與另一預設電壓V1之間。

如第6圖所示，第1圖中的另一共耦電路FU5可等效為第6圖中的共耦電路B7.1與B7.2。共耦電路B7.1為一電流源I1，由節點N3汲取電流。共耦電路B7.2則是在節點N3與工作電壓GND形成一電阻R1。

請參考第7圖；第7圖是以第3圖的通用電路B4.1、第4圖驅動電路B5.2與第5圖的切換電路B6.1為例來說明本發明傳送輸出電路10的運作情形。當傳送輸出電路10運作於第一傳送模態時(譬如說是支援低電壓差動訊號介面規格的模態)，共耦電路FU1可等效為第2圖中的共耦電路B3.1，其係以電流源I0向節點N1提供一電流作為驅動電流；共耦電路FU5則為第6圖中的共耦電路B7.1，以電流源I1向節點N3汲取電流。在以切換電路B6.1實現的切換電路FU4.1與FU4.2中，開關S6.1導通，開關S6.2與S6.3則不導通，以將切換電路FU4.1/FU4.2的輸入端c1分別導通至通用電路FU2.1/FU2.2的控制端a1。此時，各通用電路FU2.1與FU2.2即可作為電流開關，以根據控制端a1的輸入訊號I1M與I1P決定是否向其通用端a2導通驅動電流。驅動電路FU3.1與FU3.2則分別根據其輸入端b1的輸入訊號I2M與I2P以決定是否在其輸出端b2導通驅動電流至共耦電路FU5。

在此模態下，輸入訊號I1P與I1M可以是互為差動(互斥)的一對訊號，輸入訊號I2M與I2P亦為一對差動互斥訊號。輸入訊號I1P與I2M可以是互為差動的，輸入訊號I1M與I2P亦可以是互為差動的。因此，耦接於同一輸出端的通用電路與驅動電路會互補地導通，也就是說，成對的通用電路FU2.1與FU2.2中只有一個會導通，成對的驅動電路FU3.1與FU3.2中也只有一個會導通，以此來支援低電壓差動訊號介面規格所規範的訊號傳送配置。譬如說，當輸入訊號I1M經由切換電路FU4.1導通通用電路FU2.1中的電晶體Mp，輸入訊號I1P則經由切換電路FU4.2而使通用電路FU2.2中的電晶體Mp不導通；輸入訊號I2M使驅動電路FU3.1中的電晶體Mn3.3不導通，輸入訊號I2P則使驅動電路FU3.2中的電晶體Mn3.3導通。因此，由共耦電路FU1(實現為共耦電路B3.1)提供的驅動電流會經由通用電路FU2.1的導通而從節點N2M輸出至外部電路(未繪出)，流經外部電路的阻抗，再回流至傳送輸出電路10的節點N2P，經由導通的驅動電路FU3.2而被共耦電路FU5所汲取/吸收。在此模態下，傳送輸出電路10實現一雙端差動輸出電路。

延續第7圖的例子，請參考第8圖；其所示意的是傳送輸出電路10運作於第二傳送模態的情形。第8圖依舊以第3圖的通用電路B4.1、第4圖驅動電路B5.2與第5圖的切換電路B6.1與為例來說明。當傳送輸出電路10運作於第二傳送模態(譬如說是支援電流型邏輯介面規格的模態)，共耦電路FU1的等效運作情形就如第2圖中的共耦電路B3.2所示，其可視為一開關S3.1，以將各通用電路FU2.1與FU2.2導通至工作電壓VDD2。切換電路FU4.1與FU4.2中的開關S6.1與S6.2不導通，改由開關S6.3將各通用電路的控制端a1導通預設電壓V1，以作為一控制訊號。在此控制訊號的控制下，通用電路FU2.1與FU2.2會被控制導通，在各通用電路FU2.1與FU2.2的通用端a2利用電晶體Mp的源極-汲極間導通電阻提供一等效的終端電阻。

在此模態下，輸入訊號I2M與I2P可以是一對差動互斥訊號。驅動電路FU3.1與FU3.2仍然依據其輸入端b1的輸入訊號I2M與I2P以決定是否在其輸出端b2導通至共耦電路FU5；成對的驅動電路FU3.1/FU3.2中只有一個會導通。以此配置便可支援電流型邏輯介面規格所規範的訊號傳送配置。譬如說，當輸入訊號I2P使驅動電路FU3.2中電晶體Mn3.3導通時，便可將節點N2P導通至接近於工作電壓GND，使輸出訊號OUTP為邏輯低。相對地，驅動電路FU3.1中的電晶體Mn3.3便不會導通；在通用電路FU2.1的運作下，節點N2M會接近於工作電壓VDD2，讓輸出訊號OUTM為邏輯高。也就是說，此模態下的兩個輸出訊號OUTP與OUTM係為差動訊號，此模態下的傳送輸出電路10構成一雙端差動輸出電路。

延續第7圖與第8圖中運用通用電路B4.1(第3圖)、驅動電路B5.2(第4圖)與切換電路B6.1(第5圖)的例子，請參考第9圖；第9圖示意的是本發明傳送輸出電路10運作於第三傳送模態的情形。當傳送輸出電路10運作於此模態(譬如說是一支援廣用輸出的模態)，共耦電路FU1與FU5分別提供電阻R0與R1，如第2圖的共耦電路B3.3與第6圖的共耦電路B7.2。切換電路FU4.1與FU4.2的運作則類似第7圖的例子，開關S6.1導通而開關S6.2與S6.3不導通，使通用電路FU2.1與FU2.2的控制端a1(電晶體Mp的閘極)可分別耦接輸入訊號I1P與I1M。在此模態下，輸入訊號I1M與I2M可以是同相的，輸入訊號I1P與I2P則是另一對同相的訊號，但訊號對I1M/I2M與I1P/I2P可以是獨立不相關的，使通用電路FU2.1與驅動電路FU3.1形成一單端輸出電路，通用電路FU2.2與FU3.2則形成另一獨立的單端輸出電路。也就是說，本發明此實施例的傳送模態下，藉由驅動電路和通用電路的驅動，兩個輸出訊號OUTM和OUTP可以不再是差動訊號，而是可獨立運作的兩個單端訊號；換言之，本發明此實施例之傳送輸出電路10可提供兩個獨立的單端輸出電路。在各單端輸出電路中，通用電路實現拉昇(drive high/pull-up)驅動器，對應的驅動電路則實現拉低(drive low/pull-down)驅動器。以通用電路FU2.1與驅動電路FU3.1形成的單端輸出電路為例，當輸入訊號I1M使通用電路FU2.1中的電晶體Mp導通時，驅動電路FU3.1中的電晶體Mn3.3不導通，節點N2M的輸出訊號OUTM由通用電路FU2.1拉高至接近工作電壓VDD2的邏輯高；相對地，當通用電路FU2.1中的電晶體Mp不導通時，驅動電路FU3.1中的電晶體Mn3.3會導通而將節點N2M拉低至接近工作電壓GND的邏輯低。

第3圖中的通用電路B4.2至B4.6示意了本發明通用電路FU2.1與FU2.2的其他五種實施例。通用電路B4.2沿用通用電路B4.1的電晶體Mp，另又增設一電阻R；電阻R的一端於節點Na1耦接電晶體Mp的汲極，另一端形成通用電路B4.2的通用端a2。當本發明傳送輸出電路10運作於第二傳送模態而使通用電路B4.2中的電晶體Mp導通時，電阻R可和電晶體Mp的源極-汲極間導通電阻串聯，一起提供終端電阻。電阻R的加入可改善終端電阻的線性程度(如電流與電壓相互關係的線性程度)。

在另一實施例中，通用電路B4.3沿用通用電路B4.2的電晶體Mp與電阻R，並進一步增設一電晶體Mn。電晶體Mn可以是n通道金氧半電晶體，其汲極與源極分別耦接於電晶體Mp的汲極與源極的其中之一，閘極則偏壓於一電壓V3(譬如說是工作電壓VDD2)。當傳送輸出電路10運作於第二傳送模態時，電壓V3會使電晶體Mn導通，以和電晶體Mp形成一個類似傳輸閘(transmission gate)的配置；在此配置下，電晶體Mp的源極-汲極間導通電阻會和電晶體Mn的源極-汲極間導通電阻並聯於節點Na1與Na2之間，再和電阻R串聯，以整合提供終端電阻。電晶體Mn提供的並聯電阻可減少節點Na1與Na2間的等效電阻，使電阻R對終端電阻線性程度的改善更為顯著。

在通用電路FU2.1/2.2其他的實施例中，通用電路B4.4、B4.5與B4.6分別衍生自通用電路B4.1、B4.2與B4.3，運作原理也相似。不過，在通用電路B4.4至B4.6中，電晶體Mp是一浮接n型井(floating n-well)的p通道金氧半電晶體，也就是其體極(bulk)浮接；配合此種電晶體，通用電路B4.4至B4.6中還可增設一控制電路CTR，耦接於電晶體Mp的閘極與汲極之間，以根據電晶體Mp的汲極電壓調整其閘極電壓。譬如說，當傳送輸出電路10的工作電壓VDD2終止時，控制電路CTR可減少閘極與汲極間的電壓差，減少電晶體Mp導通的漏電流，像是經由通用端a2而向輸出端b2(第1圖)汲取的漏電流。在某些介面規格中，會針對傳送輸出電路停止工作電壓的情形規範/限制傳送輸出電路向外部電路所汲取的電流；而上述的浮動n型井配置即有助於使本發明傳送輸出電路10適應各種介面規格的規範。

第4圖中的驅動電路B5.1示意了本發明驅動電路FU3.1/3.2的另一實施例。在驅動電路B5.1中，電晶體Mn3.2的功能與運作類似於驅動電路B5.2中的電晶體Mn3.3；電晶體Mn3.2亦可為一n通道金氧半電晶體，其閘極耦接至輸入端b1，以根據輸入端b1的訊號決定是否在其汲極與源極之間導通。另外，驅動電路B5.1還增設一第二電晶體Mn3.1與一回授電路FC。電晶體Mn3.1可以是一n通道金氧半電晶體；其源極與汲極分別在節點Nb1與Nb2耦接於電晶體Mn3.2的汲極與驅動電路B5.1的輸出端b2。回授電路FC則耦接於節點Nb2與Nb3之間，以根據輸出端b2(節點Nb2)的電壓訊號大小對應地變化調整電晶體Mn3.1的閘極電壓。譬如說，在一實施例中，當輸出端b2的電壓過高時，回授電路FC向節點Nb3提供一較低的電壓，此較低的電壓會經由電晶體Mn3.1的閘極-源極電壓而降低電晶體Mn3.2的汲極電壓，保護電晶體Mn3.2不受輸出端b2的過壓影響，降低其承受過壓的壓力，提昇其運作可靠度。換句話說，電晶體Mn3.1可當作電晶體Mn3.2的過壓保護器。也因此，電晶體Mn3.2可採用薄氧化層的電晶體來實現，以減少布局面積，亦可降低前驅動器B2.3的功率消耗。第4圖中的電晶體Mn3.1與Mn3.3則可以是厚氧化層的電晶體。

相對地，在另一情況下，當輸出端b2的電壓偏低時，回授電路FC向節點Nb3提供一較高的電壓，此較高的電壓會經由電晶體Mn3.1的閘極-源極電壓而適度提高節點Nb1的電壓，避免電晶體Mn3.2因汲極電壓過低而錯誤地進入至三極體區。也就是說，經由回授電路FC的運作，電晶體Mn3.1又可增加電晶體Mn3.2的導通程度與驅動能力。

如第1圖中所示之本發明傳送輸出電路10所運作的輸出入工作電壓VDD2可以大於、等於或小於核心工作電壓VDD1。在工作電壓VDD2等於或小於工作電壓VDD1應用中，第4圖之驅動電路B5.1中的回授控制電路FC/電晶體Mn3.1與第3圖通用電路B4.3/4.6中的電晶體Mn有助於使本發明傳送輸出電路10得以運作於較低的輸出入工作電壓VDD2。回授控制電路FC/電晶體Mn3.1可避免驅動電路B5.1在低工作電壓的情形下運作於錯誤的操作區(如三極體區)。較低的輸出入工作電壓VDD2亦會在通用電路FU2.1/2.2中降低電晶體Mp的導通程度，影響其所提供的終端電阻，而通用電路B4.3/4.6中增設的電晶體Mn可適當地加以改善。

針對工作電壓VDD1/VDD2間大於、小於或等於的不同組合，第5圖切換電路B6.1中的開關S6.3可協助本發明傳送輸出電路10正確地進入省電模態。在省電模態中，傳送輸出電路10的各通用電路FU2.1/2.2與各驅動電路FU3.1/3.2應該被完全關閉而不導通。第1圖之前驅動器B2.3可向驅動電路FU3.1/3.2的輸入端b1傳輸工作電壓GND以關閉驅動電路FU3.1/3.2。在工作電壓VDD1小於工作電壓VDD2的應用中，由於前驅動器B2.2運作於較低的工作電壓VDD1，若由前驅動器B2.2直接向通用電路FU2.1/2.2的控制端a1提供工作電壓VDD1，將無法完全關閉運作於較高工作電壓的通用電路FU2.1/2.2。故在工作電壓VDD1小於工作電壓VDD2的應用中，本發明可用切換電路B6.1中的開關S6.3來將通用電路FU2.1/2.2的控制端a1導通至一較高(大於工作電壓VDD1)的預設電壓V1(開關S6.1與S6.2則不導通)，以完全關閉通用電路FU2.1/2.2；譬如說，電壓V1可以等於電壓VDD2。另一方面，在工作電壓VDD1大於或等於工作電壓VDD2的應用中，切換電路B61就可導通開關S6.1(開關S6.2與S6.3不導通)，由前驅動器B2.2向控制端a1提供足以關閉通用電路FU2.1/FU2.2的電壓。

總結來說，相較於習知技術，本發明傳送輸出電路10的通用電路FU2.1/2.2在不同傳送模態下均會致能導通而發揮功能；本發明傳送輸出電路10亦可廣泛適用於工作電壓VDD1大於、等於或小於工作電壓VDD2的不同應用。如第4圖中本發明一實施例之驅動電路B5.1中的回授電路FC可根據輸出端a2的訊號電壓動態控制電晶體MN3.1，進而輔助電晶體MN3.2的運作。如第3圖中本發明一實施例之通用電路B4.4至B4.6中則採用浮動n型井與控制電路CTR的組合，以更佳地適應各種介面規格的需求。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

本案圖式中所包含之各元件列示如下：

10．．．傳送輸出電路

B2.2-B2.3．．．前驅動器

I1P-I2P、I1M-I2M．．．輸入訊號

OUTP、OUTM．．．輸出訊號

FU2.1-FU2.2、B4.1-B4.6．．．通用電路

FU3.1-FU3.2、B5.1-B5.2．．．驅動電路

FU4.1-FU4.2、B6.1．．．切換電路

FU1、FU5、B3.1-B3.3、B7.1-B7.2．．．共耦電路

b1、c1．．．輸入端

b2．．．輸出端

a1．．．控制端

a2．．．通用端

a3、b3、c2．．．耦接端

S3.1、S6.1-S6.3．．．開關

Mn3.1-3.3、Mn、Mp．．．電晶體

N1、N2P-N2M、N3、Na1-Na2、Nb1-Nb3．．．節點

VDD1、VDD2、GND．．．工作電壓

V1、V3．．．電壓

R、R0、R1．．．電阻

CTR．．．控制電路

FC．．．回授電路

I0、I1．．．電流源

本案得藉由下列圖式及說明，俾得一更深入之了解：

第1圖示意的是本發明傳送輸出電路的一種實施例。

第2圖示意的是第1圖中共耦電路在不同傳送模態下的等效實施例。

第3圖示意的是第1圖中通用電路的不同實施例。

第4圖示意的是第1圖中驅動電路的不同實施例。

第5圖示意的是第1圖中切換電路的實施例。

第6圖示意的是第1圖中另一共耦電路的不同實施例。

第7至第9圖為第1圖傳送輸出電路實現不同傳送模態的示意圖。

10．．．傳送輸出電路

B2.2-B2.3．．．前驅動器

I1P-I2P、I1M-I2M．．．輸入訊號

OUTP、OUTM．．．輸出訊號

FU2.1-FU2.2．．．通用電路

FU3.1-FU3.2．．．驅動電路

FU4.1-FU4.2．．．切換電路

FU1、FU5．．．共耦電路

a1．．．控制端

a2．．．通用端

b1、c1．．．輸入端

b2．．．輸出端

a3、b3、c2．．．耦接端

N1、N2P-N2M、N3．．．節點

VDD1、VDD2、GND．．．工作電壓

Claims (15)

1. 一種傳送輸出電路，包含有：一對驅動電路；以及一對通用電路，耦接於該對驅動電路，每一該通用電路包含有一電晶體；其中，當該傳送輸出電路運作於一第一傳送模態時，每一該通用電路根據一輸入訊號以決定是否導通；當該傳送輸出電路運作於一第二傳送模態時，該對通用電路中的該兩電晶體均會導通，以分別根據一控制訊號形成一終端電阻。
2. 如申請專利範圍第1項的傳送輸出電路，其中：每一該驅動電路具有一驅動輸入端與一驅動輸出端；每一該通用電路具有一控制端與一通用端，每一該通用端耦接於每一該驅動輸出端；當該傳送輸出電路運作於該第一傳送模態，該控制端與該通用端導通而產生該驅動電流，當該傳送輸出電路運作於該第二傳送模態，該控制端與該通用端間產生該終端電阻。
3. 如申請專利範圍第2項的傳送輸出電路，更包含有：一切換電路，耦接於該些通用電路的其中之一；其中，當該傳送輸出電路運作於該第一傳送模態時，該切換電路成為一通路；當該傳送輸出電路運作於該第二傳送模態時，該切換電路將一預設電壓導通以提供該控制訊號。
4. 如申請專利範圍第3項的傳送輸出電路，其中，該切換 電路包含一切換輸入端以及一耦接端，該耦接端係耦接至該對通用電路其一之該控制端，該切換電路更包含：一第一開關，耦接於該切換輸入端與該耦接端之間；該第一開關係在該第一傳送模態時導通；以及一第二開關，耦接於該預設電壓與該耦接端之間；該第二開關係在該第二傳送模態時導通。
5. 如申請專利範圍第4項的傳送輸出電路，其中，該切換電路更包含：一第三開關，耦接於一第二預設電壓與該耦接端之間；該第三開關在一省電模態時導通。
6. 如申請專利範圍第4項的傳送輸出電路，更包含一對切換電路連接至該對通用電路之該等控制端，其中於該第一傳送模態時，該對切換電路分別接收互斥之一對訊號並傳送至該等通用電路端之該等控制端。
7. 如申請專利範圍第2項的傳送輸出電路，其中，每一該驅動電路包含有一n通道金氧半電晶體，其閘極耦接於該驅動輸入端，而其汲極耦接於該驅動輸出端。
8. 如申請專利範圍第7項的傳送輸出電路，其中，每一該驅動電路更包含：一第二電晶體，具有一第一端、一第二端與一第三端；該第二端與該第三端分別耦接於該n通道金氧半電晶體與該驅動輸出端；以及一回授電路，耦接於該第一端與該第三端之間，以根據該第三端的訊號大小對應地變化調整該第一端的電壓。
9. 如申請專利範圍第2項的傳送輸出電路，其中，每一該 通用電路中的該電晶體係一p通道金氧半電晶體，其閘極耦接於該控制端，而其汲極耦接於該通用端。
10. 如申請專利範圍第9項的傳送輸出電路，其中，每一該通用電路更包含一電阻，耦接於該p通道金氧半電晶體的汲極與該通用端之間，並旁路於該p通道金氧半電晶體的源極。
11. 如申請專利範圍第10項的傳送輸出電路，其中，每一該通用電路更包含一n通道金氧半電晶體，其汲極與源極分別耦接於該p通道金氧半電晶體的汲極與源極的其中之一。
12. 如申請專利範圍第9項的傳送輸出電路，其中，該p通道金氧半電晶體為一浮接n型井(floating n-well)的p通道金氧半電晶體，而每一該通用電路更包含：一控制電路，耦接於該p通道金氧半電晶體的閘極與汲極之間。
13. 如申請專利範圍第1項的傳送輸出電路，更包含有：一共耦電路，耦接於該些通用電路；其中，當該傳送輸出電路運作於該第一傳送模態時，該共耦電路向該些通用電路提供一電流；當該傳送輸出電路運作於一第二傳送模態時，該共耦電路係將該些通用電路導通至一工作電壓。
14. 如申請專利範圍第1項的傳送輸出電路，更包含有：一共耦電路，耦接於該些驅動電路，選擇性地向該些驅動電路提供一電流。
15. 如申請專利範圍第1項的傳送輸出電路，其中該傳送 輸出電路運作於一第三傳送模態時，該等通用電路分別根據複數個輸入訊號以決定是否導通，該等輸入訊號互相獨立。