TWI700889B - 用以支援多種介面標準的放大器之負載電路及驅動電路 - Google Patents

用以支援多種介面標準的放大器之負載電路及驅動電路 Download PDF

Info

Publication number
TWI700889B
TWI700889B TW108121305A TW108121305A TWI700889B TW I700889 B TWI700889 B TW I700889B TW 108121305 A TW108121305 A TW 108121305A TW 108121305 A TW108121305 A TW 108121305A TW I700889 B TWI700889 B TW I700889B
Authority
TW
Taiwan
Prior art keywords
switch
terminal
signal
output terminal
coupled
Prior art date
Application number
TW108121305A
Other languages
English (en)
Other versions
TW202030976A (zh
Inventor
章晉祥
Original Assignee
円星科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 円星科技股份有限公司 filed Critical 円星科技股份有限公司
Application granted granted Critical
Publication of TWI700889B publication Critical patent/TWI700889B/zh
Publication of TW202030976A publication Critical patent/TW202030976A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/038—Multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/04—Systems for the transmission of one television signal, i.e. both picture and sound, by a single carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

負載電路包括第一電阻元件、第一電晶體及三態控制電路。該第一電晶體具有第一控制端子、第一連接端子及第二連接端子。該第一連接端子經由該第一電阻元件耦接於第一放大輸出端子與連接節點的其中之一。該第二連接端子耦接於該第一放大輸出端子與該連接節點其中之另一。該三態控制電路具有耦接於該第一控制端子的信號輸出端。當該信號輸出端處於低阻態時，該第一控制端子用以接收從該信號輸出端輸出的第一控制信號。當該信號輸出端處於高阻態時，該第一控制端子用以接收不同於該第一控制信號的第二控制信號。

Description

用以支援多種介面標準的放大器之負載電路及驅動電路
本揭示內容係關於支援多種介面標準的電路，尤指一種可支援多種介面標準的放大器之負載電路及驅動電路。
高速介面（high-speed interface）的發展可用來處理在電子元件之間或之中傳輸的大量資料。舉例來說，由於高解析度影像涉及大量的資料，故可採用高速介面來連接影像感測器與高解析度顯示器。此外，具有低功耗的高速介面已廣泛應用於可攜式電子裝置中，以延長電池壽命。具有低功耗的高速介面的一個例子是subLVDS，其為低電壓差動信號（low-voltage differential signaling，LVDS）標準的一個分支。subLVDS可用於遠距離的影像資料傳輸。具有低功耗的高速介面的另一個例子是MIPI D-PHY，其係由行動產業處理器介面（Mobile Industry Processor Interface，MIPI）標準所定義。MIPI D-PHY界定了相對較低的共模電壓（common mode voltage）。
本揭示的實施例提供了可支援多種介面標準的接收器之中的放大器的負載電路、以及可支援多種介面標準的傳輸器之中的驅動電路。
本揭示的某些實施例可包括一種放大器的負載電路。該負載電路包括一第一電阻元件、一第一電晶體以及一三態控制電路。該第一電晶體具有一第一控制端子、一第一連接端子以及一第二連接端子。該第一連接端子經由該第一電阻元件耦接於該放大器的一第一放大輸出端子與一第一連接節點的其中之一。該第二連接端子耦接於該第一放大輸出端子與該第一連接節點其中之另一。該三態控制電路具有耦接於該第一控制端子的一信號輸出端。該三態控制電路用以將該信號輸出端設定為一低阻態與一高阻態的其中之一。當該信號輸出端處於該低阻態時，該第一控制端子用以接收從該信號輸出端輸出的一第一控制信號；當該信號輸出端處於該高阻態時，該第一控制端子用以接收與該第一控制信號不同的一第二控制信號。
本揭示的某些實施例可包括一種放大器的負載電路。該負載電路包括一第一電晶體、一第二電晶體、一第一電阻元件、一第二電阻元件以及一三態控制電路。該第一電晶體具有一第一控制端子、一第一連接端子以及一第二連接端子。該第二連接端子耦接至一參考電壓。該第二電晶體具有一第二控制端子、一第三連接端子及一第四連接端子。該第四連接端子耦接於該參考電壓。該第一電阻元件耦接於該放大器的一第一放大輸出端子與該第一連接端子之間。該第二電阻元件耦接於該放大器的一第二放大輸出端子與該第三連接端子之間。該三態控制電路具有一信號輸出端，該信號輸出端耦接於該第一控制端子與第二控制端子中的每一者。該三態控制電路用以將該信號輸出端設定為一低阻態與一高阻態的其中之一。
本揭示的某些實施例可包括一種用於接收一資料輸入以產生一資料輸出的驅動電路。該驅動電路包括一第一輸出端子、一第一開關、一第二開關、一第三開關以及一電源。該第一輸出端子用以輸出該資料輸出。該第一開關根據該資料輸入以選擇性地耦接於該第一輸出端子與一電源供應節點之間。該第二開關根據該資料輸入以選擇性地耦接於該第一輸出端子與一第一參考節點之間。該第三開關選擇性地耦接於該第一參考節點與一參考電壓之間。該電源用以選擇性地將一供應電壓信號與一供應電流信號的其中之一提供給該電源供應節點。當該電源用以提供該供應電壓信號時，該第三開關會開啟；當該電源用以提供該供應電流信號時，該第三開關會關閉。
本揭示的某些實施例可包括一種用以接收一資料輸入以產生一資料輸出的驅動電路。該驅動電路包括一對差動輸出端子、一電源、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關以及一第六開關。該對差動輸出端子用以輸出該資料輸出。該對差動輸出端子具有一第一輸出端子以及一第二輸出端子。該電源用以根據一電源切換信號以選擇性地將一供應電壓信號與一供應電流信號的其中之一提供給一電源供應節點。該第一開關根據該資料輸入以選擇性地耦接於該第一輸出端子與該電源供應節點之間。該第二開關根據該資料輸入以選擇性地耦接於該第一輸出端子與一第一參考節點之間。該第三開關根據該電源切換信號以選擇性地耦接於該第一參考節點與一參考電壓之間。該第四開關根據該資料輸入以選擇性地耦接於該第二輸出端子與該電源供應節點之間。該第五開關根據該資料輸入以選擇性地耦接於該第二輸出端子與一第二參考節點之間。該第六開關選擇性地耦接於該第二參考節點與該參考電壓之間。
藉由可支援多種介面標準的資料傳輸/接收方案，信號處理裝置（譬如影像信號處理器晶片）在接收器端與傳輸器端均可滿足不同的共模電壓規格。此外，相較於採用不同介面標準各自專屬的電路的信號處理裝置，使用本揭示所提供的資料傳輸/接收方案的信號處理裝置可具有相對較小的電路面積，進而可降低製造成本。
以下揭示內容提供了多種實施方式或例示，其能用以實現本揭示內容的不同特徵。下文所述之參數值、元件與配置的具體例子係用以簡化本揭示內容。當可想見，這些敘述僅為例示，其本意並非用於限制本揭示內容。舉例來說，下文所述的參數值會隨著給定的技術節點（technology node）而不同，例如先進CMOS技術節點、先進FinFET技術節點或其他半導體技術節點。作為另一示例，給定技術節點的參數值也可隨著特定的應用或操作情境而變化。另外，本揭示內容可能會在多個實施例中重複使用元件符號和/或標號。此種重複使用乃是基於簡潔與清楚的目的，且其本身不代表所討論的不同實施例和/或組態之間的關係。
此外，當可理解，若將一部件描述為與另一部件「連接（connected to）」或「耦接（coupled to）」，則兩者可直接連接或耦接，或兩者間可能出現其他中間（intervening）部件。
由於不同的高速介面具有不同的介面標準/規格，可在同一個傳輸器/接收器中針對不同介面標準設置各別的專屬電路，以支援不同介面標準。舉例來說，接收器可採用分別專屬於subLVDS及MIPI-DHY的兩個電路，以便滿足各自的共模電壓規格，但這樣會增加電路面積及提高成本。
本揭示提供了多個例示性的負載電路，其可用於放大器中，每一負載電路可作為支援多種介面標準的接收器前端電路（receiver front-end circuit）的一部分。舉例來說，上述多種介面標準可包括以下至少一種：subLVDS標準、MIPI D-PHY標準、高解析度多媒體介面（High Definition Multimedia Interface，HDMI）標準、顯示連接埠（DisplayPort，DP）介面標準以及其他高速介面標準。在某些實施例中，藉由三態控制電路（tristate control circuit），例示性的負載電路可因應不同的介面標準來調整電晶體開關的電壓降，因而滿足不同的共模電壓規格。
本揭示還提供了多個例示性的驅動電路，每一驅動電路可作為支援多種介面標準的傳輸器前端電路的一部分。舉例來說，上述多種介面標準可包括以下至少一種：subLVDS標準、MIPI D-PHY標準以及其他高速介面標準。在某些實施例中，利用可作為電壓源與電流源的電源，例示性的驅動電路可根據不同的操作情境來作為電壓模式驅動器或電流模式驅動器，從而調整輸出端子的電壓信號位準，以滿足不同的共模電壓規格。
圖1是根據本揭示某些實施例的一例示性電子系統100的功能方塊示意圖。電子系統100可由多種不同類型的信號傳輸系統來實施，譬如影像信號傳輸系統、音訊信號傳輸系統、多媒體信號傳輸系統、電子信號傳輸系統或光學信號傳輸系統。電子系統100可包括（但不限於）一傳輸裝置110、一信號處理裝置120及一接收裝置130。舉例來說（但本揭示不限於此），電子系統100可用來傳輸影像資料。傳輸裝置110可由影像資料來源端（image data source）來實施，例如由影像擷取裝置或影像感測器來實施。信號處理裝置120可由影像信號處理器（image signal processor，ISP）來實施，或由晶片中的特定應用積體電路（application-specific integrated circuit，ASIC）來實施。接收裝置130可由影像資料接收端（image data sink）來實施，例如由顯示裝置來實施。
在此實施例中，信號處理裝置120可利用一接收器電路（標記為RX） 122與一傳輸器電路（標記為TX） 124，分別和傳輸裝置110與接收裝置130進行通訊。值得注意的是，接收器電路122可因應不同的介面標準而操作在不同的操作模式。如此一來，信號處理裝置120可依據不同的介面標準與傳輸裝置110進行通訊。舉例來說，當傳輸裝置110之一傳輸器電路（標記為TX）112用來傳送與一介面標準相容的一資料信號DS1時，信號處理裝置120的接收器電路122可操作在一操作模式，以接收與該介面標準相容的資料信號DS1。當傳輸器電路112用來傳送與另一介面標準（不同於該介面標準）相容的一資料信號DS2時，接收器電路122可操作在另一操作模式以接收與該另一相同介面標準相容的資料信號DS2。相較於採用各自專屬的接收器電路以分別接收與不同介面標準相容的資料信號的信號處理裝置，由於分別與不同介面標準相容的資料信號均可被共用的接收器電路122成功地接收，因此，信號處理裝置120可具有較小的電路面積。
此外，或替代性地，藉由可因應不同的介面標準而操作在不同的操作模式的傳輸器電路124，信號處理裝置120可基於不同的介面標準與接收裝置130進行通訊。舉例來說，當接收裝置130之一接收器電路 （標記為RX）132用來接收與一介面標準相容的一資料信號DS1’時，信號處理裝置120的傳輸器電路124可操作在一操作模式，以傳送與該介面標準相容的資料信號DS1’。當接收器電路132用來接收與另一介面標準（不同於該介面標準）相容的一資料信號DS2’時，傳輸器電路124可操作在另一操作模式以傳送與該另一相同介面標準相容的資料信號DS2’。相較於採用各自專屬的傳輸器電路子以分別傳送與不同介面標準相容的資料信號的信號處理裝置，由於分別與不同介面標準相容的資料信號均可被共用的傳輸器電路124成功地傳送，因此，信號處理裝置120可具有較小的電路面積。
請注意，於某些實施例中，傳輸裝置110的傳輸器電路112可因應不同的介面標準操作在不同的操作模式。因此，藉由傳輸器電路112，而不是多個專屬的傳輸器電路，傳輸裝置110即可基於不同的介面標準與信號處理裝置120進行通訊。舉例來說，當信號處理裝置120的接收器電路122用來接收與一介面標準相容的資料信號DS1時，傳輸裝置110的傳輸器電路112可操作在一操作模式，以傳送與該介面標準相容的資料信號DS1。當接收器電路122用來接收與另一介面標準（不同於該介面標準）相容的資料信號DS2時，傳輸器電路112可操作在另一操作模式，以傳送與該另一介面標準相容的資料信號DS2。
相似地，於某些實施例中，接收裝置130的接收器電路132可因應不同的介面標準操作在不同的操作模式。因此，藉由接收器電路132，而不是多個專屬的接收器電路，接收裝置130即可基於不同的介面標準與信號處理裝置120進行通訊。舉例來說，當信號處理裝置120的傳輸器電路124用來傳送與一介面標準相容的資料信號DS1’時，接收裝置130的接收器電路132可操作在一操作模式下，以接收與該介面標準相容的資料信號DS1’。當傳輸器電路124用來傳送與另一介面標準（不同於該介面標準）相容的資料信號DS2’時，接收器電路132可操作在另一操作模式，以接收與該另一相同介面標準相容的資料信號DS2’。
為了方便說明，下文參照圖1所示的信號處理裝置120來描述本揭示所提供的可支援多種介面標準的信號接收/傳輸方案。然而，這並非用來作為本揭示的限制。所屬技術領域中具有通常知識者當可理解，本揭示所提供的信號接收/傳輸方案可應用於以下至少一者：圖1所示的傳輸裝置110、圖1所示的接收裝置130以及具有傳輸器/接收器電路的其他裝置。
首先，參照圖2，其繪示了根據本揭示某些實施例的圖1所示的接收器電路122的至少一部份的一實施方式的示意圖。放大器222可以是（但不限於）圖1所示之接收器電路122的前端電路的一實施例。在此實施例中，可將放大器222可實施為一差動放大器，其包括一對放大輸入端子TI R1及TI R2、一對放大輸出端子TO R1及TO R2、一放大電路242以及一負載電路244。多個放大輸入端子TI R1及TI R2用以接收一對差動輸入信號SI R1及SI R2，其可為圖1所示之資料信號DS1/DS2的實施例。多個放大輸出端子TO R1及TO R2用以輸出一對差動輸出信號SO R1及SO R2。放大電路242耦接於多個放大輸入端子TI R1與TI R2以及多個放大輸出端子TO R1與TO R2，並可由一差動對（differential pair）來實施。所述差動對用以因應多個差動輸入信號SI R1及SI R2來提供一對差動電流信號I R1及I R2。
負載電路244耦接於多個放大輸出端子TO R1及TO R2，用以因應多個電流信號I R1及I R2而產生多個輸出信號SO R1及SO R2。負載電路244包括（但不限於）多個電晶體M R1及M R2、多個電阻元件R R1及R R2，以及一個三態控制電路250。電晶體M R1具有一控制端子TC R1、一連接端子TN R11以及一連接端子TN R12。電晶體M R2具有一控制端子TC R2、一連接端子TN R21及一連接端子TN R22。電晶體M R1/M R2的一個連接端子經由相對應之一阻抗元件耦接於一放大輸出端子與一連接節點的其中之一，而電晶體M R1/M R2的另一個連接端子耦接於該放大輸出端子與該連接節點其中之另一。在此實施例中，電晶體M R1的連接端子TN R11經由電阻元件R R1耦接於放大輸出端子TO R1，電晶體M R1的連接端子TN R12耦接至一連接節點N R1。此外，電晶體M R2的連接端子TN R21經由電阻元件R R2耦接於放大輸出端子TO R2，電晶體M R2的連接端子TN R22耦接至一連接節點N R2。連接節點N R1與連接節點N R2均可耦接至接地電壓。然而，本技術領域中具有通常知識者當可理解，連接節點N R1/N R2可耦接於其他參考電壓或其他電路元件，而不至於悖離本揭示的範圍。
電阻元件R R1耦接於放大輸出端子TO R1與連接端子TN R11之間。電阻元件R R2耦接於放大輸出端子TO R2與連接端子TN R21之間。三態控制電路250具有一三態使能端子（tristate enable terminal）TE S、一信號輸入端子TI S及一信號輸出端子TO S，其中信號輸出端子TO S耦接於多個控制端子TC R1與TC R2的每一者。三態控制電路250用以根據輸入至三態使能端子TE S的一三態使能信號SE，將信號輸出端子TO S設定為一低阻態與一高阻態的其中之一。舉例來說（但本揭示不限於此），當信號輸出端子TO S處於該低阻態時，控制端子TC R1/TC R2用以接收從信號輸出端子TC R1輸出的一控制信號SC1。位於放大輸出端子TO R1/TO R2的一電壓信號可由三態控制電路250所輸出的控制信號SC1來決定。當信號輸出端子TO S處於該高阻態時，控制端子TC R1/TC R2用以接收不同於控制信號SC1的一控制信號SC2。位於放大輸出端子TO R1/TO R2的該電壓信號可由輸入至控制端子TC R1/TC R2的控制信號SC2來決定。
在此實施例中，可將三態控制電路250實施為三態反相器（tristate inverter）。當信號輸出端子TO S被設定為該低阻態時，三態控制電路250可用來反相一控制信號SC1’以產生控制信號SC1。然而，這並非用來限制本揭示。採用其他類型的三態控制電路，諸如三態緩衝器（tristate buffer），以選擇性地提供控制信號SC1至控制端子TC R1/TC R2也是可行的。
於操作中，多個輸入信號SI R1及SI R2可依據一第一介面標準傳輸到放大器222，其中該第一介面標準界定了多個輸入信號SI R1及SI R2的一第一共模輸入電壓範圍。為了成功地接收與該第一介面標準相容的多個輸入信號SI R1及SI R2，放大器222可操作在一第一操作模式，以確保多個輸出信號SO R1及SO R2可具有適當的共模輸出電壓。舉例來說，在該第一操作模式中，三態控制電路250可根據三態使能信號SE將信號輸出端子TO S設定為該低阻態。此外，三態控制電路250可輸出控制信號SC1以開啟（turn on）多個電晶體M R1及M R2，因而在多個連接端子TN R11與TN R12兩者之間以及多個連接端子TN R21與TN R22兩者之間產生一電壓降VD1。在多個連接節點N R1及N R2均耦接於接地電壓的某些情形中，多個輸出信號SO R1及SO R2可具有共模輸出電壓VC O1，其可由以下方程式來表示，其中I代表電流信號I R1/I R2的共模電流，R代表電阻元件R R1/R R2的電阻值。 VC O1= I×R+VD1
當多個輸入信號SI R1及SI R2依據一第二介面標準傳輸到放大器222時，其中該第二介面標準界定了多個輸入信號SI R1及SI R2的一第二共模輸入電壓範圍，放大器222可操作在一第二操作模式，以確保多個輸出信號SO R1及SO R2可具有與該第二共模輸入電壓範圍匹配之適當的共模輸出電壓。舉例來說，在該第二操作模式中，三態控制電路250可根據三態使能信號SE將信號輸出端子TO S設定為該高阻態。當信號輸出端子TO S進入該高阻態時，多個電晶體M R1及M R2是受到控制信號SC2的控制，而不是受到控制信號SC1的控制，進而在多個連接端子TN R11與TN R12兩者之間以及多個連接端子TN R21與TN R22兩者之間產生一電壓降VD2。在多個連接節點N R1及N R2均耦接於接地電壓的某些情形中，多個輸出信號SO R1/SO R2可具有共模輸出電壓VC O2，其可由以下方程式來表示。 VC O2= I×R+VD2
由於電晶體的兩個連接端子（譬如汲極端與源極端）之間的電壓降是因應於控制端子的信號位準而改變，該第一操作模式中的電壓降VD1和該第二操作模式中的電壓降VD2會因為輸入至控制端子TC R1/TC R2的控制信號SC1與控制信號SC2各自具有不同的信號位準的緣故而有所不同。因此，負載電路244可使用三態控制電路250來動態地調整電晶體M R1/M R2的電壓降，進而滿足不同的介面標準所界定的不同需求。
為了便於理解本揭示的內容，以下提供某些實施例以進一步說明本揭示的信號接收方案。本技術領域中具有通常知識者當可理解，採用圖2所示之放大器222的其他實施例亦屬於本揭示之範圍。
圖3繪示了根據本揭示某些實施例的圖2所示之放大器222的一實施方式的示意圖。在此實施例中，放大器322包括一放大電路342及一負載電路344。放大電路342可實施為一差動對，其包括（但不限於）一電流源343以及一對電晶體M A1及M A2。電流源343用以提供一電流信號IS。電晶體M A1具有一控制端子TC A1、一連接端子TN A11及一連接端子TN A12，其分別耦接於放大輸入端子TI R1、電流源343及放大輸出端子TO R1。電晶體M A2具有控制端子TC A2、連接端子TN A21及連接端子TN A22，其分別耦接於放大輸入端子TI R2、電流源343及放大輸出端子TO R2。本揭示所述技術領域中具有通常知識者當可理解，可將放大電路342實作為其他類型的放大電路或差動對，而不至於悖離本揭示的範圍。
負載電路344可包括圖2所示的多個電晶體M R1及M R2、圖2所示的多個電阻元件R R1及R R2、一三態控制電路350以及一開關電路356。三態控制電路350可由一三態反相器來實施，其中該三態反相器包括（但不限於）一反相器352及一開關SW T。反相器352根據三態使能信號SE以經由開關SW T選擇性地耦接於信號輸出端子TO S。在此實施例中，開關SW T可受到三態使能信號SE的控制。當開關SW T根據三態使能信號SE而開啟（switched on）時，信號輸出端子TO S處於該低阻態。當開關SW T根據三態使能信號SE而關閉（switched off）時，信號輸出端子TO S處於該高阻態。
開關電路356用以選擇性地將控制信號SC2耦接到多個控制端子TC R1與TC R2中的每一者。當信號輸出端子TO S處於該低阻態時，開關電路356用以斷開控制信號SC2與控制端子TC R1/TC R2之間的連接。當信號輸出端子TO S處於該高阻態時，開關電路356用以將控制信號SC2耦接至控制端子TC R1/TC R2。因此，當信號輸出端子TO S處於該低阻態時，位於放大輸出端子TO R1/TO R2的電壓信號可由三態控制電路350所輸出的控制信號SC1來決定。當信號輸出端子TO S處於該高阻態時，位於放大輸出端子TO R1/TO R2的電壓信號可由輸入至控制端子TC R1/TC R2的控制信號SC2來決定。
在此實施例中，控制信號SC2可以是（但不限於）位於多個連接端子TN R11與TN R21至少一者的電壓信號。開關電路356用以選擇性地將連接端子TN R11耦接到控制端子TC R1。舉例來說，開關電路356可包括一開關SW S1，其係選擇性地耦接於連接端子TN R11與控制端子TC R1之間。當信號輸出端子TO S處於該低阻態時，開關SW S1會關閉。當信號輸出端子TO S處於該高阻態時，開關SW S1會開啟。舉例來說（但本揭示不限於此），開關SW T可由三態使能信號SE來控制，而開關SW S1則可由三態使能信號SE的反相信號SE’來控制。
此外，或替代性地，開關電路356還可用來選擇性地將連接端子TN R21耦接到控制端子TC R2。舉例來說，開關電路356可包括一開關SW S2，其係選擇性地耦接於連接端子TN R21與控制端子TC R2之間。當信號輸出端子TO S處於該低阻態時，開關SW S2會關閉。當信號輸出端子TO S處於該高阻態時，開關SW S2會開啟。舉例來說（但本揭示不限於此），開關SW T可由三態使能信號SE所控制，而開關SW S2則可由三態使能信號SE的反相信號SE’來控制。
以下實施例基於subLVDS標準與MIPI D-PHY標準來說明負載電路344的優點。然而，這只是方便說明而已，並非用來限制本揭示。本揭示所述的負載電路亦適用於（但不限）除了subLVDS標準與MIPI-PHY標準以外的多種介面標準。
圖4A繪示了根據本揭示某些實施例的圖3所示的放大器322在一第一操作模式下的操作的示意圖。在此實施例中，該第一操作模式可以是（但不限於）MIPI D-PHY模式。共模輸入電壓VC I1可等於0.2伏特，此為MIPI D-PHY標準所界定的標稱共模電壓（nominal common-mode voltage）。於操作中，開關SW T會開啟，而多個開關SW S1與SW S2均關閉。由於輸入至控制端子TC R1的控制信號SC1具有足夠的信號位準，電壓降VD1等於或大致等於0。與共模輸入電壓VC I1相對應/匹配的共模輸出電壓VC O1，等於電流信號I R1的共模電流值與電阻元件R R1的電阻值兩者的乘積，即I×R。
參照圖4B，其繪示了根據本揭示某些實施例的圖3所示之放大器322在一第二操作模式下的操作的示意圖。在此實施例中，該第二操作模式可以是（但不限於）subLVDS模式。共模輸入電壓VC I2可等於0.9伏特，此為subLVDS標準所界定的標稱共模輸入電壓。為了匹配共模輸入電壓VC I2，放大器322可用來提供比共模輸出電壓VC O1高0.7伏特的共模輸出電壓VC O2。於操作中，開關SW T會關閉，而多個開關SW S1及SW S2均開啟。因此，連接端子TN R11可連接到控制端子TC R1以形成二極體接法的電晶體，且連接端子TN R21也可連接到控制端子TC R2以形成二極體接法的電晶體。共模輸出電壓VC O2可表示為I×R+Vth，即共模電流I與電阻值R的乘積和電晶體M R1/M R2之閾值電壓的總和。由於可將電晶體M R1/M R2之閾值電壓Vth設計成等於0.7伏特，放大器322可作為MIPI D-PHY與subLVDS的複合式接收器前端電路（combo receiver front-end circuit）。
圖5繪示了根據本揭示某些實施例的圖2所示的放大器222的另一實施方式的示意圖。放大器522的電路結構與圖3所示的放大器322的電路結構相似，不同之處在於負載電路544的開關電路556的結構。開關電路556包括一開關SW S3，其係選擇性地耦接於控制信號SC2與控制端子TC R1/TC R2之間。控制信號SC2可以是由一電壓產生器，諸如電壓穩壓器（voltage regulator）或低壓差穩壓器（low dropout regulator，LDO）， 所提供的可調整或固定的電壓。當信號輸出端子TO S處於該低阻態時，開關SW S3會關閉，以斷開控制信號SC2與控制端子TC R1/TC R2之間的連接。當信號輸出端子TO S處於該高阻態時，開關SW S3會開啟，以將控制信號SC2耦接至控制端子TC R1/TC R2。由於所屬技術領域中具有通常知識者在閱讀圖1至圖4B相關的段落說明之後，應可理解放大器522的操作，為求簡潔起見，相似的說明在此便不再贅述。
值得注意的是，圖2至圖5所示的電阻元件及電晶體之排列設置，只是為了方便說明而已，並非用來限制本揭示的範圍。參照圖6，其繪示了根據本揭示某些實施例的圖1所示的接收器電路122的至少一部分的另一實施方式的示意圖。放大器622的電路結構與圖2所示的放大器222的電路結構相似，不同之處在於負載電路644的多個電阻元件R R1及R R2均耦接於一電晶體與一連接節點之間。在此實施例中，連接端子TN R12經由電阻元件R R1耦接於連接節點N R1，而連接端子TN R11耦接於放大輸出端子TO R1。此外，連接端子TN R22經由電阻元件R R2耦接於連接節點N R2，而連接端子TN R21耦接於放大輸出端子TO R2。放大器622可採用與參照圖2至圖5所述的電路結構與操作相似的電路結構及操作。由於所屬技術領域中具有通常知識者在閱讀圖1至圖5相關的段落說明之後，應可理解放大器622的操作，為求簡潔起見，進一步的說明在此便不再贅述。
圖7繪示了根據本揭示某些實施例的圖1所示的接收器電路122的至少一部分的另一實施方式的示意圖。放大器722的電路結構與圖2所示的放大器222的電路結構相似，不同之處在於可將負載電路744的多個電晶體M R3及M R4可由p通道電晶體（p-channel transistor）來實施，而不是n通道電晶體（n-channel transistor）。因此，可將放大電路742實施為一差動對，其包括一電流槽743。電晶體M R3具有一控制端子TC R3、一連接端子TN R31及一連接端子TN R32。連接端子TN R31經由電阻元件R R1耦接於放大輸出端子TO R1，而連接端子TN R32耦接至連接節點N R3。電晶體M R4具有一控制端子TC R4、一連接端子TN R41及一控制端子TN R42。連接端子TN R41經由電阻元件R R2耦接於放大輸出端子TO R2，而連接端子TN R42耦接至連接節點N R4。多個連接節點N R3及N R4均可耦接至參考電壓，譬如供應電壓。放大器722可採用與參照圖2至圖6所述的電路結構及操作相似的電路結構及操作。由於所屬技術領域中具有通常知識者在閱讀圖1至圖6相關的段落說明之後，應可理解放大器722的操作，為求簡潔起見，進一步的說明在此便不再贅述。
圖8繪示了根據本揭示某些實施例的圖1所示的接收器電路122的至少一部分的另一實施方式的示意圖。放大器822的電路結構與圖2所示的放大器222的電路結構相似，不同之處在於放大器822採用單端（single-ended）結構，而不是圖2所示的負載電路244的差動結構。舉例來說，放大器822的放大電路842耦接於放大輸入端子TI R1與放大輸出端子TO R1之間。放大器822的負載電路844可包括電阻元件R R1、電晶體M R1及三態控制電路250。放大器822可採用與參照圖2至圖7所述的電路結構與操作相似的電路結構及操作。由於所屬技術領域中具有通常知識者在閱讀圖1至圖7相關的段落說明之後，應可理解放大器822的操作，為求簡潔起見，進一步的說明在此便不再贅述。
圖9繪示了根據本揭示某些實施例的圖1所示的傳輸器電路124的至少一部分的一實施方式的示意圖。驅動電路922可以是（但不限於）圖1所示的傳輸器電路124的前端電路的一實施例。驅動電路922用以接收一資料輸入D IN以產生一資料輸出D OUT。在此實施例中，驅動電路922可實施為一差動驅動器，其包括一對輸出端子TO T1與TO T2，多個開關SW 11～SW 13與SW 21～SW 23，以及一電源944。多個輸出端子TO T1與TO T2用以輸出資料輸出D OUT。資料輸出D OUT包括（但不限於）一對差動輸出信號SO T1與SO T2，其中各輸出信號可以是圖1所示的資料信號DS1’/DS2’的實施例。
開關SW 11根據資料輸入D IN選擇性地耦接於輸出端子TO T1與一電源供應節點N PS之間。開關SW 12根據資料輸入D IN選擇性地耦接於輸出端子TO T1與一參考節點N F1之間。開關SW 13選擇性地耦接於參考節點N F1與一參考電壓VSS （譬如接地電壓）之間。相似地，開關SW 21根據資料輸入D IN選擇性地耦接於輸出端子TO T2與電源供應節點N PS之間。開關SW 22根據資料輸入D IN選擇性地耦接於輸出端子TO T2與一參考節點N F2之間。開關SW 23選擇性地耦接於參考節點N F2與參考電壓VSS之間。
多個開關SW 11與SW 12可基於互補（complementary）的方式來運作。舉例來說，當多個開關SW 11與SW 12其中之一開啟時，多個開關SW 11與SW 12其中之另一會關閉。在此實施例中，資料輸入D IN可包括一資料信號DI及一資料信號DI’，其中資料信號DI及資料信號DI’可彼此互為反相信號或非重疊（non-overlapping）信號。開關SW 11可由資料信號DI來控制，而開關SW 12則可由資料信號DI’來控制。相似地，多個開關SW 21與SW 22可基於互補的方式來運作，其中當多個開關SW 21與SW 22其中之一開啟時，多個開關SW 21與SW 22其中之另一會關閉。此外，或替代性地，多個開關SW 11與SW 21可基於互補的方式來運作，其中當多個開關SW 11與SW 21其中之一開啟時，多個開關SW 11與SW 21其中之另一會關閉。舉例來說（但本揭示不限於此），開關SW 21可由資料信號DI’來控制，而開關SW 22則可由資料信號DI來控制。
電源944用以選擇性地提供一供應電壓信號VCC與一供應電流信號ICC的其中之一給電源供應節點N PS。在此實施例中，當電源944用以提供供應電壓信號VCC時，多個開關SW 13與SW 23均會開啟。當電源944用以提供供應電流信號ICC時，多個開關SW 13與SW 23均會關閉。舉例來說（但本揭示不限於此），可根據一電源切換信號SS EN來控制電源944、開關SW 13及開關SW 23。
於操作中，當驅動電路922用以輸出與一第一介面標準相容的資料輸出D OUT時，電源944可根據電源切換信號SS EN來提供供應電壓信號VCC，而多個開關SW 13與SW 23可根據電源切換信號SS EN來開啟。驅動電路922可作為電壓模式驅動器，以輸出與該第一介面標準相容的資料輸出D OUT。當驅動電路922用以輸出與一第二介面標準（不同於該第一介面標準）相容的資料輸出D OUT時，電源944可根據電源切換信號SS EN來提供供應電流信號ICC，多個開關SW 13與SW 23可根據電源切換信號SS EN來關閉。驅動電路922可作為電流模式驅動器，以輸出與該第二介面標準相容的資料輸出D OUT。因此，驅動電路922可操作在電壓驅動模式或電流驅動模式以支援多種介面標準。進一步的說明如下。
在此實施例中，驅動電路922還可包括多個電阻元件R T1與R T2。電阻元件R T1耦接於輸出端子TO T1與一連接節點N C1之間，使得開關SW 11與開關SW 12均經由連接節點N C1耦接於電阻元件R T1。相似地，電阻元件R T2耦接於輸出端子TO T2與一連接節點N C2之間，使得開關SW 21與開關SW 22均經由連接節點N C2耦接於電阻元件R T2。在某些實施例中，可將多個電阻元件R T1與R T2各自的電阻值設計為與一終端元件（termination element）（未繪示）互相匹配，其中該終端元件可位於接收器端，譬如圖1所示的接收裝置130。
為了便於理解本揭示的內容，以下提供某些實施例以進一步說明本揭示的信號傳輸方案。本技術領域中具有通常知識者當可理解，採用圖9所示之驅動電路922的其他實施例亦屬於本揭示之範圍。
圖10繪示了根據本揭示某些實施例的圖9所示的驅動電路922的一實施方式的示意圖。在此實施例中，驅動電路1022包括圖9所示的多個輸出端子TO T1與TO T2、多個開關SW 13與SW 23以及多個電阻元件R T1與R T2。驅動電路1022還包括（但不限於）多個電晶體M T11、M T12、M T21、M T22、M TH1與M TH2、一負載電路1042及一電源1044。多個電晶體M T11、M T12、M T21與M T22可分別為圖9所示的開關SW 11、SW 12、SW 21與SW 22的實施例。電源1044可以是圖9所示的電源944的實施例。
電晶體M TH1選擇性地耦接於電阻元件R T1與連接節點N C1之間，並用以在驅動操作中提供電阻元件R T1與連接節點N C1之間的電壓降。電晶體M TH2選擇性地耦接於電阻元件R T2與連接節點N C2之間，並用以在驅動操作中提供電阻元件R T2與連接節點N C2之間的電壓降。
負載電路1042用以選擇性地將一預定電壓信號VP耦接至多個輸出端子TO T1與TO T2。負載電路1042包括（但不限於）多個電阻元件R L11、R L12、R L21與R L22，以及多個開關SW L1～SW L3。電阻元件R L11及電阻元件R L12均耦接於輸出端子TO T1，且電阻元件R L21及電阻元件R L22均耦接於輸出端子TO T2。開關SW L1選擇性地耦接於電阻元件R L11與預定電壓信號VP之間。開關SW L2選擇性地耦接於電阻元件R L21與預定電壓信號VP之間。開關SW L3選擇性地耦接於輸出端子TO T1與輸出端子TO T2之間。在此實施例中，當開關SW 13/SW 23開啟時，多個開關SW L1～SW L3均可關閉。當開關SW 13/SW 23關閉時，多個開關SW L1～SW L3均可開啟。
電源1044包括（但不限於）一電流源1046、一電壓源1048以及多個開關SW P1與SW P2。電流源1046用以提供供應電流信號ICC。電壓源1048用以提供供應電壓信號VCC。開關SW P1用以根據電源切換信號SS EN將電流源1046耦接至電源供應節點N PS，而開關SW P2用以將電壓源1048耦接至電源供應節點N PS，其中當開關SW P1與開關SW P2其中之一開啟時，開關SW P1與開關SW P2其中之另一會關閉。舉例來說（但本揭示不限於此），開關SW P1由電源切換信號SS EN的反相信號SS EN’來控制，而開關SW P1則是由電源切換信號SS EN來控制。所屬技術領域中具有通常知識者當可理解，可將電源1044實施為其他可提供供應電壓信號及供應電流信號的電源，而不至於悖離本揭示的範圍。
以下實施例基於subLVDS標準與MIPI D-PHY標準來說明驅動電路1022的優點。然而，這只是方便說明而已，並非用來限制本揭示。本揭示所述的驅動電路亦適用於（但不限）除了subLVDS標準與MIPI-PHY標準以外的多種介面標準。
圖11A繪示了根據本揭示某些實施例的圖10所示的驅動電路1022在一第一操作模式下的操作的示意圖。在此實施例中，該第一操作模式可以是（但不限於）MIPI D-PHY模式。於操作中，多個開關SW P1與SW L1～SW L3根據電源切換信號SS EN來關閉。多個開關SW P2、SW 13與SW 23根據電源切換信號SS EN來開啟。此外，電晶體M TH1與電晶體M TH2均可開啟。舉例來說，預定電壓信號VP可輸入至電晶體M TH1/M TH2的一控制端子，諸如閘極端子。因此，驅動電路1022可作為用於輸出資料輸出D OUT的電壓模式驅動器。由於MIPI D-PHY標準界定了0.2伏特的標稱共模電壓，因此，電壓源1048可提供0.4伏特的供應電壓信號VCC，使得多個輸出信號SO T1與SO T2可具有0.2伏特的共模輸出電壓。
值得注意的是，由於可根據不同的電路需求來設計供應電壓信號VCC的信號位準，因此，操作在電壓驅動模式下的驅動電路1022可支援其他不同於MIPI D-PHY標準的介面標準。
參照圖11B，其繪示了根據本揭示某些實施例的圖10所示的驅動電路1022在一第二操作模式下的操作的示意圖。在此實施例中，該第二操作模式可以是（但不限於）subLVDS模式。於操作中，多個開關SW P1與SW L1～SW L3根據電源切換信號SS EN來開啟。多個開關SW P2、SW 13與SW 23根據電源切換信號SS EN來關閉。此外，電晶體M TH1與電晶體M TH2均會開啟。因此，驅動電路1022可作為用於輸出資料輸出D OUT的電流模式驅動器。由於subLVDS標準界定了0.9伏特的標稱共模電壓，因此，負載電路1042可將1.8伏特的預定電壓信號VP耦接至多個輸出端子TO T1與TO T2，以允許電流源1046從多個輸出端子TO T1與TO T2汲取電流。在此實施例中，電阻元件R L11與電阻元件R L21可具有相同的電阻值，電阻元件R T1與電阻元件R T2可具有相同的電阻值，以及電阻元件R L12與電阻元件R L22可具有相同的電阻值。因此，當電阻元件R L11的電阻值和電阻元件R T1的電阻值相同時，多個輸出信號SO T1與SO T2可具有0.9伏特的共模輸出電壓。
請注意，由於可根據不同的電路需求來設計預定電壓信號VP的信號位準，因此，操作在電流驅動模式下的驅動電路1022可支援其他不同於subLVDS標準的介面標準。此外，或替代性地，由於可根據不同的電路需求來設計電阻元件R L11的電阻值與電阻元件R T1的電阻值之間的比例，因此，操作在電流驅動模式下的驅動電路1022可支援其他不同於subLVDS標準的介面標準。
此外，在某些實施例中，電晶體M TH1與電晶體M TH2均可由一厚閘極氧化層電晶體（thick gate oxide transistor）來實施，而多個電晶體M T11、M T12、M T21與M T22均可由一薄閘極氧化層電晶體（thin gate oxide transistor）來實施。厚閘極氧化層電晶體與薄閘極氧化層電晶體所對應的尺寸取決於所採用的半導體技術節點。舉例來說，薄閘極氧化層0.18 µm電晶體可由1.8伏特的電壓來供電，而厚閘極氧化層0.35 µm電晶體則可由3.3伏特的電壓來供電。由於相較於薄閘極氧化層電晶體，厚閘極氧化層電晶體在閘極端至源極端之間以及在閘極端至汲極端之間可容忍較高的電壓，因此，採用電晶體M TH1與電晶體M TH2的驅動電路1022可支援界定了高標稱共模電壓的介面標準。
再者，圖10至圖11B所示的電源1044的結構只是方便說明而已，並非用來限制本揭示的範圍。在某些實施例中，圖10所示的電源1044的多個開關SW P1與SW P2可置換為單刀雙擲（single pole double throw，SPDT）開關。在某些實施例中，電流源1046及電壓源1048可共用一個或多個電路元件。參照圖12，其繪示了根據本揭示某些實施例的圖10所示的電源1044的一實施方式的示意圖。電源1244包括（但不限於）一誤差放大器（error amplifier）1246、一電晶體M LD、一電流產生器1248、一開關SW LD1及一開關SW LD2。誤差放大器1246的負輸入端子耦接於供應電壓VCC，而誤差放大器1246的正輸入端子耦接於電源供應節點N PS。電流產生器1248用以提供電流供應信號ICC。開關SW LD1根據電源切換信號SS EN選擇性地耦接於參考電壓VDD與電晶體M LD之間。開關SW LD2根據電源切換信號SS EN的反相信號SS EN’選擇性地耦接於誤差放大器1246的輸出端子與接地電壓之間。
於操作中，當開關SW LD1與開關SW LD2的其中之一根據電源切換信號SS EN開啟時，開關SW LD1與開關SW LD2其中之另一可根據電源切換信號SS EN關閉。舉例來說（但本揭示不限於此），開關SW LD1可由電源切換信號SS EN來控制，而開關SW LD2可由電源切換信號SS EN的反相信號SS EN’來控制。因此，當圖10所示的驅動電路1022操作在電壓驅動模式時，電源1244可藉由開啟開關SW LD1與關閉開關SW LD2來提供供應電壓信號VCC。當圖10所示的驅動電路1022操作在電流驅動模式時，電源1244可藉由關閉開關SW LD1與開啟開關SW LD2來提供供應電流信號ICC。
值得注意的是，圖9至圖11B所示的電阻元件及電晶體的排列設置只是方便說明而已，並非用來限制本揭示的範圍。參照圖13，其繪示了根據本揭示某些實施例的圖1所示的傳輸器電路124的至少一部分的另一實施方式的示意圖。驅動電路1322的電路結構與圖9所示的放大器922的電路結構相似，不同之處在於開關SW 11與開關SW 12分別經由不同的電阻元件R T11與電阻元件R T12耦接於輸出端子TO T1，且開關SW 21與開關SW 22分別經由不同的電阻元件R T21與電阻元件R T22耦接於輸出端子TO T2。驅動電路1322可採用參照圖9至圖12A所描述的電路結構與操作。由於所屬技術領域中具有通常知識者在閱讀圖1、圖9至圖12相關的段落說明之後，應可理解驅動電路1322的操作，為求簡潔起見，進一步的說明在此便不再贅述。
圖14繪示了根據本揭示某些實施例的圖1所示的傳輸器電路124的至少一部分的另一實施方式的示意圖。驅動電路1422的電路結構與圖9所示的放大器922的電路結構相似，不同之處在於驅動電路1422採用了單端結構，而不是圖9所示的差動結構。驅動電路1422可採用參照圖9至圖13所描述的電路結構與操作。由於所屬技術領域中具有通常知識者在閱讀圖1、圖9至圖13相關的段落說明之後，應可理解驅動電路1422的操作，為求簡潔起見，進一步的說明在此便不再贅述。
藉由可支援多種介面標準的資料傳輸/接收方案，信號處理裝置（譬如ISP晶片）在接收器端與傳輸器端均可滿足不同的共模電壓規格。此外，相較於採用不同介面標準各自專屬的電路的信號處理裝置，使用本揭示所提供的資料傳輸/接收方案的信號處理裝置可具有相對較小的電路面積，進而可降低製造成本。
上文的敘述簡要地提出了本揭示某些實施例之特徵，而使得本揭示所屬技術領域具有通常知識者可更全面地理解本揭露的多種態樣。本揭示所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本揭露作為基礎，來設計或更動其他製程與結構，以實現與此處所述之實施方式相同的目的和/或達到相同的優點。本揭示所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本揭露之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本揭露之精神與範圍。
100:電子系統 110:傳輸裝置 112、124:傳輸器電路 120:信號處理裝置 122、132:接收器電路 130:接收裝置 222、322、522、622、722、822:放大器 242、342、742、842:放大電路 244、344、544、644、744、844、1042:負載電路 250、350:三態控制電路 343、1046:電流源 356、556:開關電路 352:反相器 743:電流槽 922、1022、1322、1422:驅動電路 944、1044、1244:電源 1046:電流源 1048:電壓源 1246:誤差放大器 1248:電流產生器 D IN:資料輸入 D OUT:資料輸出 DS1、DS1’、DS2、DS2’、DI、DI’:資料信號 I R1、I R2、IS:電流信號 ICC:供應電流信號 M A1、M A2、M LD、M R1、M R2、M R3、M R4、M T11、M T12、M T21、M T22、M TH1、M TH2:電晶體 N F1、N F2:參考節點 N PS:電源供應節點 N C1、N C2、N R1、N R2、N R3、N R4:連接節點 R L11、R L12、R L21、R L22、R R1、R R2、R T1、R T11、R T12、R T2、R T21、R T22:電阻元件 SC1、SC1’、SC2:控制信號 SE:三態使能信號 SE’、SS EN’:反相信號 SI R1、SI R2:輸入信號 SO R1、SO R2、SO T1、SO T2:輸出信號 SS EN:電源切換信號 SW 11～SW 13、SW 21～SW 23、SW L1～SW L3、SW LD1、SW LD2、SW P1、SW P2、SW S1、SW S2、SW S3、SW T:開關 TC A1、TC A2、TC R1、TC R2、TC R3、TC R4:控制端子 TE S:三態使能端子 TI R1、TI R2:放大輸入端子 TI S:信號輸入端子 TN A11、TN A12、TN A21、TN A22、TN R11、TN R12、TN R21、TN R22、TN R31、TN R32、TN R41、TN R42:連接端子 TO R1、TO R2:放大輸出端子 TO S:信號輸出端子 TO T1、TO T2:輸出端子 VCC:供應電壓信號 VC I1、VC I2:共模輸入電壓 VC O1、VC O2:共模輸出電壓 VD1、VD2:電壓降 VP:預定電壓信號 VDD、VSS:參考電壓
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本揭露的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。 圖1是根據本揭示某些實施例的一例示性電子系統的功能方塊示意圖。 圖2是根據本揭示某些實施例的圖1所示的接收器電路的至少一部份的一實施方式的示意圖。 圖3是根據本揭示某些實施例的圖2所示的放大器的一實施方式的示意圖。 圖4A是根據本揭示某些實施例的圖3所示的放大器在一第一操作模式下的操作的示意圖。 圖4B是根據本揭示某些實施例的圖3所示之放大器在一第二操作模式下的操作的示意圖。 圖5是根據本揭示某些實施例的圖2所示的放大器的另一實施方式的示意圖。 圖6是根據本揭示某些實施例的圖1所示的接收器電路的至少一部分的另一實施方式的示意圖。 圖7是根據本揭示某些實施例的圖1所示的接收器電路的至少一部分的另一實施方式的示意圖。 圖8是根據本揭示某些實施例的圖1所示的接收器電路的至少一部分的另一實施方式的示意圖。 圖9是根據本揭示某些實施例的圖1所示的傳輸器電路的至少一部分的一實施方式的示意圖。 圖10是根據本揭示某些實施例的圖9所示的驅動電路的一實施方式的示意圖。 圖11A是根據本揭示某些實施例的圖10所示的驅動電路在一第一操作模式下的操作的示意圖。 圖11B是根據本揭示某些實施例的圖10所示的驅動電路在二第一操作模式下的操作的示意圖。 圖12是根據本揭示某些實施例的圖10所示的電源的一實施方式的示意圖。 圖13是根據本揭示某些實施例的圖1所示的傳輸器電路的至少一部分的另一實施方式的示意圖。 圖14是根據本揭示某些實施例的圖1所示的傳輸器電路的至少一部分的另一實施方式的示意圖。
222:放大器
242:放大電路
244:負載電路
250:三態控制電路
IR1、IR2:電流信號
MR1、MR2:電晶體
NR1、NR2:連接節點
RR1、RR2:電阻元件
SC1、SC1’、SC2:控制信號
SE:三態使能信號
SIR1、SIR2:輸入信號
SOR1、SOR2:輸出信號
TCR1、TCR2:控制端子
TES:三態使能端子
TIR1、TIR2:放大輸入端子
TIS:信號輸入端子
TNR11、TNR12、TNR21、TNR22:連接端子
TOR1、TOR2:放大輸出端子
TOS:信號輸出端子
VCO1、VCO2:共模輸出電壓
VD1、VD2:電壓降

Claims (20)

  1. 一種放大器的負載電路，包含：一第一電阻元件；一第一電晶體，具有一第一控制端子、一第一連接端子及一第二連接端子，該第一連接端子經由該第一電阻元件耦接於該放大器之一第一放大輸出端子與一第一連接節點的其中之一，該第二連接端子耦接於該第一放大輸出端子與該第一連接節點其中之另一；以及一三態控制電路，具有耦接於該第一控制端子的一信號輸出端，該三態控制電路用以將該信號輸出端設定為一低阻態與一高阻態的其中之一，其中當該信號輸出端處於該低阻態時，該第一控制端子用以接收從該信號輸出端輸出的一第一控制信號，且該第一電晶體根據該第一控制信號將該第一放大輸出端子的輸出耦接至該第一連接端子與該第二連接端子；當該信號輸出端處於該高阻態時，該第一控制端子用以接收與該第一控制信號不同的一第二控制信號，且該第一電晶體根據該第二控制信號將該第一放大輸出端子的輸出耦接至該第一連接端子與該第二連接端子。
  2. 如請求項1所述的負載電路，還包含：一開關電路，用以選擇性地將該第二控制信號耦接至該第一控制端子，其中當該信號輸出端處於該低阻態時，該開關電路用以斷開該第二控制信號與該第一控制端子之間的連接；當該信號輸出端處於該高阻態時，該開關電路用以將該第二控制信號耦接至該第一控 制端子。
  3. 如請求項2所述的負載電路，其中該第二控制信號是位於該第一連接端子的一電壓信號，且該開關電路用以選擇性地將該第一連接端子耦接至該第一控制端子。
  4. 如請求項1所述的負載電路，其中該三態控制電路是一三態反相器。
  5. 如請求項1所述的負載電路，其中該第一連接節點耦接至一參考電壓。
  6. 如請求項1所述的負載電路，還包含：一第二電晶體，具有一第二控制端子、一第三連接端子以及一第四連接端子，該第二控制端子耦接於該三態控制電路的該信號輸出端，該第三連接端子耦接於該放大器的一第二放大輸出端子，該第四連接端子耦接於一第二連接節點；以及一第二電阻元件，其中當該第一電阻元件耦接於該第一放大輸出端子與該第一連接端子之間時，該第二電阻元件耦接於該第二放大輸出端子與該第三連接端子之間；當該第一電阻元件耦接於該第二連接節點與該第一連接節點之間時，該第二電阻元件耦接於該第四連接節點與該第二連接節點之間。
  7. 如請求項6所述的負載電路，其中該第一連接節點與該第二連接節點 中的每一者耦接至一參考電壓。
  8. 一種放大器的負載電路，包含：一第一電晶體，具有一第一控制端子、一第一連接端子以及一第二連接端子，該第二連接端子耦接於一參考電壓；一第二電晶體，具有一第二控制端子、一第三連接端子以及一第四連接端子，該第四連接端子耦接於該參考電壓；一第一電阻元件，耦接於該放大器的一第一放大輸出端子與該第一連接端子之間；一第二電阻元件，耦接於該放大器的一第二放大輸出端子與該第三連接端子之間；以及一三態控制電路，具有一信號輸出端，該信號輸出端耦接於該第一控制端子與該第二控制端子中的每一者，該三態控制電路用以將該信號輸出端設定為一低阻態與一高阻態的其中之一。
  9. 如請求項8所述的負載電路，還包含：一開關電路，用以選擇性地將一控制信號耦接於該第一控制端子與該第二控制端子中的每一者，其中當該信號輸出端處於該低阻態時，該開關電路用以斷開該控制信號與該第一控制端子與該第二控制端子中的每一者之間的連接；當該信號輸出端處於該高阻態時，該開關電路用以將該控制信號耦接至該第一控制端子與該第二控制端子中的每一者。
  10. 如請求項9所述的負載電路，其中該控制信號是位於該第一連接端子的一電壓信號；且該開關電路包含：一第一開關，選擇性地耦接於該第一連接端子與該第一控制端子之間；以及一第二開關，選擇性地耦接於該第三連接端子與該第二控制端子之間；其中當該信號輸出端處於該低阻態時，該第一開關與該第二開關中的每一者會關閉；當該信號輸出端處於該高阻態時，該第一開關與該第二開關中的每一者會開啟。
  11. 一種用以接收一資料輸入以產生一資料輸出的驅動電路，該驅動電路包含：一第一輸出端子，用以輸出該資料輸出；一第一開關，根據該資料輸入以選擇性地耦接於該第一輸出端子與一電源供應節點之間；一第二開關，根據該資料輸入以選擇性地耦接於該第一輸出端子與一第一參考節點之間；一第三開關，選擇性地耦接於該第一參考節點與一參考電壓之間；以及一電源，用以選擇性地將一供應電壓信號與一供應電流信號的其中之一提供給該電源供應節點，其中當該電源用以提供該供應電壓信號時，該第三開關會開啟；當該電源用以提供該供應電流信號時，該第三開關會關閉。
  12. 如請求項11所述的驅動電路，其中當該第一開關與該第二開關其中之一開啟時，該第一開關與該第二開關其中之另一會關閉。
  13. 如請求項11所述的驅動電路，還包含：一電阻元件，耦接於該第一輸出端子與一連接節點之間，其中該第一開關與該第二開關中的每一者是經由該連接節點而耦接於該第一電阻元件。
  14. 如請求項13所述的驅動電路，其中該第一開關是一薄閘極氧化層電晶體；該驅動電路還包含：一厚閘極氧化層電晶體，選擇性地耦接於該電阻元件與該連接節點之間。
  15. 如請求項11所述的驅動電路，還包含：一第二輸出端子，其中該第一輸出端子及該第二輸出端子係作為一對差動輸出端子，並用以輸出該輸出信號；一第四開關，根據該資料輸入以選擇性地耦接於該第二輸出端子與該電源供應節點之間；一第五開關，根據該資料輸入以選擇性地耦接於該第二輸出端子與一第二參考節點之間；以及一第六開關，選擇性地耦接於該第二參考節點與該參考電壓之間，其中當該電源用以提供該供應電壓信號時，該第六開關會開 啟；當該電源用以提供該供應電流信號時，該第六開關會關閉；其中當該第一開關與該第四開關其中之一開啟時，該第一開關與該第四開關其中之另一會關閉。
  16. 如請求項15所述的驅動電路，其中當該第一開關與該第二開關其中之一開啟時，該第一開關與該第二開關其中之另一會關閉；當該第四開關與該第五開關其中之一開啟時，該第四開關與該第五開關其中之另一會關閉。
  17. 一種用以接收一資料輸入以產生一資料輸出的驅動電路，該驅動電路包含：一對差動輸出端子，用以輸出該資料輸出，其中該對差動輸出端子具有一第一輸出端子及一第二輸出端子；一電源，用以根據一電源切換信號以選擇性地將一供應電壓信號與一供應電流信號的其中之一提供給一電源供應節點；一第一開關，根據該資料輸入以選擇性地耦接於該第一輸出端子與該電源供應節點之間；一第二開關，根據該資料輸入以選擇性地耦接於該第一輸出端子與一第一參考節點之間；一第三開關，根據該電源切換信號以選擇性地耦接於該第一參考節點與一參考電壓之間；一第四開關，根據該資料輸入以選擇性地耦接於該第二輸出端子與該電源供應節點之間； 一第五開關，根據該資料輸入以選擇性地耦接於該第二輸出端子與一第二參考節點之間；以及一第六開關，選擇性地耦接於該第二參考節點與該參考電壓之間。
  18. 如請求項17所述的驅動電路，其中當該電源用以根據該電源切換信號提供該供應電壓信號時，該第三開關與該第六開關中的每一者根據該電源切換信號而開啟；當該電源用以根據該電源切換信號提供該供應電流信號時，該第三開關與該第六開關中的每一者根據該電源切換信號而關閉。
  19. 如請求項17所述的驅動電路，還包含：一第一電阻元件，耦接於該第一輸出端子與一第一連接節點之間，其中該第一開關與該第二開關中的每一者經由該第一連接節點耦接於該第一電阻元件；以及一第二電阻元件，耦接於該第二輸出端子與一第二連接節點之間，其中該第四開關與該第五開關中的每一者經由該第二連接節點耦接於該第二電阻元件。
  20. 如請求項18所述的驅動電路，其中該第一開關、該第二開關、該第三開關與該第四開關中的每一者是一薄閘極氧化層電晶體；該驅動電路還包含：一第一厚閘極氧化層電晶體，選擇性地耦接於該第一電阻元件與該第一連接節點之間；以及 一第二厚閘極氧化層電晶體，選擇性地耦接於該第二電阻元件與該第二連接節點之間。
TW108121305A 2019-02-01 2019-06-19 用以支援多種介面標準的放大器之負載電路及驅動電路 TWI700889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/264,928 US10886882B2 (en) 2019-02-01 2019-02-01 Load circuit of amplifier and driver circuit for supporting multiple interface standards
US16/264,928 2019-02-01

Publications (2)

Publication Number Publication Date
TWI700889B true TWI700889B (zh) 2020-08-01
TW202030976A TW202030976A (zh) 2020-08-16

Family

ID=71836097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121305A TWI700889B (zh) 2019-02-01 2019-06-19 用以支援多種介面標準的放大器之負載電路及驅動電路

Country Status (3)

Country Link
US (2) US10886882B2 (zh)
CN (2) CN114637716B (zh)
TW (1) TWI700889B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114625195B (zh) * 2020-12-14 2024-03-29 北京晶视智能科技有限公司 传送器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0759228B1 (en) * 1995-03-01 2001-09-19 Lattice Semiconductor Corporation Continuous time programmable analog block architecture
US20110133780A1 (en) * 2009-12-04 2011-06-09 Jeng-Jye Shau High performance low power output drivers
TWI587650B (zh) * 2011-10-24 2017-06-11 西凱渥資訊處理科技公司 具有一三模式通常用途輸入／輸出介面之雙模式功率放大器控制介面組件及其操作方法
US20180248522A1 (en) * 2017-02-24 2018-08-30 Stmicroelectronics S.R.L. Operational amplifier, corresponding circuit, apparatus and method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159216A (en) * 1990-10-25 1992-10-27 Triquint Semiconductor, Inc. Precision tristate output driver circuit having a voltage clamping feature
US5142219A (en) * 1991-05-01 1992-08-25 Winbond Electronics North America Corporation Switchable current-reference voltage generator
US5448311A (en) * 1994-08-22 1995-09-05 Thomson Consumer Electronics, Inc. Tri-state video differential driver
DE10134450A1 (de) * 2001-07-16 2003-02-06 Infineon Technologies Ag Umschaltbare Stromquelle
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
JP2009104104A (ja) * 2007-05-30 2009-05-14 Canon Inc アクティブマトリックスディスプレイおよびその駆動方法
US7974589B2 (en) * 2008-02-13 2011-07-05 Analog Devices, Inc. High-speed data transmitters
JP4956460B2 (ja) * 2008-02-14 2012-06-20 株式会社リコー 電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器
JP5330772B2 (ja) * 2008-08-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
EP2472723B1 (en) * 2011-01-04 2015-12-16 ams AG Amplifier with non-linear current mirror
US8952725B2 (en) * 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8638250B2 (en) * 2011-08-26 2014-01-28 Mediatek Inc. Amplifier, fully-differential amplifier and delta-sigma modulator
US20200197689A1 (en) * 2012-06-26 2020-06-25 Inerventions Ab Medical therapy arrangement for applying an electrical stimulation to a human or animal subject
KR101420538B1 (ko) * 2012-12-27 2014-07-16 삼성전기주식회사 게이트 드라이버
CN103199850B (zh) * 2013-04-03 2016-03-16 中国科学院微电子研究所 一种低压差分信号发送器输出级驱动电路
US8786324B1 (en) * 2013-05-13 2014-07-22 Via Technologies, Inc. Mixed voltage driving circuit
CN104281720B (zh) * 2013-07-12 2019-01-29 苏州普源精电科技有限公司 具有数字输入输出功能的数据采集卡及其数据采集装置
CN104300956A (zh) * 2013-07-16 2015-01-21 联发科技股份有限公司 驱动电路以及控制驱动电路的方法
CN103618536A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种混合模式的多协议串行接口驱动器
US9337842B1 (en) * 2014-11-24 2016-05-10 Via Alliance Semiconductor Co., Ltd. Low voltage differential signaling (LVDS) driving circuit
US9590610B2 (en) * 2014-12-30 2017-03-07 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
JP6753697B2 (ja) * 2016-05-23 2020-09-09 ローム株式会社 Ｃｍｏｓ出力回路
JP6682470B2 (ja) * 2017-03-23 2020-04-15 株式会社東芝 増幅器
US20190296692A1 (en) * 2018-03-22 2019-09-26 Qualcomm Incorporated Current mode/voltage mode switchable amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0759228B1 (en) * 1995-03-01 2001-09-19 Lattice Semiconductor Corporation Continuous time programmable analog block architecture
US20110133780A1 (en) * 2009-12-04 2011-06-09 Jeng-Jye Shau High performance low power output drivers
TWI587650B (zh) * 2011-10-24 2017-06-11 西凱渥資訊處理科技公司 具有一三模式通常用途輸入／輸出介面之雙模式功率放大器控制介面組件及其操作方法
US20180248522A1 (en) * 2017-02-24 2018-08-30 Stmicroelectronics S.R.L. Operational amplifier, corresponding circuit, apparatus and method

Also Published As

Publication number Publication date
US10886882B2 (en) 2021-01-05
CN111522763A (zh) 2020-08-11
US20200252037A1 (en) 2020-08-06
US20210067113A1 (en) 2021-03-04
US11831285B2 (en) 2023-11-28
CN114637716B (zh) 2024-09-10
CN111522763B (zh) 2022-02-25
CN114637716A (zh) 2022-06-17
TW202030976A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
TWI433458B (zh) 多功能輸出驅動器與多功能傳送器
US7893718B2 (en) High-speed multiplexer and semiconductor device including the same
US6720805B1 (en) Output load resistor biased LVDS output driver
US7639043B2 (en) LVDS receiver circuit
TWI675546B (zh) 驅動電路及其使用的運算放大器電路
US5880601A (en) Signal receiving circuit and digital signal processing system
TWI235551B (en) Simple signal transmission circuit capable of decreasing power consumption
TWI700889B (zh) 用以支援多種介面標準的放大器之負載電路及驅動電路
US7355450B1 (en) Differential input buffers for low power supply
US7843236B2 (en) Low voltage differential signal receiver
US11019392B2 (en) Methods and apparatus for an output buffer
JP3950120B2 (ja) ドライバ回路及びドライバ回路を有するシステム
US20050275431A1 (en) High-speed low-voltage differential signaling buffer using a level shifter
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
US20090167369A1 (en) Lvds output driver
US20220052674A1 (en) High speed level shifter
US20130063195A1 (en) Digital input buffer
US11967395B2 (en) Buffers and multiplexers
US7482838B2 (en) High-speed differential receiver
KR100914074B1 (ko) 고속 신호 전송과 저전력 소비를 구현하는 수신기
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US7808296B2 (en) Image display system
CN112242839A (zh) 输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法