CN111522763B - 支持多种接口标准的放大器的负载电路及驱动电路 - Google Patents

支持多种接口标准的放大器的负载电路及驱动电路 Download PDF

Info

Publication number
CN111522763B
CN111522763B CN201910530168.6A CN201910530168A CN111522763B CN 111522763 B CN111522763 B CN 111522763B CN 201910530168 A CN201910530168 A CN 201910530168A CN 111522763 B CN111522763 B CN 111522763B
Authority
CN
China
Prior art keywords
terminal
signal
circuit
control
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910530168.6A
Other languages
English (en)
Other versions
CN111522763A (zh
Inventor
章晋祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M31 Technology Corp
Original Assignee
M31 Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M31 Technology Corp filed Critical M31 Technology Corp
Priority to CN202210115543.2A priority Critical patent/CN114637716B/zh
Publication of CN111522763A publication Critical patent/CN111522763A/zh
Application granted granted Critical
Publication of CN111522763B publication Critical patent/CN111522763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/038—Multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/04—Systems for the transmission of one television signal, i.e. both picture and sound, by a single carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种放大器的负载电路和驱动电路。所述负载电路包括第一电阻组件、第一晶体管及三态控制电路。所述第一晶体管具有第一控制端子、第一连接端子及第二连接端子。所述第一连接端子通过所述第一电阻组件耦接到第一放大输出端子与连接节点的其中之一。所述第二连接端子耦接到所述第一放大输出端子与所述连接节点的其中另一。所述三态控制电路具有耦接到所述第一控制端子的信号输出端。当所述信号输出端处于低阻态时，所述第一控制端子接收从所述信号输出端输出的第一控制信号。当所述信号输出端处于高阻态时，所述第一控制端子接收不同于所述第一控制信号的第二控制信号。所述负载电路能够支持不同的接口标准，满足不同的共模电压规格。

Description

支持多种接口标准的放大器的负载电路及驱动电路
技术领域
本公开涉及支持多种接口标准的电路，尤其涉及一种可支持多种接口标准的放大器的负载电路及驱动电路。
背景技术
高速接口(high-speed interface)的发展可用来处理在电子组件之间或之中传输的大量数据。举例来说，由于高分辨率图像涉及大量的数据，故可采用高速接口来连接图像传感器与高分辨率显示器。此外，具有低功耗的高速接口已广泛应用于可携式电子装置中，以延长电池寿命。具有功耗的高速接口的一个例子是subLVDS，其为低电压差分信号(low-voltage differential signaling，LVDS)标准的一个分支。subLVDS可用于远距离的图像数据传输。具有低功耗的高速接口的另一个例子是MIPI D-PHY，其是由移动产业处理器接口(Mobile Industry Processor Interface，MIPI)标准所规定。MIPI D-PHY定义了相对较低的共模电压(common mode voltage)。
发明内容
本申请的实施例公开了可支持多种接口标准的接收器之中的放大器的负载电路、以及可支持多种接口标准的传输器之中的驱动电路。
本申请的某些实施例可包括一种放大器的负载电路。所述负载电路包括一第一电阻组件、一第一晶体管以及一三态控制电路。所述第一晶体管具有一第一控制端子、一第一连接端子以及一第二连接端子。所述第一连接端子通过所述第一电阻组件耦接到所述放大器的一第一放大输出端子与一第一连接节点的其中之一。所述第二连接端子耦接到所述第一放大输出端子与所述第一连接节点的其中另一。所述三态控制电路具有耦接到所述第一控制端子的一信号输出端。所述三态控制电路用以将所述信号输出端设定为一低阻态与一高阻态的其中之一。当所述信号输出端处于所述低阻态时，所述第一控制端子用以接收从所述信号输出端输出的一第一控制信号；当所述信号输出端处于所述高阻态时，所述第一控制端子用以接收与所述第一控制信号不同的一第二控制信号。
本申请的某些实施例可包括一种放大器的负载电路。所述负载电路包括一第一晶体管、一第二晶体管、一第一电阻组件、一第二电阻组件以及一三态控制电路。所述第一晶体管具有一第一控制端子、一第一连接端子以及一第二连接端子。所述第二连接端子耦接到一参考电压。所述第二晶体管具有一第二控制端子、一第三连接端子及一第四连接端子。所述第四连接端子耦接到所述参考电压。所述第一电阻组件耦接到所述放大器的一第一放大输出端子与所述第一连接端子之间。所述第二电阻组件耦接到所述放大器的一第二放大输出端子与所述第三连接端子之间。所述三态控制电路具有一信号输出端，所述信号输出端耦接到所述第一控制端子与第二控制端子中的每一者。所述三态控制电路用以将所述信号输出端设定为一低阻态与一高阻态的其中之一。
本申请的某些实施例可包括一种用于接收一数据输入以产生一数据输出的驱动电路。所述驱动电路包括一第一输出端子、一第一开关、一第二开关、一第三开关以及一电源。所述第一输出端子用以输出所述数据输出。所述第一开关根据所述数据输入以选择性地耦接到所述第一输出端子与一电源供应节点之间。所述第二开关根据所述数据输入以选择性地耦接到所述第一输出端子与一第一参考节点之间。所述第三开关选择性地耦接到所述第一参考节点与一参考电压之间。所述电源用以选择性地将一供应电压信号与一供应电流信号的其中之一提供给所述电源供应节点。当所述电源用以提供所述供应电压信号时，所述第三开关会开启；当所述电源用以提供所述供应电流信号时，所述第三开关会关闭。
本申请的某些实施例可包括一种用以接收一数据输入以产生一数据输出的驱动电路。所述驱动电路包括一对差分输出端子、一电源、一第一开关、一第二开关、一第三开关、一第四开关、一第五开关以及一第六开关。所述对差分输出端子用以输出所述数据输出。所述对差分输出端子具有一第一输出端子以及一第二输出端子。所述电源用以根据一电源切换信号选择性地将一供应电压信号与一供应电流信号的其中之一提供给一电源供应节点。所述第一开关根据所述数据输入以选择性地耦接到所述第一输出端子与所述电源供应节点之间。所述第二开关根据所述数据输入以选择性地耦接到所述第一输出端子与一第一参考节点之间。所述第三开关根据所述电源切换信号选择性地耦接到所述第一参考节点与一参考电压之间。所述第四开关根据所述数据输入以选择性地耦接到所述第二输出端子与所述电源供应节点之间。所述第五开关根据所述数据输入以选择性地耦接到所述第二输出端子与一第二参考节点之间。所述第六开关选择性地耦接到所述第二参考节点与所述参考电压之间。
通过可支持多种接口标准的数据传输/接收方案，信号处理装置(譬如图像信号处理器芯片)在接收器端与传输器端均可满足不同的共模电压规格。此外，相比于采用不同接口标准各自专用的电路的信号处理装置，使用本申请的数据传输/接收方案的信号处理装置可具有相对较小的电路面积，从而可降低制造成本。
附图说明
在阅读了下文实施方式以及附随图式时，能够最佳地理解本公开的多种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小某些特征的尺寸。
图1是根据本申请某些实施例的一例示性电子系统的方块图。
图2是根据本申请某些实施例的图1所示的接收器电路的至少一部份的一实施方式的示意图。
图3是根据本申请某些实施例的图2所示的放大器的一实施方式的示意图。
图4A是根据本申请某些实施例的图3所示的放大器在一第一操作模式下的操作的示意图。
图4B是根据本申请某些实施例的图3所示的放大器在一第二操作模式下的操作的示意图。
图5是根据本申请某些实施例的图2所示的放大器的另一实施方式的示意图。
图6是根据本申请某些实施例的图1所示的接收器电路的至少一部分的另一实施方式的示意图。
图7是根据本申请某些实施例的图1所示的接收器电路的至少一部分的另一实施方式的示意图。
图8是根据本申请某些实施例的图1所示的接收器电路的至少一部分的另一实施方式的示意图。
图9是根据本申请某些实施例的图1所示的传输器电路的至少一部分的一实施方式的示意图。
图10是根据本申请某些实施例的图9所示的驱动电路的一实施方式的示意图。
图11A是根据本申请某些实施例的图10所示的驱动电路在一第一操作模式下的操作的示意图。
图11B是根据本申请某些实施例的图10所示的驱动电路在二第一操作模式下的操作的示意图。
图12是根据本申请某些实施例的图10所示的电源的一实施方式的示意图。
图13是根据本申请某些实施例的图1所示的传输器电路的至少一部分的另一实施方式的示意图。
图14是根据本申请某些实施例的图1所示的传输器电路的至少一部分的另一实施方式的示意图。
具体实施方式
以下披露内容公开了多种实施方式或例示，其能用以实现本申请内容的不同特征。下文所述的参数值、组件与配置的具体例子用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。举例来说，下文所述的参数值会随着给定的技术节点(technology node)而不同，例如先进CMOS技术节点、先进FinFET技术节点或其他半导体技术节点。作为另一示例，给定技术节点的参数值也可随着特定的应用或操作情境而变化。另外，本申请内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
此外，当可理解，若将一部件描述为与另一部件“连接(connected to)”或“耦接(coupled to)”，则两者可直接连接或耦接，或两者之间可能出现其他中间(intervening)部件。
由于不同的高速接口具有不同的接口标准/规格，可在同一个传输器/接收器中针对不同接口标准设置各别的专用电路，以支持不同接口标准。举例来说，接收器可采用分别专用于subLVDS及MIPI-DHY的两个电路，以满足各自的共模电压规格，但这样会增加电路面积及提高成本。
本申请公开了多个例示性的负载电路，其可用于放大器中，每一负载电路可作为支持多种接口标准的接收器前端电路(receiver front-end circuit)的一部分。举例来说，上述多种接口标准可包括以下至少一种：subLVDS标准、MIPI D-PHY标准、高清晰度多媒体接口(High Definition MultimediaInterface，HDMI)标准、显示端口(DisplayPort，DP)接口标准以及其他高速接口标准。在某些实施例中，通过使用三态控制电路(tristatecontrol circuit)，例示性的负载电路可回应不同的接口标准来调整晶体管开关的电压降，因而满足不同的共模电压规格。
本申请还公开了多个例示性的驱动电路，每一驱动电路可作为支持多种接口标准的传输器前端电路的一部分。举例来说，上述多种接口标准可包括以下至少一种：subLVDS标准、MIPI D-PHY标准以及其他高速接口标准。在某些实施例中，利用可作为电压源与电流源的电源，例示性的驱动电路可根据不同的操作情境来作为电压模式驱动器或电流模式驱动器，从而调整输出端子的电压信号电平，以满足不同的共模电压规格。
图1是根据本申请某些实施例的一例示性电子系统100的方块图。电子系统100可由多种不同类型的信号传输系统来实施，譬如图像信号传输系统、音频信号传输系统、多媒体信号传输系统、电子信号传输系统或光学信号传输系统。电子系统100可包括(但不限于)一传输装置110、一信号处理装置120及一接收装置130。举例来说(但本申请不限于此)，电子系统100可用来传输图像数据。传输装置110可由图像数据源端(image data source)来实施，例如由图像捕获设备或图像传感器来实施。信号处理装置120可由图像信号处理器(image signal processor，ISP)来实施，或由芯片中的特定应用集成电路(application-specific integrated circuit，ASIC)来实施。接收装置130可由图像数据接收端(imagedata sink)来实施，例如由显示设备来实施。
在此实施例中，信号处理装置120可利用一接收器电路(标记为RX)122与一传输器电路(标记为TX)124，分别和传输装置110与接收装置130进行通讯。值得注意的是，接收器电路122可回应不同的接口标准而操作在不同的操作模式。如此一来，信号处理装置120可依据不同的接口标准与传输装置110进行通讯。举例来说，当传输装置110的一传输器电路(标记为TX)112用来传送与一接口标准兼容的一数据信号DS1时，信号处理装置120的接收器电路122可操作在一操作模式，以接收与所述接口标准兼容的数据信号DS1。当传输器电路112用来传送与另一接口标准(不同于所述接口标准)兼容的一数据信号DS2时，接收器电路122可操作在另一操作模式以接收与所述另一相同接口标准兼容的数据信号DS2。相比于采用各自专用的接收器电路以分别接收与不同接口标准兼容的数据信号的信号处理装置，由于分别与不同接口标准兼容的数据信号均可被共享的接收器电路122成功地接收，因此，信号处理装置120可具有较小的电路面积。
此外，或者在一替代选择中，通过可回应不同的接口标准而操作在不同的操作模式的传输器电路124，信号处理装置120可基于不同的接口标准与接收装置130进行通讯。举例来说，当接收装置130的一接收器电路(标记为RX)132用来接收与一接口标准兼容的一数据信号DS1’时，信号处理装置120的传输器电路124可操作在一操作模式，以传送与所述接口标准兼容的数据信号DS1’。当接收器电路132用来接收与另一接口标准(不同于所述接口标准)兼容的一数据信号DS2’时，传输器电路124可操作在另一操作模式以传送与所述另一相同接口标准兼容的数据信号DS2’。相比于采用各自专用的传输器电路子以分别传送与不同接口标准兼容的数据信号的信号处理装置，由于分别与不同接口标准兼容的数据信号均可被共享的传输器电路124成功地传送，因此，信号处理装置120可具有较小的电路面积。
请注意，于某些实施例中，传输装置110的传输器电路112可回应不同的接口标准操作在不同的操作模式。因此，通过传输器电路112，而不是多个专用的传输器电路，传输装置110即可基于不同的接口标准与信号处理装置120进行通讯。举例来说，当信号处理装置120的接收器电路122用来接收与一接口标准兼容的数据信号DS1时，传输装置110的传输器电路112可操作在一操作模式，以传送与所述接口标准兼容的数据信号DS1。当接收器电路122用来接收与另一接口标准(不同于所述接口标准)兼容的数据信号DS2时，传输器电路112可操作在另一操作模式，以传送与所述另一接口标准兼容的数据信号DS2。
相似地，于某些实施例中，接收装置130的接收器电路132可回应不同的接口标准操作在不同的操作模式。因此，通过接收器电路132，而不是多个专用的接收器电路，接收装置130即可基于不同的接口标准与信号处理装置120进行通讯。举例来说，当信号处理装置120的传输器电路124用来传送与一接口标准兼容的数据信号DS1’时，接收装置130的接收器电路132可操作在一操作模式下，以接收与所述接口标准兼容的数据信号DS1’。当传输器电路124用来传送与另一接口标准(不同于所述接口标准)兼容的数据信号DS2’时，接收器电路132可操作在另一操作模式，以接收与所述另一相同接口标准兼容的数据信号DS2’。
为了方便说明，下文参照图1所示的信号处理装置120来描述本申请所公开的可支持多种接口标准的信号接收/传输方案。然而，这并非用来作为本申请的限制。本领域的术人员当可理解，本申请所公开的信号接收/传输方案可应用于以下至少一者：图1所示的传输装置110、图1所示的接收装置130以及具有传输器/接收器电路的其他装置。
首先，参照图2，其是根据本申请某些实施例的图1所示的接收器电路122的至少一部份的一实施方式的示意图。放大器222可以是(但不限于)图1所示的接收器电路122的前端电路的一实施例。在此实施例中，可将放大器222可实施为一差分放大器，其包括一对放大输入端子TIR1及TIR2、一对放大输出端子TOR1及TOR2、一放大电路242以及一负载电路244。多个放大输入端子TIR1及TIR2用以接收一对差分输入信号SIR1及SIR2，其可为图1所示的数据信号DS1/DS2的实施例。多个放大输出端子TOR1及TOR2用以输出一对差分输出信号SOR1及SOR2。放大电路242耦接到多个放大输入端子TIR1与TIR2以及多个放大输出端子TOR1与TOR2，并可由一差分对(differential pair)来实施。所述差分对用以回应多个差分输入信号SIR1及SIR2来提供一对差分电流信号IR1及IR2。
负载电路244耦接到多个放大输出端子TOR1及TOR2，用以回应多个电流信号IR1及IR2而产生多个输出信号SOR1及SOR2。负载电路244包括(但不限于)多个晶体管MR1及MR2、多个电阻组件RR1及RR2，以及一个三态控制电路250。晶体管MR1具有一控制端子TCR1、一连接端子TNR11以及一连接端子TNR12。晶体管MR2具有一控制端子TCR2、一连接端子TNR21及一连接端子TNR22。晶体管MR1/MR2的一个连接端子通过相对应的一阻抗组件耦接到一放大输出端子与一连接节点的其中之一，而晶体管MR1/MR2的另一个连接端子耦接到所述放大输出端子与所述连接节点的其中另一。在此实施例中，晶体管MR1的连接端子TNR11通过电阻组件RR1耦接到放大输出端子TOR1，晶体管MR1的连接端子TNR12耦接到一连接节点NR1。此外，晶体管MR2的连接端子TNR21通过电阻组件RR2耦接到放大输出端子TOR2，晶体管MR2的连接端子TNR22耦接到一连接节点NR2。连接节点NR1与连接节点NR2均可耦接到接地电压。然而，本领域的技术人员当可理解，连接节点NR1/NR2可耦接到其他参考电压或其他电路组件，而不至于悖离本申请的范围。
电阻组件RR1耦接到放大输出端子TOR1与连接端子TNR11之间。电阻组件RR2耦接到放大输出端子TOR2与连接端子TNR21之间。三态控制电路250具有一三态使能端子(tristateenable terminal)TES、一信号输入端子TIS及一信号输出端子TOS，其中信号输出端子TOS耦接到多个控制端子TCR1与TCR2的每一者。三态控制电路250用以根据输入至三态使能端子TES的一三态使能信号SE，将信号输出端子TOS设定为一低阻态与一高阻态的其中之一。举例来说(但本申请不限于此)，当信号输出端子TOS处于所述低阻态时，控制端子TCR1/TCR2用以接收从信号输出端子TCR1输出的一控制信号SC1。位于放大输出端子TOR1/TOR2的一电压信号可由三态控制电路250所输出的控制信号SC1来决定。当信号输出端子TOS处于所述高阻态时，控制端子TCR1/TCR2用以接收不同于控制信号SC1的一控制信号SC2。位于放大输出端子TOR1/TOR2的所述电压信号可由输入至控制端子TCR1/TCR2的控制信号SC2来决定。
在此实施例中，可将三态控制电路250实施为三态反相器(tristateinverter)。当信号输出端子TOS被设定为所述低阻态时，三态控制电路250可用来反相一控制信号SC1’以产生控制信号SC1。然而，这并非用来限制本申请。采用其他类型的三态控制电路，诸如三态缓冲器(tristate buffer)，以选择性地提供控制信号SC1至控制端子TCR1/TCR2也是可行的。
在操作中，多个输入信号SIR1及SIR2可依据一第一接口标准传输到放大器222，其中所述第一接口标准界定了多个输入信号SIR1及SIR2的一第一共模输入电压范围。为了成功地接收与所述第一接口标准兼容的多个输入信号SIR1及SIR2，放大器222可操作在一第一操作模式，以确保多个输出信号SOR1及SOR2可具有适当的共模输出电压。举例来说，在所述第一操作模式中，三态控制电路250可根据三态使能信号SE将信号输出端子TOS设定为所述低阻态。此外，三态控制电路250可输出控制信号SC1以开启(turn on)多个晶体管MR1及MR2，因而在多个连接端子TNR11与TNR12两者之间以及多个连接端子TNR21与TNR22两者之间产生一电压降VD1。在多个连接节点NR1及NR2均耦接到接地电压的某些情形中，多个输出信号SOR1及SOR2可具有共模输出电压VCO1，其可由以下方程式来表示，其中I代表电流信号IR1/IR2的共模电流，R代表电阻组件RR1/RR2的电阻值。
VCO1＝I×R+VD1
当多个输入信号SIR1及SIR2依据一第二接口标准传输到放大器222时，其中所述第二接口标准界定了多个输入信号SIR1及SIR2的一第二共模输入电压范围，放大器222可操作在一第二操作模式，以确保多个输出信号SOR1及SOR2可具有与所述第二共模输入电压范围匹配的适当的共模输出电压。举例来说，在所述第二操作模式中，三态控制电路250可根据三态使能信号SE将信号输出端子TOS设定为所述高阻态。当信号输出端子TOS进入所述高阻态时，多个晶体管MR1及MR2是受到控制信号SC2的控制，而不是受到控制信号SC1的控制，从而在多个连接端子TNR11与TNR12两者之间以及多个连接端子TNR21与TNR22两者之间产生一电压降VD2。在多个连接节点NR1及NR2均耦接到接地电压的某些情形中，多个输出信号SOR1/SOR2可具有共模输出电压VCO2，其可由以下方程式来表示。
VCO2＝I×R+VD2
由于晶体管的两个连接端子(譬如漏极端与源极端)之间的电压降是回应控制端子的信号电平而改变，所述第一操作模式中的电压降VD1和所述第二操作模式中的电压降VD2会因为输入至控制端子TCR1/TCR2的控制信号SC1与控制信号SC2各自具有不同的信号电平的缘故而有所不同。因此，负载电路244可使用三态控制电路250来动态地调整晶体管MR1/MR2的电压降，从而满足不同的接口标准所界定的不同需求。
为了方便理解本申请的内容，以下提供某些实施例以进一步说明本申请的信号接收方案。本领域的技术人员当可理解，采用图2所示的放大器222的其他实施例亦属于本申请的范围。
图3是根据本申请某些实施例的图2所示的放大器222的一实施方式的示意图。在此实施例中，放大器322包括一放大电路342及一负载电路344。放大电路342可实施为一差分对，其包括(但不限于)一电流源343以及一对晶体管MA1及MA2。电流源343用以提供一电流信号IS。晶体管MA1具有一控制端子TCA1、一连接端子TNA11及一连接端子TNA12，其分别耦接到放大输入端子TIR1、电流源343及放大输出端子TOR1。晶体管MA2具有控制端子TCA2、连接端子TNA21及连接端子TNA22，其分别耦接到放大输入端子TIR2、电流源343及放大输出端子TOR2。本领域的技术人员当可理解，可将放大电路342实施为其他类型的放大电路或差分对，而不至于悖离本申请的范围。
负载电路344可包括图2所示的多个晶体管MR1及MR2、图2所示的多个电阻组件RR1及RR2、一三态控制电路350以及一开关电路356。三态控制电路350可由一三态反相器来实施，其中所述三态反相器包括(但不限于)一反相器352及一开关SWT。反相器352根据三态使能信号SE以通过开关SWT选择性地耦接到信号输出端子TOS。在此实施例中，开关SWT可受到三态使能信号SE的控制。当开关SWT根据三态使能信号SE而开启(switched on)时，信号输出端子TOS处于所述低阻态。当开关SWT根据三态使能信号SE而关闭(switched off)时，信号输出端子TOS处于所述高阻态。
开关电路356用以选择性地将控制信号SC2耦接到多个控制端子TCR1与TCR2中的每一者。当信号输出端子TOS处于所述低阻态时，开关电路356用以断开控制信号SC2与控制端子TCR1/TCR2之间的连接。当信号输出端子TOS处于所述高阻态时，开关电路356用以将控制信号SC2耦接到控制端子TCR1/TCR2。因此，当信号输出端子TOS处于所述低阻态时，位于放大输出端子TOR1/TOR2的电压信号可由三态控制电路350所输出的控制信号SC1来决定。当信号输出端子TOS处于所述高阻态时，位于放大输出端子TOR1/TOR2的电压信号可由输入至控制端子TCR1/TCR2的控制信号SC2来决定。
在此实施例中，控制信号SC2可以是(但不限于)位于多个连接端子TNR11与TNR21至少一者的电压信号。开关电路356用以选择性地将连接端子TNR11耦接到控制端子TCR1。举例来说，开关电路356可包括一开关SWS1，其是选择性地耦接到连接端子TNR11与控制端子TCR1之间。当信号输出端子TOS处于所述低阻态时，开关SWS1会关闭。当信号输出端子TOS处于所述高阻态时，开关SWS1会开启。举例来说(但本申请不限于此)，开关SWT可由三态使能信号SE来控制，而开关SWS1则可由三态使能信号SE的反相信号SE’来控制。
此外，或者在一替代选择中，开关电路356还可用来选择性地将连接端子TNR21耦接到控制端子TCR2。举例来说，开关电路356可包括一开关SWS2，其是选择性地耦接到连接端子TNR21与控制端子TCR2之间。当信号输出端子TOS处于所述低阻态时，开关SWS2会关闭。当信号输出端子TOS处于所述高阻态时，开关SWS2会开启。举例来说(但本申请不限于此)，开关SWT可由三态使能信号SE所控制，而开关SWS2则可由三态使能信号SE的反相信号SE’来控制。
以下实施例基于subLVDS标准与MIPI D-PHY标准来说明负载电路344的优点。然而，这只是方便说明而已，并非用来限制本申请。本申请所述的负载电路亦适用于(但不限)除了subLVDS标准与MIPI-PHY标准以外的多种接口标准。
图4A是根据本申请某些实施例的图3所示的放大器322在一第一操作模式下的操作的示意图。在此实施例中，所述第一操作模式可以是(但不限于)MIPID-PHY模式。共模输入电压VCI1可等于0.2伏特，此为MIPI D-PHY标准所界定的标称共模电压(nominal common-mode voltage)。在操作中，开关SWT会开启，而多个开关SWS1与SWS2均关闭。由于输入至控制端子TCR1的控制信号SC1具有足够的信号电平，电压降VD1等于或大致等于0。与共模输入电压VCI1相对应/匹配的共模输出电压VCO1，等于电流信号IR1的共模电流值与电阻组件RR1的电阻值两者的乘积，即I×R。
参照图4B，其是根据本申请某些实施例的图3所示的放大器322在一第二操作模式下的操作的示意图。在此实施例中，所述第二操作模式可以是(但不限于)subLVDS模式。共模输入电压VCI2可等于0.9伏特，此为subLVDS标准所界定的标称共模输入电压。为了匹配共模输入电压VCI2，放大器322可用来提供比共模输出电压VCO1高0.7伏特的共模输出电压VCO2。在操作中，开关SWT会关闭，而多个开关SWS1及SWS2均开启。因此，连接端子TNR11可连接到控制端子TCR1以形成二极管接法的晶体管，且连接端子TNR21也可连接到控制端子TCR2以形成二极管接法的晶体管。共模输出电压VCO2可表示为I×R+Vth，即共模电流I与电阻值R的乘积和晶体管MR1/MR2的阈值电压的总和。由于可将晶体管MR1/MR2的阈值电压Vth设计成等于0.7伏特，放大器322可作为MIPI D-PHY与subLVDS的复合式接收器前端电路(comboreceiver front-end circuit)。
图5是根据本申请某些实施例的图2所示的放大器222的另一实施方式的示意图。放大器522的电路结构与图3所示的放大器322的电路结构相似，不同之处在于负载电路544的开关电路556的结构。开关电路556包括一开关SWS3，其是选择性地耦接到控制信号SC2与控制端子TCR1/TCR2之间。控制信号SC2可以是由一电压产生器，诸如电压稳压器(voltageregulator)或低压差稳压器(low dropout regulator，LDO)，所提供的可调整或固定的电压。当信号输出端子TOS处于所述低阻态时，开关SWS3会关闭，以断开控制信号SC2与控制端子TCR1/TCR2之间的连接。当信号输出端子TOS处于所述高阻态时，开关SWS3会开启，以将控制信号SC2耦接到控制端子TCR1/TCR2。由于本领域的技术人员在阅读图1至图4B相关的段落说明之后，应可理解放大器522的操作，为求简洁起见，相似的说明在此便不再赘述。
值得注意的是，图2至图5所示的电阻组件及晶体管的排列设置，只是为了方便说明而已，并非用来限制本申请的范围。参照图6，其是根据本申请某些实施例的图1所示的接收器电路122的至少一部分的另一实施方式的示意图。放大器622的电路结构与图2所示的放大器222的电路结构相似，不同之处在于负载电路644的多个电阻组件RR1及RR2均耦接到一晶体管与一连接节点之间。在此实施例中，连接端子TNR12通过电阻组件RR1耦接到连接节点NR1，而连接端子TNR11耦接到放大输出端子TOR1。此外，连接端子TNR22通过电阻组件RR2耦接到连接节点NR2，而连接端子TNR21耦接到放大输出端子TOR2。放大器622可采用与参照图2至图5所述的电路结构与操作相似的电路结构及操作。由于本领域的技术人员在阅读图1至图5相关的段落说明之后，应可理解放大器622的操作，为求简洁起见，进一步的说明在此便不再赘述。
图7是根据本申请某些实施例的图1所示的接收器电路122的至少一部分的另一实施方式的示意图。放大器722的电路结构与图2所示的放大器222的电路结构相似，不同之处在于可将负载电路744的多个晶体管MR3及MR4可由p沟道晶体管(p-channel transistor)来实施，而不是n沟道晶体管(n-channel transistor)。因此，可将放大电路742实施为一差分对，其包括一电流槽743。晶体管MR3具有一控制端子TCR3、一连接端子TNR31及一连接端子TNR32。连接端子TNR31通过电阻组件RR1耦接到放大输出端子TOR1，而连接端子TNR32耦接到连接节点NR3。晶体管MR4具有一控制端子TCR4、一连接端子TNR41及一控制端子TNR42。连接端子TNR41通过电阻组件RR2耦接到放大输出端子TOR2，而连接端子TNR42耦接到连接节点NR4。多个连接节点NR3及NR4均可耦接到参考电压，譬如供应电压。放大器722可采用与参照图2至图6所述的电路结构及操作相似的电路结构及操作。由于本领域的技术人员在阅读图1至图6相关的段落说明之后，应可理解放大器722的操作，为求简洁起见，进一步的说明在此便不再赘述。
图8是根据本申请某些实施例的图1所示的接收器电路122的至少一部分的另一实施方式的示意图。放大器822的电路结构与图2所示的放大器222的电路结构相似，不同之处在于放大器822采用单端(single-ended)结构，而不是图2所示的负载电路244的差分结构。举例来说，放大器822的放大电路842耦接到放大输入端子TIR1与放大输出端子TOR1之间。放大器822的负载电路844可包括电阻组件RR1、晶体管MR1及三态控制电路250。放大器822可采用与参照图2至图7所述的电路结构与操作相似的电路结构及操作。由于本领域的技术人员在阅读图1至图7相关的段落说明之后，应可理解放大器822的操作，为求简洁起见，进一步的说明在此便不再赘述。
图9是根据本申请某些实施例的图1所示的传输器电路124的至少一部分的一实施方式的示意图。驱动电路922可以是(但不限于)图1所示的传输器电路124的前端电路的一实施例。驱动电路922用以接收一数据输入DIN以产生一数据输出DOUT。在此实施例中，驱动电路922可实施为一差分驱动器，其包括一对输出端子TOT1与TOT2，多个开关SW11-SW13与SW21-SW23，以及一电源944。多个输出端子TOT1与TOT2用以输出数据输出DOUT。数据输出DOUT包括(但不限于)一对差分输出信号SOT1与SOT2，其中各输出信号可以是图1所示的数据信号DS1’/DS2’的实施例。
开关SW11根据数据输入DIN选择性地耦接到输出端子TOT1与一电源供应节点NPS之间。开关SW12根据数据输入DIN选择性地耦接到输出端子TOT1与一参考节点NF1之间。开关SW13选择性地耦接到参考节点NF1与一参考电压VSS(譬如接地电压)之间。相似地，开关SW21根据数据输入DIN选择性地耦接到输出端子TOT2与电源供应节点NPS之间。开关SW22根据数据输入DIN选择性地耦接到输出端子TOT2与一参考节点NF2之间。开关SW23选择性地耦接到参考节点NF2与参考电压VSS之间。
多个开关SW11与SW12可基于互补(complementary)的方式来运作。举例来说，当多个开关SW11与SW12的其中之一开启时，多个开关SW11与SW12的其中另一会关闭。在此实施例中，数据输入DIN可包括一数据信号DI及一数据信号DI’，其中数据信号DI及数据信号DI’可彼此互为反相信号或非重迭(non-overlapping)信号。开关SW11可由数据信号DI来控制，而开关SW12则可由数据信号DI’来控制。相似地，多个开关SW21与SW22可基于互补的方式来运作，其中当多个开关SW21与SW22的其中之一开启时，多个开关SW21与SW22的其中另一会关闭。此外，或者在一替代选择中，多个开关SW11与SW21可基于互补的方式来运作，其中当多个开关SW11与SW21的其中之一开启时，多个开关SW11与SW21的其中另一会关闭。举例来说(但本申请不限于此)，开关SW21可由数据信号DI’来控制，而开关SW22则可由数据信号DI来控制。
电源944用以选择性地提供一供应电压信号VCC与一供应电流信号ICC的其中之一给电源供应节点NPS。在此实施例中，当电源944用以提供供应电压信号VCC时，多个开关SW13与SW23均会开启。当电源944用以提供供应电流信号ICC时，多个开关SW13与SW23均会关闭。举例来说(但本申请不限于此)，可根据一电源切换信号SSEN来控制电源944、开关SW13及开关SW23。
在操作中，当驱动电路922用以输出与一第一接口标准兼容的数据输出DOUT时，电源944可根据电源切换信号SSEN来提供供应电压信号VCC，而多个开关SW13与SW23可根据电源切换信号SSEN来开启。驱动电路922可作为电压模式驱动器，以输出与所述第一接口标准兼容的数据输出DOUT。当驱动电路922用以输出与一第二接口标准(不同于所述第一接口标准)兼容的数据输出DOUT时，电源944可根据电源切换信号SSEN来提供供应电流信号ICC，多个开关SW13与SW23可根据电源切换信号SSEN来关闭。驱动电路922可作为电流模式驱动器，以输出与所述第二接口标准兼容的数据输出DOUT。因此，驱动电路922可操作在电压驱动模式或电流驱动模式以支持多种接口标准。进一步的说明如下。
在此实施例中，驱动电路922还可包括多个电阻组件RT1与RT2。电阻组件RT1耦接到输出端子TOT1与一连接节点NC1之间，使开关SW11与开关SW12均通过连接节点NC1耦接到电阻组件RT1。相似地，电阻组件RT2耦接到输出端子TOT2与一连接节点NC2之间，使开关SW21与开关SW22均通过连接节点NC2耦接到电阻组件RT2。在某些实施例中，可将多个电阻组件RT1与RT2各自的电阻值设计为与一终端组件(termination element)(未示出)互相匹配，其中所述终端组件可位于接收器侧，譬如图1所示的接收装置130。
为了方便理解本申请的内容，以下提供某些实施例以进一步说明本申请的信号传输方案。本领域的技术人员当可理解，采用图9所示的驱动电路922的其他实施例亦属于本申请的范围。
图10是根据本申请某些实施例的图9所示的驱动电路922的一实施方式的示意图。在此实施例中，驱动电路1022包括图9所示的多个输出端子TOT1与TOT2、多个开关SW13与SW23以及多个电阻组件RT1与RT2。驱动电路1022还包括(但不限于)多个晶体管MT11、MT12、MT21、MT22、MTH1与MTH2、一负载电路1042及一电源1044。多个晶体管MT11、MT12、MT21与MT22可分别为图9所示的开关SW11、SW12、SW21与SW22的实施例。电源1044可以是图9所示的电源944的实施例。
晶体管MTH1选择性地耦接到电阻组件RT1与连接节点NC1之间，并用以在驱动操作中提供电阻组件RT1与连接节点NC1之间的电压降。晶体管MTH2选择性地耦接到电阻组件RT2与连接节点NC2之间，并用以在驱动操作中提供电阻组件RT2与连接节点NC2之间的电压降。
负载电路1042用以选择性地将一预定电压信号VP耦接到多个输出端子TOT1与TOT2。负载电路1042包括(但不限于)多个电阻组件RL11、RL12、RL21与RL22，以及多个开关SWL1-SWL3。电阻组件RL11及电阻组件RL12均耦接到输出端子TOT1，且电阻组件RL21及电阻组件RL22均耦接到输出端子TOT2。开关SWL1选择性地耦接到电阻组件RL11与预定电压信号VP之间。开关SWL2选择性地耦接到电阻组件RL21与预定电压信号VP之间。开关SWL3选择性地耦接到输出端子TOT1与输出端子TOT2之间。在此实施例中，当开关SW13/SW23开启时，多个开关SWL1-SWL3均可关闭。当开关SW13/SW23关闭时，多个开关SWL1-SWL3均可开启。
电源1044包括(但不限于)一电流源1046、一电压源1048以及多个开关SWP1与SWP2。电流源1046用以提供供应电流信号ICC。电压源1048用以提供供应电压信号VCC。开关SWP1用以根据电源切换信号SSEN将电流源1046耦接到电源供应节点NPS，而开关SWP2用以将电压源1048耦接到电源供应节点NPS，其中当开关SWP1与开关SWP2的其中之一开启时，开关SWP1与开关SWP2的其中另一会关闭。举例来说(但本申请不限于此)，开关SWP1由电源切换信号SSEN的反相信号SSEN’来控制，而开关SWP1则是由电源切换信号SSEN来控制。本领域的技术人员当可理解，可将电源1044实施为其他可提供供应电压信号及供应电流信号的电源，而不至于悖离本申请的范围。
以下实施例基于subLVDS标准与MIPI D-PHY标准来说明驱动电路1022的优点。然而，这只是方便说明而已，并非用来限制本申请。本申请所述的驱动电路亦适用于(但不限)除了subLVDS标准与MIPI-PHY标准以外的多种接口标准。
图11A是根据本申请某些实施例的图10所示的驱动电路1022在一第一操作模式下的操作的示意图。在此实施例中，所述第一操作模式可以是(但不限于)MIPI D-PHY模式。在操作中，多个开关SWP1与SWL1-SWL3根据电源切换信号SSEN来关闭。多个开关SWP2、SW13与SW23根据电源切换信号SSEN来开启。此外，晶体管MTH1与晶体管MTH2均可开启。举例来说，预定电压信号VP可输入至晶体管MTH1/MTH2的一控制端子，诸如栅极端子。因此，驱动电路1022可作为用于输出数据输出DOUT的电压模式驱动器。由于MIPI D-PHY标准界定了0.2伏特的标称共模电压，因此，电压源1048可提供0.4伏特的供应电压信号VCC，使多个输出信号SOT1与SOT2可具有0.2伏特的共模输出电压。
值得注意的是，由于可根据不同的电路需求来设计供应电压信号VCC的信号电平，因此，操作在电压驱动模式下的驱动电路1022可支持其他不同于MIPID-PHY标准的接口标准。
参照图11B，其是根据本申请某些实施例的图10所示的驱动电路1022在一第二操作模式下的操作的示意图。在此实施例中，所述第二操作模式可以是(但不限于)subLVDS模式。在操作中，多个开关SWP1与SWL1-SWL3根据电源切换信号SSEN来开启。多个开关SWP2、SW13与SW23根据电源切换信号SSEN来关闭。此外，晶体管MTH1与晶体管MTH2均会开启。因此，驱动电路1022可作为用于输出数据输出DOUT的电流模式驱动器。由于subLVDS标准界定了0.9伏特的标称共模电压，因此，负载电路1042可将1.8伏特的预定电压信号VP耦接到多个输出端子TOT1与TOT2，以允许电流源1046从多个输出端子TOT1与TOT2汲取电流。在此实施例中，电阻组件RL11与电阻组件RL21可具有相同的电阻值，电阻组件RT1与电阻组件RT2可具有相同的电阻值，以及电阻组件RL12与电阻组件RL22可具有相同的电阻值。因此，当电阻组件RL11的电阻值和电阻组件RT1的电阻值相同时，多个输出信号SOT1与SOT2可具有0.9伏特的共模输出电压。
请注意，由于可根据不同的电路需求来设计预定电压信号VP的信号电平，因此，操作在电流驱动模式下的驱动电路1022可支持其他不同于subLVDS标准的接口标准。此外，或者在一替代选择中，由于可根据不同的电路需求来设计电阻组件RL11的电阻值与电阻组件RT1的电阻值之间的比例，因此，操作在电流驱动模式下的驱动电路1022可支持其他不同于subLVDS标准的接口标准。
此外，在某些实施例中，晶体管MTH1与晶体管MTH2均可由一厚栅极氧化层晶体管(thick gate oxide transistor)来实施，而多个晶体管MT11、MT12、MT21与MT22均可由一薄栅极氧化层晶体管(thin gate oxide transistor)来实施。厚栅极氧化层晶体管与薄栅极氧化层晶体管所对应的尺寸取决于所采用的半导体技术节点。举例来说，薄栅极氧化层0.18μm晶体管可由1.8伏特的电压来供电，而厚栅极氧化层0.35μm晶体管则可由3.3伏特的电压来供电。由于相比于薄栅极氧化层晶体管，厚栅极氧化层晶体管在栅极端至源极端之间以及在栅极端至漏极端之间可容忍较高的电压，因此，采用晶体管MTH1与晶体管MTH2的驱动电路1022可支持界定了高标称共模电压的接口标准。
再者，图10至图11B所示的电源1044的结构只是方便说明而已，并非用来限制本申请的范围。在某些实施例中，图10所示的电源1044的多个开关SWP1与SWP2可置换为单刀双掷(single pole double throw，SPDT)开关。在某些实施例中，电流源1046及电压源1048可共享一个或多个电路组件。参照图12，其是根据本申请某些实施例的图10所示的电源1044的一实施方式的示意图。电源1244包括(但不限于)一误差放大器(error amplifier)1246、一晶体管MLD、一电流产生器1248、一开关SWLD1及一开关SWLD2。误差放大器1246的负输入端子耦接到供应电压VCC，而误差放大器1246的正输入端子耦接到电源供应节点NPS。电流产生器1248用以提供电流供应信号ICC。开关SWLD1根据电源切换信号SSEN选择性地耦接到参考电压VDD与晶体管MLD之间。开关SWLD2根据电源切换信号SSEN的反相信号SSEN’选择性地耦接到误差放大器1246的输出端子与接地电压之间。
在操作中，当开关SWLD1与开关SWLD2的其中之一根据电源切换信号SSEN开启时，开关SWLD1与开关SWLD2的其中另一可根据电源切换信号SSEN关闭。举例来说(但本申请不限于此)，开关SWLD1可由电源切换信号SSEN来控制，而开关SWLD2可由电源切换信号SSEN的反相信号SSEN’来控制。因此，当图10所示的驱动电路1022操作在电压驱动模式时，电源1244可通过开启开关SWLD1与关闭开关SWLD2来提供供应电压信号VCC。当图10所示的驱动电路1022操作在电流驱动模式时，电源1244可通过关闭开关SWLD1与开启开关SWLD2来提供供应电流信号ICC。
值得注意的是，图9至图11B所示的电阻组件及晶体管的排列设置只是方便说明而已，并非用来限制本申请的范围。参照图13，其是根据本申请某些实施例的图1所示的传输器电路124的至少一部分的另一实施方式的示意图。驱动电路1322的电路结构与图9所示的放大器922的电路结构相似，不同之处在于开关SW11与开关SW12分别通过不同的电阻组件RT11与电阻组件RT12耦接到输出端子TOT1，且开关SW21与开关SW22分别通过不同的电阻组件RT21与电阻组件RT22耦接到输出端子TOT2。驱动电路1322可采用参照图9至图12所描述的电路结构与操作。由于本领域的技术人员在阅读图1、图9至图12相关的段落说明之后，应可理解驱动电路1322的操作，为求简洁起见，进一步的说明在此便不再赘述。
图14是根据本申请某些实施例的图1所示的传输器电路124的至少一部分的另一实施方式的示意图。驱动电路1422的电路结构与图9所示的放大器922的电路结构相似，不同之处在于驱动电路1422采用了单端结构，而不是图9所示的差分结构。驱动电路1422可采用参照图9至图13所描述的电路结构与操作。由于本领域的技术人员在阅读图1、图9至图13相关的段落说明之后，应可理解驱动电路1422的操作，为求简洁起见，进一步的说明在此便不再赘述。
通过可支持多种接口标准的数据传输/接收方案，信号处理装置(譬如ISP芯片)在接收器端与传输器端均可满足不同的共模电压规格。此外，相比于采用不同接口标准各自专用的电路的信号处理装置，使用本申请所公开的数据传输/接收方案的信号处理装置可具有相对较小的电路面积，从而可降低制造成本。
上文的叙述简要地提出了本申请某些实施例的特征，使本领域的技术人员能够更全面地理解本申请的多种态样。本领域的技术人员当可理解，其可轻易地利用本申请内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述的实施方式相同的目的和/或达到相同的优点。本领域的技术人员应当明白，这些均等的实施方式仍属于本申请内容的精神与范围，且其可进行各种变更、替代与更动，而不会悖离本申请内容的精神与范围。
附图中的符号说明：
100 电子系统
110 传输装置
112、124 传输器电路
120 信号处理装置
122、132 接收器电路
130 接收装置
222、322、522、622、722、822 放大器
242、342、742、842 放大电路
244、344、544、644、744、844、1042 负载电路
250、350 三态控制电路
343、1046 电流源
356、556 开关电路
352 反相器
743 电流槽
922、1022、1322、1422 驱动电路
944、1044、1244 电源
1046 电流源
1048 电压源
1246 误差放大器
1248 电流产生器
DIN 数据输入
DOUT 数据输出
DS1、DS1’、DS2、DS2’、DI、DI’ 数据信号
IR1、IR2、IS 电流信号
ICC 供应电流信号
MA1、MA2、MLD、MR1、MR2、MR3、MR4、MT11、MT12、MT21、MT22、MTH1、MTH2 晶体管
NF1、NF2 参考节点
NPS 电源供应节点
NC1、NC2、NR1、NR2、NR3、NR4 连接节点
RL11、RL12、RL21、RL22、RR1、RR2、RT1、RT11、RT12、RT2、RT21、RT22 电阻组件
SC1、SC1’、SC2 控制信号
SE 三态使能信号
SE’、SSEN’ 反相信号
SIR1、SIR2 输入信号
SOR1、SOR2、SOT1、SOT2 输出信号
SSEN 电源切换信号
SW11-SW13、SW21-SW23、SWL1-SWL3、SWLD1、SWLD2、SWP1、SWP2、SWS1、SWS2、SWS3、SWT 开关
TCA1、TCA2、TCR1、TCR2、TCR3、TCR4 控制端子
TES 三态使能端子
TIR1、TIR2 放大输入端子
TIS 信号输入端子
TNA11、TNA12、TNA21、TNA22、TNR11、TNR12、TNR21、TNR22、TNR31、TNR32、TNR41、TNR42 连接端子
TOR1、TOR2 放大输出端子
TOS 信号输出端子
TOT1、TOT2 输出端子
VCC 供应电压信号
VCI1、VCI2 共模输入电压
VCO1、VCO2 共模输出电压
VD1、VD2 电压降
VP 预定电压信号
VDD、VSS 参考电压。

Claims (10)

1.一种放大器的负载电路，其特征在于，包括：
第一电阻组件；
第一晶体管，具有第一控制端子、第一连接端子及第二连接端子，所述第一连接端子通过所述第一电阻组件耦接到所述放大器的第一放大输出端子与第一连接节点的其中之一，所述第二连接端子耦接到所述第一放大输出端子与所述第一连接节点的其中另一；以及
三态控制电路，具有耦接到所述第一控制端子的信号输出端，所述三态控制电路用以将所述信号输出端设定为低阻态与高阻态的其中之一，其中当所述信号输出端处于所述低阻态时，所述第一控制端子用以接收从所述信号输出端输出的第一控制信号，且所述第一晶体管用以根据所述第一控制信号，将从所述第一放大输出端子输出的信号耦接于所述第一连接端子与所述第二连接端子；当所述信号输出端处于所述高阻态时，所述第一控制端子用以接收与所述第一控制信号不同的第二控制信号，且所述第一晶体管用以根据所述第二控制信号，将从所述第一放大输出端子输出的信号耦接于所述第一连接端子与所述第二连接端子。
2.如权利要求1所述的负载电路，其特征在于，还包括：
开关电路，用以选择性地将所述第二控制信号耦接到所述第一控制端子，其中当所述信号输出端处于所述低阻态时，所述开关电路用以断开所述第二控制信号与所述第一控制端子之间的连接；当所述信号输出端处于所述高阻态时，所述开关电路用以将所述第二控制信号耦接到所述第一控制端子。
3.如权利要求2所述的负载电路，其特征在于，所述第二控制信号是位于所述第一连接端子的电压信号，且所述开关电路用以选择性地将所述第一连接端子耦接到所述第一控制端子。
4.如权利要求1所述的负载电路，其特征在于，所述三态控制电路是三态反相器。
5.如权利要求1所述的负载电路，其特征在于，所述第一连接节点耦接到参考电压。
6.如权利要求1所述的负载电路，其特征在于，还包括：
第二晶体管，具有第二控制端子、第三连接端子以及第四连接端子，所述第二控制端子耦接到所述三态控制电路的所述信号输出端，所述第三连接端子耦接到所述放大器的第二放大输出端子，所述第四连接端子耦接到第二连接节点；以及
第二电阻组件，其中当所述第一电阻组件耦接到所述第一放大输出端子与所述第一连接端子之间时，所述第二电阻组件耦接到所述第二放大输出端子与所述第三连接端子之间；当所述第一电阻组件耦接到所述第二连接端子与所述第一连接节点之间时，所述第二电阻组件耦接到所述第四连接端子与所述第二连接节点之间。
7.如权利要求6所述的负载电路，其特征在于，所述第一连接节点与所述第二连接节点均耦接到参考电压。
8.一种放大器的负载电路，其特征在于，包括：
第一晶体管，具有第一控制端子、第一连接端子以及第二连接端子，所述第二连接端子耦接到参考电压；
第二晶体管，具有第二控制端子、第三连接端子以及第四连接端子，所述第四连接端子耦接到所述参考电压；
第一电阻组件，耦接到所述放大器的第一放大输出端子与所述第一连接端子之间；
第二电阻组件，耦接到所述放大器的第二放大输出端子与所述第三连接端子之间；以及
三态控制电路，具有信号输出端，所述信号输出端耦接到所述第一控制端子与所述第二控制端子中的每一个控制端子，所述三态控制电路用以将所述信号输出端设定为低阻态与高阻态的其中之一，其中当所述信号输出端处于所述低阻态时，所述第一晶体管用以将从所述第一放大输出端子输出的信号通过所述第一电阻组件耦接于所述第一连接端子与所述第二连接端子；当所述信号输出端处于所述高阻态时，所述第一晶体管用以将从所述第一放大输出端子输出的信号通过所述第一电阻组件耦接于所述第一连接端子与所述第二连接端子。
9.如权利要求8所述的负载电路，其特征在于，还包括：
开关电路，用以选择性地将控制信号耦接到所述第一控制端子与所述第二控制端子中的每一个控制端子，其中当所述信号输出端处于所述低阻态时，所述开关电路用以断开所述控制信号与所述第一控制端子与所述第二控制端子中的每一个控制端子之间的连接；当所述信号输出端处于所述高阻态时，所述开关电路用以将所述控制信号耦接到所述第一控制端子与所述第二控制端子中的每一个控制端子。
10.如权利要求9所述的负载电路，其特征在于，所述控制信号是位于所述第一连接端子的电压信号；且所述开关电路包括：
第一开关，选择性地耦接到所述第一连接端子与所述第一控制端子之间；以及
第二开关，选择性地耦接到所述第三连接端子与所述第二控制端子之间；
其中当所述信号输出端处于所述低阻态时，所述第一开关与所述第二开关中的每一个开关会关闭；当所述信号输出端处于所述高阻态时，所述第一开关与所述第二开关中的每一个开关会开启。
CN201910530168.6A 2019-02-01 2019-06-19 支持多种接口标准的放大器的负载电路及驱动电路 Active CN111522763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210115543.2A CN114637716B (zh) 2019-02-01 2019-06-19 支持多种接口标准的放大器的负载电路及驱动电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/264,928 US10886882B2 (en) 2019-02-01 2019-02-01 Load circuit of amplifier and driver circuit for supporting multiple interface standards
US16/264,928 2019-02-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210115543.2A Division CN114637716B (zh) 2019-02-01 2019-06-19 支持多种接口标准的放大器的负载电路及驱动电路

Publications (2)

Publication Number Publication Date
CN111522763A CN111522763A (zh) 2020-08-11
CN111522763B true CN111522763B (zh) 2022-02-25

Family

ID=71836097

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910530168.6A Active CN111522763B (zh) 2019-02-01 2019-06-19 支持多种接口标准的放大器的负载电路及驱动电路
CN202210115543.2A Active CN114637716B (zh) 2019-02-01 2019-06-19 支持多种接口标准的放大器的负载电路及驱动电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210115543.2A Active CN114637716B (zh) 2019-02-01 2019-06-19 支持多种接口标准的放大器的负载电路及驱动电路

Country Status (3)

Country Link
US (2) US10886882B2 (zh)
CN (2) CN111522763B (zh)
TW (1) TWI700889B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114625195B (zh) * 2020-12-14 2024-03-29 北京晶视智能科技有限公司 传送器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159216A (en) * 1990-10-25 1992-10-27 Triquint Semiconductor, Inc. Precision tristate output driver circuit having a voltage clamping feature
CN1119370A (zh) * 1994-08-22 1996-03-27 汤姆森消费电子有限公司 三态视频差动驱动器
CN1595796A (zh) * 2003-07-23 2005-03-16 日本电气株式会社 差分放大器及数据驱动器和显示装置
CN101662823A (zh) * 2008-08-29 2010-03-03 株式会社瑞萨科技 半导体集成电路及其动作方法
EP2472723A1 (en) * 2011-01-04 2012-07-04 austriamicrosystems AG Amplifier with non-linear current mirror
CN103618536A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种混合模式的多协议串行接口驱动器
CN104012000A (zh) * 2011-10-24 2014-08-27 天工方案公司 双模式功率放大器控制接口
CN104281720A (zh) * 2013-07-12 2015-01-14 苏州普源精电科技有限公司 具有数字输入输出功能的数据采集卡及其数据采集装置
CN104808735A (zh) * 2014-11-24 2015-07-29 上海兆芯集成电路有限公司 低电压差分信号驱动电路
CN105305988A (zh) * 2011-08-26 2016-02-03 联发科技股份有限公司 放大器、全差动式放大器以及三角积分调变器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142219A (en) * 1991-05-01 1992-08-25 Winbond Electronics North America Corporation Switchable current-reference voltage generator
US5574678A (en) 1995-03-01 1996-11-12 Lattice Semiconductor Corp. Continuous time programmable analog block architecture
DE10134450A1 (de) * 2001-07-16 2003-02-06 Infineon Technologies Ag Umschaltbare Stromquelle
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
JP2009104104A (ja) * 2007-05-30 2009-05-14 Canon Inc アクティブマトリックスディスプレイおよびその駆動方法
US7974589B2 (en) * 2008-02-13 2011-07-05 Analog Devices, Inc. High-speed data transmitters
JP4956460B2 (ja) * 2008-02-14 2012-06-20 株式会社リコー 電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器
US20110133780A1 (en) 2009-12-04 2011-06-09 Jeng-Jye Shau High performance low power output drivers
US8952725B2 (en) * 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US20200197689A1 (en) * 2012-06-26 2020-06-25 Inerventions Ab Medical therapy arrangement for applying an electrical stimulation to a human or animal subject
KR101420538B1 (ko) * 2012-12-27 2014-07-16 삼성전기주식회사 게이트 드라이버
CN103199850B (zh) * 2013-04-03 2016-03-16 中国科学院微电子研究所 一种低压差分信号发送器输出级驱动电路
US8786324B1 (en) * 2013-05-13 2014-07-22 Via Technologies, Inc. Mixed voltage driving circuit
CN104300956A (zh) * 2013-07-16 2015-01-21 联发科技股份有限公司 驱动电路以及控制驱动电路的方法
US9590610B2 (en) * 2014-12-30 2017-03-07 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
JP6753697B2 (ja) * 2016-05-23 2020-09-09 ローム株式会社 Ｃｍｏｓ出力回路
IT201700021364A1 (it) 2017-02-24 2018-08-24 St Microelectronics Srl Amplificatore operazionale, circuito, apparecchiatura e procedimento corrispondenti
JP6682470B2 (ja) * 2017-03-23 2020-04-15 株式会社東芝 増幅器
US20190296692A1 (en) * 2018-03-22 2019-09-26 Qualcomm Incorporated Current mode/voltage mode switchable amplifier

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159216A (en) * 1990-10-25 1992-10-27 Triquint Semiconductor, Inc. Precision tristate output driver circuit having a voltage clamping feature
CN1119370A (zh) * 1994-08-22 1996-03-27 汤姆森消费电子有限公司 三态视频差动驱动器
CN1595796A (zh) * 2003-07-23 2005-03-16 日本电气株式会社 差分放大器及数据驱动器和显示装置
CN101662823A (zh) * 2008-08-29 2010-03-03 株式会社瑞萨科技 半导体集成电路及其动作方法
EP2472723A1 (en) * 2011-01-04 2012-07-04 austriamicrosystems AG Amplifier with non-linear current mirror
CN105305988A (zh) * 2011-08-26 2016-02-03 联发科技股份有限公司 放大器、全差动式放大器以及三角积分调变器
CN104012000A (zh) * 2011-10-24 2014-08-27 天工方案公司 双模式功率放大器控制接口
CN104281720A (zh) * 2013-07-12 2015-01-14 苏州普源精电科技有限公司 具有数字输入输出功能的数据采集卡及其数据采集装置
CN103618536A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种混合模式的多协议串行接口驱动器
CN104808735A (zh) * 2014-11-24 2015-07-29 上海兆芯集成电路有限公司 低电压差分信号驱动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A 250mW Full-Rate 10Gb/s Transceiver Core in 90nm CMOS Using a Tri-State Binary PD with 100ps Gated Digital Output";Takashi Masuda等;《2007 IEEE International Solid-State Circuits Conference》;20070214;第438-614页 *

Also Published As

Publication number Publication date
TWI700889B (zh) 2020-08-01
US10886882B2 (en) 2021-01-05
CN114637716A (zh) 2022-06-17
US11831285B2 (en) 2023-11-28
TW202030976A (zh) 2020-08-16
US20200252037A1 (en) 2020-08-06
US20210067113A1 (en) 2021-03-04
CN111522763A (zh) 2020-08-11
CN114637716B (zh) 2024-09-10

Similar Documents

Publication Publication Date Title
US7965121B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US7701262B2 (en) Transmission line drivers and serial interface data transmission devices including the same
US20080238521A1 (en) Low differential output voltage circuit
CN108696251B (zh) 驱动电路及其使用的运算放大器电路
US20030201799A1 (en) Output circuit capable of transmitting signal with optimal amplitude and optimal common-mode voltage at receiver circuit
CN111522763B (zh) 支持多种接口标准的放大器的负载电路及驱动电路
US11336313B2 (en) Data transmission circuit
JP6076725B2 (ja) レベルシフト回路
US7843236B2 (en) Low voltage differential signal receiver
US11019392B2 (en) Methods and apparatus for an output buffer
WO2004066499A1 (ja) 半導体集積回路
US8212758B2 (en) Source driver and display utilizing the source driver
US20050275431A1 (en) High-speed low-voltage differential signaling buffer using a level shifter
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
US20220052674A1 (en) High speed level shifter
US20130063195A1 (en) Digital input buffer
KR101621844B1 (ko) 저전압 차동 신호 전송기
US11967395B2 (en) Buffers and multiplexers
JP4841343B2 (ja) レシーバアンプ回路
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US8279155B2 (en) Source driver and display utilizing the source driver
CN112242839A (zh) 输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法
KR20090036243A (ko) 고속 신호 전송과 저전력 소비를 구현하는 수신기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant