CN104300956A - 驱动电路以及控制驱动电路的方法 - Google Patents

Abstract

一种驱动电路及控制驱动电路的方法，其中该驱动电路接收数据输入并至少依据数据输入来产生输出信号。驱动电路包含一对差动输出端、电流式驱动单元以及电压式驱动单元。差动输出端具有第一输出端以及第二输出端。电流式驱动单元用以依据数据输入来将第一参考电流自该第一、第二输出端的其中之一输出，以及依据数据输入来从第一、第二输出端的其中之另一接收第一参考电流。电压式驱动单元用以依据数据输入来将第一参考电压耦接于第一、第二输出端的其中之一，以及依据数据输入来将第二参考电压耦接于第一、第二输出端的其中之另一。本发明所提供的驱动电路及控制驱动电路的方法能够同时满足低功耗与高度设计弹性的需求。

Description

驱动电路以及控制驱动电路的方法

技术领域

本发明有关于信号驱动机制，尤指一种用于信号传输的驱动电路及其控制方法。

背景技术

传统的串行/解串行(serializer/deserializer，SerDes)架构所采用的驱动电路包含电流式逻辑(current mode logic，CML)驱动器、电压式(voltage mode)驱动器，以及H桥(H-bridge)电流式驱动器(以下称作H桥驱动器)，其包含耦接于差动输出端之间的一个电阻。然而，电流式逻辑驱动器的能量损耗较大。而电压式驱动器则是缺乏设计弹性，故不适合用于传输端均衡器(transmitterequalizer，TX equalizer)设计。H桥驱动器虽具有高于电流式逻辑驱动器的功率效率，但仍低于电压式驱动器的功率效率。

因此，需要一种可同时满足低功耗与高度设计弹性的需求的驱动电路。

发明内容

为了解决上面的技术问题，本发明特提供一种可参照数据逻辑以将参考电压与参考电流耦接于阻抗组件的驱动电路及其控制方法。

依据本发明的一个实施例，其揭示一种驱动电路。驱动电路接收第一数据输入以及至少依据第一数据输入来将输出信号产生至终端组件。驱动电路包含一对差动输出端、第一电流式驱动单元以及电压式驱动单元。该对差动输出端，用以输出输出信号，其中该对差动输出端具有第一输出端以及第二输出端。第一电流式驱动单元耦接于该对差动输出端。第一电流式驱动单元用以产生第一参考电流、依据第一数据输入来将第一参考电流自第一输出端与第二输出端的其中之一输出，以及依据第一数据输入来从第一输出端与第二输出端的其中之另一接收第一参考电流。电压式驱动单元耦接于该对差动输出端。电压式驱动单元用以提供第一参考电压以及不同于第一参考电压的第二参考电压、依据第一数据输入来将第一参考电压耦接于第一输出端与第二输出端的其中之一，以及依据第一数据输入来将第二参考电压耦接于第一输出端与第二输出端的其中之另一。

依据本发明的一个实施例，其揭示一种控制驱动电路的方法。驱动电路接收第一数据输入以及至少依据第一数据输入来将输出信号产生至终端组件。驱动电路包含用来输出输出信号的一对差动输出端，该对差动输出端具有第一输出端以及第二输出端。该方法包含下列步骤：产生第一参考电流；依据第一数据输入来将第一参考电流自第一输出端与第二输出端的其中之一输出，以及依据第一数据输入来从第一输出端与第二输出端的其中之另一接收第一参考电流；提供第一参考电压以及不同于第一参考电压的第二参考电压；以及依据第一数据输入来将第一参考电压耦接于第一输出端与第二输出端的其中之一，以及依据第一数据输入来将第二参考电压耦接于第一输出端与第二输出端的其中之另一。

本发明所提供的驱动电路及控制驱动电路的方法能够同时满足低功耗与高度设计弹性的需求。

附图说明

图1为本发明驱动电路的一个实施例的功能方块示意图。

图2为图1所示的驱动电路的第一实作范例的示意图。

图3显示了图2所示的驱动电路的输出操作的示意图。

图4显示了图2所示的驱动电路的另一输出操作的示意图。

图5为图1所示的驱动电路的第二实作范例的示意图。

图6显示了图5所示的驱动电路的输出操作的示意图。

图7显示了图5所示的驱动电路的另一输出操作的示意图。

图8为图5所示的驱动电路的第一设计变化的示意图。

图9为图5所示的驱动电路的第二设计变化的示意图。

图10为图5所示的驱动电路的第三设计变化的示意图。

图11为图5所示的驱动电路的第四设计变化的示意图。

图12为本发明驱动电路的一个实施例的示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。

为了同时满足低功耗与高设计弹性的需求，本发明所提供的驱动电路可同时提供参考电流与多个参考电压，其中当参考电流依据数据逻辑(data logic)而自一对差动输出端(a pair of differential outputterminals)之中的一个输出端输出时，多个参考电压可据以耦接至该对差动输出端之中不同的输出端，以实现低功耗的驱动电路架构。本发明所提供的驱动电路架构的功率消耗甚至可低于纯电压式驱动电路的功率消耗。另外，本发明所提供的驱动电路可具有高度的设计弹性，故可应用于均衡器架构之中。为了便于理解本发明的技术特征，以下以位于一个串行/解串行传输器(SerDes transmitter)之中的一个驱动电路的实作范例来说明，然而，本领域的技术人员应可了解这并非用来作为本发明的限制。

请参阅图1，其为本发明驱动电路的一个实施例的功能方块示意图。在此实施例中(但本发明不限于此)，驱动电路100可实作于一个串行/解串行传输器(未显示于图1)之中。具体来说，驱动电路100可接收数据输入DIN0，以及依据数据输入DIN0来产生输出信号SOUT至终端组件(termination element)(在此实施例中，以终端电阻RT来实作)，其中终端电阻RT可位于一个串行/解串行接收器中(SerDesreceiver)(未显示于图1)。驱动电路100可包含一对差动输出端102(具有输出端T1与输出端T2)、电流式驱动单元110以及电压式驱动单元120，其中输出信号SOUT可视为输出端T1与输出端T2之间的电压差，并可对应于输出数据逻辑(例如，对应于正电压的逻辑“1”，或对应于负电压的逻辑“0”)。

电流式驱动单元110耦接于该对差动输出端102，并可用来产生参考电流IR，其中电流式驱动单元110可依据数据输入DIN0来将参考电流IR自输出端T1与输出端T2的其中之一的输出，以及依据数据输入DIN0来从输出端T1与输出端T2的其中之另一接收参考电流IR。更具体地说，在参考电流IR自输出端T1与输出端T2的其中之一输出的情形下，参考电流IR可先流经终端电阻RT，接着再经由输出端T1与输出端T2的其中之另一流入电流式驱动单元110，换言之，电流式驱动单元110可改变参考电流IR流经终端电阻RT的方向，进而改变输出端T1的电平与输出端T2的电平。

另外，在电流式驱动单元110将参考电流IR自输出端T1输出而从输出端T2接收参考电流IR的情形下，由于输出端T1的电压大于输出端T2的电压，因此，输出信号SOUT可对应于特定输出数据逻辑(例如，逻辑“1”)；而在电流式驱动单元110将参考电流IR自输出端T2输出而从输出端T1接收参考电流IR的情形下，输出信号SOUT可对应于另一特定输出数据逻辑(例如，逻辑“0”)。值得注意的是，输出端T1与输出端T2之间的电压差可以是参考电流IR流经终端电阻RT所产生的电压降，其意味着电流式驱动单元110的输出电流可有效率地提供给串行/解串行接收器。

电压式驱动单元120耦接于该对差动输出端102，并可提供参考电压VR1以及不同于参考电压VR1的另一参考电压VR2，其中电压式驱动单元120可依据数据输入DIN0来将参考电压VR1耦接于输出端T1与输出端T2的其中之一，以及依据数据输入DIN0来将参考电压VR2耦接于输出端T1与输出端T2的其中之另一。更具体地说，参考电压VR1与参考电压VR2可分别提供给该对差动输出端102的两输出端，以使输出端T1与输出端T2可具有不同的电平，进而提供串行/解串行接收器所需的输出电压。

举例来说，在参考电压VR1大于参考电压VR2的情形下，当参考电压VR1耦接于输出端T1而参考电压VR2耦接于输出端T2时，输出信号SOUT可对应于特定输出数据逻辑(例如，逻辑“1”)；以及当参考电压VR1耦接于输出端T2而参考电压VR2耦接于输出端T1时，输出信号SOUT可对应于另一特定输出数据逻辑(例如，逻辑“0”)。值得注意的是，输出端T1与输出端T2的其中之一可与参考电压VR1等电平，以及输出端T1与输出端T2的其中之另一可与参考电压VR2等电平，其意味着在电压式驱动单元120的输出电压可有效率地提供给该对差动输出端102。

由上可知，电流式驱动单元110可有效率地提供输出电流，而电压式驱动单元120可有效率地提供输出电压，因此，本发明所提供的驱动电路架构可具有较高的功率效率。举例来说，在参考电压VR1大于参考电压VR2的情形下，当电流式驱动单元110依据数据输入DIN0来将参考电流IR自输入端T1输出而从输入端T2接收参考电流IR时，电压式驱动单元120可依据数据输入DIN0来将参考电压VR1耦接于输出端T1而将参考电压VR2耦接于输出端T2，因此，当输出端T1与输出端T2的其中之一与参考电压VR1等电平、输出端T1与输出端T2的其中之另一与参考电压VR2等电平，以及参考电压VR1与参考电压VR2之间的电压差为参考电流IR流经终端电阻RT所产生的电压降时，驱动电路100所输出的驱动电流可以仅由电流式驱动单元110来提供，故可大幅降低电路的功率损耗。

然而，以上仅供说明之需，并非用来作为本发明的限制。在一个实作范例中，驱动电路100所输出的驱动电流也可以同时来自于电流式驱动单元110与电压式驱动单元120，换言之，驱动电路100所输出的驱动电流可以是参考电流IR与电压式驱动单元120所输出的电流的电流和，其中参考电流IR-与驱动电路100所输出的驱动电流的比率可依实际需求/考虑来设计之。

请参阅图2，其为图1所示的驱动电路100的第一实作范例的示意图。在此实作范例中，驱动电路200可包含图1所示的输出端T1与输出端T2(亦即，一对差动输出端)、电流式驱动单元210以及电压式驱动单元220，其中电流式驱动单元210以及电压式驱动单元220可分别用来实作出图1所示的电流式驱动单元110以及电压式驱动单元120。另外，于图2中，符号「VDD」代表用来提供电路组件所需的直流电源(DC)，以及符号「GND」代表参考电压端(例如，共同接地端)。

电流式驱动单元210可包含电流源(current source)IS0以及电流槽(current sink)IS0’。电流源IS0可用来产生参考电流IR，而电流槽IS0’则可用来接收参考电流IR，其中电流源IS0可依据数据输入DIN0来耦接于输出端T1与输出端T2的其中之一，以及电流槽IS0’可依据数据输入DIN0来耦接于输出端T1与输出端T2的其中之另一。

在此实作范例中，电流式驱动单元210另可包含多个开关SC1～SC4，其中开关SC1可依据数据输入DIN0来选择性地耦接于电流源IS0与输出端T1之间；开关SC2可依据数据输入DIN0来选择性地耦接于电流源IS0与输出端T2之间；开关SC3可依据数据输入DIN0来选择性地耦接于电流槽IS0’与输出端T1之间；以及开关SC4可依据数据输入DIN0来选择性地耦接于电流槽IS0’与输出端T2之间。当开关SC1与开关SC4因数据输入DIN0来导通时，开关SC2与开关SC3会关断，以及当开关SC1与开关SC4因数据输入DIN0来关断时，开关SC2与开关SC3会导通。因此，电流源IS0便可自输出端T1与输出端T2的其中之一输出参考电流IR，以及电流槽IS0’便可自输出端T1与输出端T2的其中之另一吸取参考电流IR。

举例来说，数据输入DIN0可包含数据信号DP0以及数据信号DN0，其中数据信号DP0与数据信号DN0-可以互为反相信号或是非重叠信号(non-overlapping signal)。数据信号DP0可用来控制开关SC1与开关SC3的导通状态，其中当开关SC1与开关SC3的其中之一导通时，开关SC1与开关SC3的其中之另一会关断。数据信号DN0可用来控制开关SC2与开关SC4的导通状态，其中当开关SC2与开关SC4的其中之一导通时，开关SC2与开关SC4的其中之另一会关断。另外，当开关SC1因数据信号DP0来导通时，开关SC2会响应数据信号DN0来关断；以及当开关SC1因数据信号DP来关断时，开关SC2会因数据信号DN0来导通。

基于上述开关操作，电流源IS0便可依据数据输入DIN0来从输出端T1与输出端T2的其中之一输出参考电流IR，以及电流槽IS0’便可依据数据输入DIN0来从输出端T1与输出端T2的其中之另一吸取参考电流IR。请注意，以上电流式驱动单元210的架构及其开关控制信号仅供说明的需要，并非用来作为本发明的限制。举例来说，可使用三路开关(three-way switch)来取代开关SC1与开关SC2(或开关SC3与开关SC4)。换言之，只要电流式驱动单元210可依据数据输入DIN0来将参考电流IR自输出端T1与输出端T2的其中之一输出而从输出端T1与输出端T2的其中之另一接收参考电流IR，相关的设计变化均遵循本发明的发明精神而落入本发明的范畴。

在此实作范例中，电压式驱动单元220可包含多个电压源VSA～VSD、多个开关SV1～SV4，以及多个阻抗组件(在此实施例中，以电阻R1与电阻R2来实作)。电压源VSA与电压源VSB可用来产生图1所示的参考电压VR1，而电压源VSC与电压源VSD可用来产生图1所示的参考电压VR2。电阻R1耦接于端点N1与输出端T1之间，以及电阻R2耦接于端点N2与输出端T2之间，其中端点N1可依据数据输入DIN0以经由开关SV1耦接于参考电压VR1或经由开关SV3耦接于参考电压VR2，以及端点N2可依据数据输入DIN0以经由开关SV2耦接于参考电压VR1或经由开关SV4耦接于参考电压VR2。换言之，开关SV1可依据数据输入DIN0来选择性地耦接于参考电压VR1(电压源VSA)与输出端T1(经由电阻R1)之间；开关SV2可依据数据输入DIN0来选择性地耦接于参考电压VR1(电压源VSB)与输出端T2(经由电阻R2)之间；开关SV3可依据数据输入DIN0来选择性地耦接于参考电压VR2(电压源VSC)与输出端T1(经由电阻R1)之间；以及开关SV4可依据数据输入DIN0来选择性地耦接于参考电压VR2(电压源VSD)与输出端T2(经由电阻R2)之间。

在此实作范例中，当开关SV1与开关SV4因数据输入DIN0来导通时，开关SV2与开关SV3会关断，以及当开关SV1与开关SV4响应数据输入DIN0来关断时，开关SV2与开关SV3会导通。举例来说，开关SV1与开关SV3的导通状态可由数据信号DP0来控制，其中当开关SV1与开关SV3的其中之一导通时，开关SV1与开关SV3的其中之另一会关断。另外，开关SV2与开关SV4的导通状态可由数据信号DN0来控制，其中当开关SV2与开关SV4的其中之一导通时，开关SV2与开关SV4的其中之另一会关断。再者，当开关SV1因数据信号DP0来导通时，开关SV2会响应数据信号DN0来关断；以及当开关SV1响应数据信号DP0来关断时，开关SV2会响应数据信号DN0来导通。

基于上述开关操作，电阻R1的一端(端点N1)便可依据数据输入DIN0来耦接于参考电压VR1与参考电压VR2的其中之一，以及电阻R2的一端(端点N2)便可依据数据输入DIN0来耦接于参考电压VR1与参考电压VR2的其中之另一。请参阅图3与图4。图3显示了图2所示的驱动电路200的输出操作的示意图，以及图4显示了图2所示的驱动电路200的另一输出操作的示意图。为了方便说明，在此以输出端T1的电压减去输出端T2的电压所得的电压差来作为图3与图4所示的输出信号SOUT，因此，当输出端T1的电压大于输出端T2的电压时，输出信号SOUT所对应的数据逻辑为“1”；当输出端T1的电压小于输出端T2的电压时，输出信号SOUT所对应的数据逻辑为“0”。另外，在此假设电压源VSA与电压源VSB所产生的参考电压VR1大于电压源VSC与电压源VSD所产生的参考电压VR2。请注意，关于上述数据逻辑的定义以及参考电压之间的大小关系仅供说明的需要，并非用来作为本发明的限制。

在图3所示的实施例中，电流源IS0所产生的参考电流IR可经由开关SC1来从输出端T1输出至终端电阻RT，接着经由输出端T2以及开关SC4而流入电流槽IS0’。另外，开关SV1与开关SV4也会导通，以允许参考电压VR1(高电压)与参考电压VR2(低电压)分别耦接于输出端T1与输出端T2。因此，输出信号SOUT便可对应于数据逻辑“1”。于图4所示的实施例中，电流源IS0所产生的参考电流IR可经由开关SC2来从输出端T2输出至终端电阻RT，接着经由输出端T1以及开关SC3而流入电流槽IS0’。开关SV2与开关SV3也会导通，以允许参考电压VR1与参考电压VR2分别耦接于输出端T2与输出端T1。因此，输出信号SOUT便可对应于数据逻辑“0”。

值得注意的是，若电压源VSA与电压源VSD所提供的电压之间的电压差等于参考电流IR流经终端电阻RT所产生的电压降，则电阻R1与电阻R2上不会有电流流过，也就是说，图2所示的电压式驱动单元220可提供电平给输出端T1与输出端T2而不会造成能量损耗。另外，由于输出端T1与输出端T2为一对差动输出端，因此，电阻R1与电阻R2可具有相同的阻抗值以提升差动输出的信号质量。

以上电压式驱动单元220的架构及其开关控制信号仅供说明的需要，并非用来作为本发明的限制。举例来说，可使用三路开关或其他切换电路来取代开关SV1与开关SV3(或开关SV2与开关SV4)，以允许端点N1依据数据输入DIN0来耦接于参考电压VR1与参考电压VR2的其中之一，以及允许端点N2依据数据输入DIN0来耦接于参考电压VR1与参考电压VR2的其中之另一。在另一范例中，电压源VSA与电压源VSB可以由单一电压源来实作，及/或电压源VSC与电压源VSD可以由单一电压源来实作。再者，参考电压VR1与参考电压VR2也可以通过其他电路拓扑来耦接于相对应的输出端。请参阅图5，其为图1所示的驱动电路100的第二实作范例的示意图。驱动电路500所示的架构基于图2所示的驱动电路200的架构，两者之间主要的差别在于电压式驱动单元的电路拓扑。在此实作范例中，驱动电路500可包含图1所示的输出端T1与输出端T2、图2所示的电流式驱动单元210，以及电压式驱动单元520，其中电压式驱动单元520可用来实作出图1所示的电压式驱动单元120。

电压式驱动单元520可包含图2所示的多个开关SV1～SV4、多个电压源VS0与VS0’，以及多个阻抗组件(在此实施例中，以多个电阻RA～RD来实作)。电压源VS0与电压源VS0’可分别产生图1所示的参考电压VR1与参考电压VR2。电阻RA耦接于端点NA与输出端T1之间，以及电阻RB耦接于端点NB与输出端T2之间，其中参考电压VR1(电压源VS0)可依据数据输入DIN0以经由开关SV1耦接至端点NA或经由开关SV2耦接至端点NB。电阻RC耦接于端点NC与输出端T1之间，以及电阻RD耦接于端点ND与输出端T2之间，其中参考电压VR2(电压源VS0’)可依据数据输入DIN0以经由开关SV3耦接至端点NC或经由开关SV4耦接至端点ND。换言之，开关SV1可依据数据输入DIN0来选择性地耦接于参考电压VR1与输出端T1(经由电阻RA)之间；开关SV2可依据数据输入DIN0来选择性地耦接于参考电压VR1与输出端T2(经由电阻RB)之间；开关SV3可依据数据输入DIN0来选择性地耦接于参考电压VR2与输出端T1(经由电阻RC)之间；以及开关SV4可依据数据输入DIN0来选择性地耦接于参考电压VR2与输出端T2(经由电阻RD)之间。

在此实作范例中，当开关SV1与开关SV4因数据输入DIN0来导通时，开关SV2与开关SV3会关断，以及当开关SV1与开关SV4因数据输入DIN0来关断时，开关SV2与开关SV4会导通。举例来说，开关SV1与开关SV3的导通状态可由数据信号DP0来控制，其中当开关SV1与开关SV3的其中之一导通时，开关SV1与开关SV3的其中之另一会关断。另外，开关SV2与开关SV4的导通状态可由数据信号DN0来控制，其中当开关SV2与开关SV4的其中之一导通时，开关SV2与开关SV4的其中之另一会关断。再者，当开关SV1因数据信号DP0来导通时，开关SV2会因数据信号DN0来关断；以及当开关SV1因数据信号DP0来关断时，开关SV2会因数据信号DN0来导通。

基于上述开关操作，当参考电压VR1依据数据输入DIN0来耦接于电阻RA的一端(端点NA)时，参考电压VR2耦接于电阻RD的一端(端点ND)。另外，当参考电压VR1依据数据输入DIN0来耦接于电阻RB的一端(端点NB)时，参考电压VR2耦接于电阻RC的一端(端点NC)。请参阅图6与图7。图6显示了图5所示的驱动电路500的输出操作的示意图，以及图7显示了图5所示的驱动电路500的另一输出操作的示意图。由于图6所示的开关切换操作与图3所示的开关切换操作大致相同，以及图7所示的开关切换操作与图4所示的开关切换操作大致相同，因此，与前述实施例相仿之处在此便不再赘述。值得注意的是，若电压源VS0与电压源VS0’所提供的电压之间的电压差等于参考电流IR流经终端电阻RT所产生的电压降，则电阻RA与电阻RD(或电阻RB与电阻RC)上不会有电流流过，也就是说，图5所示的电压式驱动单元520可提供电平给输出端T1与输出端T2而不会造成能量损耗。另外，由于输出端T1与输出端T2为一对差动输出端，因此，电阻(或电阻RB与电阻RC)可具有相同的阻抗值以提升差动输出的信号质量。

以上电压式驱动单元520的架构及其开关控制信号仅供说明的需要，并非用来作为本发明的限制。举例来说，可使用三路开关或其他切换电路来取代开关SV1与开关SV3(或开关SV2与开关SV4)，以允许参考电压VR1依据数据输入DIN0来耦接于端点NA与端点NB的其中之一，以及允许参考电压VR2来依据数据输入DIN0耦接于端点NC与端点ND的其中之一。另外，参考电压VR1与参考电压VR2还可以经由其他电路拓扑来直接/间接耦接于相对应的输出端。简言之，只要电压式驱动单元(例如，电压式驱动单元220/520)可依据数据输入DIN0来将参考电压VR1耦接于输出端T1与输出端T2的其中之一而将参考电压VR2耦接于输出端T1与输出端T2的其中之另一，相关的设计变化均遵循本发明的发明精神而落入本发明的范畴。

请注意，图5所示的电压源VS0及/或电压源VS0’也可以由其他电压供应架构来实作。请参阅图8～图11。图8为图5所示的驱动电路500的第一设计变化的示意图，其中驱动电路800采用电压调节器(voltage regulator)822与电压调节器824来分别产生参考电压VR1与参考电压VR2。图9为图5所示的驱动电路500的第二设计变化的示意图，其中驱动电路900分别以电阻RM-与电阻RN来取代图5所示的电压源VS0与电压源VS0’，以及电阻RM-耦接于直流电源VDD。因此，驱动电路900以直流电源VDD与接地电压来分别作为图5所示的参考电压VR1与参考电压VR2。图10为图5所示的驱动电路500的第三设计变化的示意图，其中驱动电路1000则是直接将开关SV1与开关SV2连接至直流电源VDD，以及直接将开关SV3与开关SV4连接至参考电压端GND。图11为图5所示的驱动电路500的第四设计变化的示意图，其中驱动电路1100以电压调节器1122来取代图5所示的电压源VS0，并直接将开关SV3与开关SV4耦接至参考电压端GND。更具体地说，驱动电路1100利用电压调节器1122来产生参考电压VR1，以及以接地电压来作为图5所示的参考电压VR2。由于本领域内技术人员经由阅读图1～图7相关的说明之后，应可轻易地了解驱动电路800/900/1000/1100的操作细节，故进一步的说明在此便不再赘述。

另外，图2所示的用来提供参考电压VR1的电压源VSA/VSB也可以由其他电压产生架构来实作，及/或图2所示的用来提供参考电压VR2的电压源VSC/VSD也可以由其他电压产生架构来实作。

由上可知，本发明所提供的电压式驱动单元可依据欲输出的数据逻辑来将输出端T1与输出端T2(或终端电阻RT的两端)分别切换至相对应的电压源，以避免/减少不必要的能量损耗。值得注意的是，在本发明所提供的驱动电路架构应用于均衡器架构以提升信号传输质量的情形下，可利用本发明所提供的电流式驱动单元来增加设计弹性。以下以三抽头有限脉冲响应(three-tap finite impulse response，three-tap FIR)均衡器架构的实作范例来说明，然而，本领域内技术人员应可了解此并非用来作为本发明的限制。

请参阅图12，其为本发明驱动电路的实施例的示意图。驱动电路1200的架构基于图5所示的驱动电路500的架构，而两者之间主要的差别在于驱动电路1200另包含电流式驱动单元1230与电流式驱动单元1240以供预加重(pre-emphasis)及/或去加重(de-emphasis)处理。在此实施例中，驱动电路1200可接收多个数据输入DIN0、DIN-1与DIN1，并据以产生输出信号SOUT，其中数据输入DIN-1为相对于数据输入DIN0的超前数据输入(advanced data input)，以及数据输入DIN1为相对于数据输入DIN0的延迟数据输入(delayed data input)。电流式驱动单元1230耦接于输出端T1与输出端T2(一对差动输出端)，并可用来产生参考电流IR’、依据数据输入DIN-1来将参考电流IR’自输出端T1与输出端T2的其中之一输出，以及依据数据输入DIN-1来从输出端T1与输出端T2的其中之另一接收参考电流IR’。电流式驱动单元1240耦接于输出端T1与输出端T2，并可用来产生参考电流IR”、依据数据输入DIN1来将参考电流IR”自输出端T1与输出端T2的其中之一输出，以及依据数据输入DIN1来从输出端T1与输出端T2的其中之另一接收参考电流IR”。

在此实施例中，电流式驱动单元1230的架构与电流式驱动单元1240的架构基于电流式驱动单元210的架构，因此，电流式驱动单元1230可包含电流源IS-1、电流槽IS-1’以及多个开关SC1’～SC4’，以及电流式驱动单元1240可包含电流源IS1、电流槽IS1’以及多个开关SC1”～SC4”。另外，数据输入DIN-1-可包含数据信号DP-1以及数据信号DN-1，其中数据信号DP-1与数据信号DN-1-可以互为反相信号或是非重叠信号。数据信号DP-1可用来控制开关SC1’与开关SC3’的导通状态，数据信号DN-1可用来控制开关SC2’与开关SC4’的导通状态，其中数据信号DP-1为相对于数据信号DP0的超前信号(advancedsignal)(例如，超前一位时间(one bit period))，以及数据信号DN-1为相对于数据信号DN0的超前信号(例如，超前一位时间)。相似地，数据输入DIN1-可包含数据信号DP1以及数据信号DN1，其中数据信号DP1与数据信号DN1-可以互为反相信号或是非重叠信号。数据信号DP1可用来控制开关SC1”与开关SC3”的导通状态，数据信号DN1可用来控制开关SC2”与开关SC4”的导通状态，其中数据信号DP1为相对于数据信号DP0的延迟信号(delayed signal)(例如，延迟一位时间)，以及数据信号DN1为相对于数据信号DN0的延迟信号(例如，延迟一位时间)。

由于预加重/去加重操作是对信号施以超前/延迟及反相处理，并将处理后的信号以适当权重来叠加至原信号，因此，耦接于输出端T1的多个开关SC2’与SC4’可由数据信号DN-1(数据信号DN0的超前信号)来控制，耦接于输出端T1的多个开关SC2”与SC4”可由数据信号DN1(数据信号DN0的延迟信号)来控制，耦接于输出端T2的多个开关SC1’与SC3’可由数据信号DP-1(数据信号DP0的超前信号)来控制，以及耦接于输出端T2的多个开关SC1”与SC3”可由数据信号DP1(数据信号DP0的延迟信号)来控制。另外，参考电流IR’与参考电流IR”的大小可视实际设计需求来调整。由于熟悉传输均衡器(transmitter equalizer)领域的技术人员经由阅读图1～图7的相关说明之后，应可了解驱动电路1200应用于三抽头有限脉冲响应均衡器的操作细节，故进一步的说明在此便不再赘述。

由图12可知，通过仅增加电流式驱动单元1230与电流式驱动单元1240即可补偿传输信道损耗(channel loss)，而无需修改原本的电路组件(例如，电流式驱动单元210及/或电压式驱动单元520)，其意味着本发明所提供的驱动器架构具有高度的设计弹性。更具体地说，利用本发明所提供的驱动器架构可轻易地实作出N抽头有限脉冲响应均衡器，其中N为正整数。举例来说，电流式驱动单元1230或电流式驱动单元1240为可选电路单元。在另一范例中，也可以增加其他的电流式驱动单元来实作均衡器。另外，电流式驱动单元210/1230/1240可由基于图1所示的电流式驱动单元110的操作而实作出的电流式驱动单元来取代，及/或电压式驱动单元520可由基于图1所示的电压式驱动单元120的操作而实作出的电压式驱动单元来取代。举例来说，可利用图2所示的驱动电路200来实作出N抽头有限脉冲响应均衡器。

本领域中技术人员应能理解，在不脱离本发明的精神和范围的情况下，可对本发明做许多更动与改变。因此，上述本发明的范围具体应以前附的权利要求界定的范围为准。

Claims (20)

1.一种驱动电路，该驱动电路接收第一数据输入以及至少依据第一数据输入来将产生输出信号至终端组件，该驱动电路包含：

一对差动输出端，用以输出该输出信号，其中该对差动输出端具有第一输出端以及第二输出端；

第一电流式驱动单元，耦接于该对差动输出端，该第一电流式驱动单元用以产生第一参考电流、依据该第一数据输入来将该第一参考电流自该第一输出端与该第二输出端的其中之一输出，以及依据该第一数据输入来从该第一输出端与该第二输出端的其中之另一接收该第一参考电流；以及

电压式驱动单元，耦接于该对差动输出端，该电压式驱动单元用以提供第一参考电压以及不同于该第一参考电压的第二参考电压、依据该第一数据输入来将该第一参考电压耦接于该第一输出端与该第二输出端的其中之一，以及依据该第一数据输入来将该第二参考电压耦接于该第一输出端与该第二输出端的其中之另一。

2.如权利要求1所述的驱动电路，其特征在于，该第一参考电压大于该第二参考电压；以及当该第一电流式驱动单元依据该第一数据输入来将该第一参考电流自该第一输出端输出而从该第二输出端接收该第一参考电流时，该电压式驱动单元依据该第一数据输入来将该第一参考电压耦接于该第一输出端而将该第二参考电压耦接于该第二输出端。

3.如权利要求1所述的驱动电路，其特征在于，该第一输出端与该第二输出端之间的电压差为该第一参考电流流经该终端阻抗组件所产生的电压降。

4.如权利要求1所述的驱动电路，其特征在于，该第一输出端与该第二输出端的其中之一与该第一参考电压等电平，以及该第一输出端与该第二输出端的其中之另一与该第二参考电压等电平。

5.如权利要求1所述的驱动电路，其特征在于，该第一电流式驱动单元包含：

电流源，用以产生该第一参考电流；以及

电流槽，用以接收该第一参考电流，其中该电流源依据该第一数据输入来耦接于该第一输出端与该第二输出端的其中之一，以及该电流槽依据该第一数据输入来耦接于该第一输出端与该第二输出端的其中之另一。

6.如权利要求5所述的驱动电路，其特征在于，该第一电流式驱动单元另包含：

第一开关，用以依据该第一数据输入来选择性地耦接于该电流源与该第一输出端之间；

第二开关，用以依据该第一数据输入来选择性地耦接于该电流源与该第二输出端之间；

第三开关，用以依据该第一数据输入来选择性地耦接于该电流槽与该第一输出端之间；以及

第四开关，用以依据该第一数据输入来选择性地耦接于该电流槽与该第二输出端之间；

其中当该第一开关与该第四开关响应该第一数据输入来导通时，该第二开关与该第三开关会关断；以及当该第一开关与该第四开关响应该第一数据输入来关断时，该第二开关与该第三开关会导通。

7.如权利要求1所述的驱动电路，其特征在于，该电压式驱动单元另包含：

第一开关，用以依据该第一数据输入来选择性地耦接于该第一参考电压与该第一输出端之间；

第二开关，用以依据该第一数据输入来选择性地耦接于该第一参考电压与该第二输出端之间；

第三开关，用以依据该第一数据输入来选择性地耦接于该第二参考电压与该第一输出端之间；以及

第四开关，用以依据该第一数据输入来选择性地耦接于该第二参考电压与该第二输出端之间；

其中当该第一开关与该第四开关响应该第一数据输入来导通时，该第二开关与该第三开关会关断；以及当该第一开关与该第四开关响应该第一数据输入来关断时，该第二开关与该第三开关会导通。

8.如权利要求7所述的驱动电路，其特征在于，该电压式驱动单元另包含：

第一阻抗组件，其中该第一阻抗组件的一端耦接于该第一输出端，以及该第一阻抗组件的另一端依据该第一数据输入来经由该第一开关耦接于该第一参考电压或经由该第三开关耦接于该第二参考电压；以及

第二阻抗组件，其中该第二阻抗组件的一端耦接于该第二输出端，以及该第二阻抗组件的另一端依据该第一数据输入来经由该第二开关耦接于该第一参考电压或经由该第四开关耦接于该第二参考电压；

其中当该第一阻抗组件的该另一端依据该第一数据输入来耦接于该第一参考电压与该第二参考电压的其中之一时，该第二阻抗组件的该另一端依据该第一数据输入来耦接于该第一参考电压与该第二参考电压的其中之另一。

9.如权利要求7所述的驱动电路，其特征在于，该电压式驱动单元另包含：

第一阻抗组件，其中该第一阻抗组件的一端耦接于该第一输出端；

第二阻抗组件，其中该第二阻抗组件的一端耦接于该第二输出端，以及该第一参考电压依据该第一数据输入来经由该第一开关耦接于该第一阻抗组件的另一端或经由该第二开关耦接于该第二阻抗组件的另一端；

第三阻抗组件，其中该第三阻抗组件的一端耦接于该第一输出端；以及

第四阻抗组件，其中该第四阻抗组件的一端耦接于该第二输出端，以及该第二参考电压依据该第一数据输入来经由该第三开关耦接于该第三阻抗组件的另一端或经由该第四开关耦接于该第四阻抗组件的另一端；

其中当该第一参考电压依据该第一数据输入来耦接于该第一阻抗组件的该另一端时，该第二参考电压耦接于该第四阻抗组件的该另一端；以及当该第一参考电压依据该第一数据输入来耦接于该第二阻抗组件的该另一端时，该第二参考电压耦接于该第三阻抗组件的该另一端。

10.如权利要求1所述的驱动电路，其特征在于，该电压式驱动单元包含：

第一阻抗组件，其中该第一阻抗组件的一端耦接于该第一输出端；以及

第二阻抗组件，其中该第二阻抗组件的一端耦接于该第二输出端；

其中该第一阻抗组件的另一端依据该第一数据输入来耦接于该第一参考电压与该第二参考电压的其中之一，以及该第二阻抗组件的另一端依据该第一数据输入来耦接于该第一参考电压与该第二参考电压的其中之另一。

11.如权利要求10所述的驱动电路，其特征在于，该第一阻抗组件与该第二阻抗组件具有相同的阻抗值。

12.如权利要求1所述的驱动电路，其特征在于，该电压式驱动单元包含：

第一阻抗组件，其中该第一阻抗组件的一端耦接于该第一输出端；

第二阻抗组件，其中该第二阻抗组件的一端耦接于该第二输出端，以及该第一参考电压依据该第一数据输入来耦接于该第一阻抗组件的另一端与该第二阻抗组件的另一端的其中之一；

第三阻抗组件，其中该第三阻抗组件的一端耦接于该第一输出端；以及

第四阻抗组件，其中该第四阻抗组件之一端耦接于该第二输出端，以及该第二参考电压依据该第一数据输入来耦接于该第三阻抗组件的另一端与该第四阻抗组件的另一端的其中之一；

其中当该第一参考电压依据该第一数据输入来耦接于该第一阻抗组件的该另一端时，该第二参考电压耦接于该第四阻抗组件的该另一端；以及当该第一参考电压依据该第一数据输入来耦接于该第二阻抗组件的该另一端时，该第二参考电压耦接于该第三阻抗组件的该另一端。

13.如权利要求1项所述的驱动电路，其特征在于，该驱动电路另接收第二数据输入，该驱动电路依据该第一数据输入以及该第二数据输入来产生该输出信号，该驱动电路另包含：

第二电流式驱动单元，耦接于该对差动输出端，该第二电流式驱动单元用以产生第二参考电流、依据该第二数据输入来将该第二参考电流自该第一输出端与该第二输出端的其中之一输出，以及依据该第二数据输入来从该第一输出端与该第二输出端的其中之另一接收该第二参考电流；

其中该第二数据输入为该相对于该第一数据输入的超前信号或延迟信号。

14.一种控制驱动电路的方法，该驱动电路接收第一数据输入以及至少依据该第一数据输入来产生输出信号至终端组件，该驱动电路包含用来输出该输出信号的一对差动输出端，该对差动输出端具有第一输出端以及第二输出端，该方法包含：

产生第一参考电流；

依据该第一数据输入来将该第一参考电流自该第一输出端与该第二输出端的其中之一输出，以及依据该第一数据输入来从该第一输出端与该第二输出端的其中之另一接收该第一参考电流；

提供第一参考电压以及不同于该第一参考电压的第二参考电压；以及

依据该第一数据输入来将该第一参考电压耦接于该第一输出端与该第二输出端的其中之一，以及依据该第一数据输入来将该第二参考电压耦接于该第一输出端与该第二输出端的其中之另一。

15.如权利要求14所述的控制驱动电路的方法，其特征在于，该第一参考电压大于该第二参考电压；以及当该第一参考电流自该第一输出端输出而从该第二输出端输入时，依据该第一数据输入来将该第一参考电压耦接于该第一输出端与该第二输出端的其中之一以及依据该第一数据输入来将该第二参考电压耦接于该第一输出端与该第二输出端的其中之另一的步骤包含：

依据该第一数据输入来将该第一参考电压耦接于该第一输出端，以及依据该第一数据输入来将该第二参考电压耦接于该第二输出端。

16.如权利要求14所述的控制驱动电路的方法，其特征在于，该第一输出端与该第二输出端的其中之一与该第一参考电压等电平，以及该第一输出端与该第二输出端的其中之另一与该第二参考电压等电平。

17.如权利要求14所述的控制驱动电路的方法，其特征在于，另包含：

依据该第一数据输入来将第一开关选择性地耦接于该第一参考电压与该第一输出端之间；

依据该第一数据输入来将第二开关选择性地耦接于该第一参考电压与该第二输出端之间；

依据该第一数据输入来将第三开关选择性地耦接于该第二参考电压与该第一输出端之间；以及

依据该第一数据输入来将第四开关选择性地耦接于该第二参考电压与该第二输出端之间；

其中当该第一开关与该第四开关响应该第一数据输入来导通时，该第二开关与该第三开关会关断；以及当该第一开关与该第四开关响应该第一数据输入来关断时，该第二开关与该第三开关会导通。

18.如权利要求14所述的控制驱动电路的方法，其特征在于，另包含：

将第一阻抗组件的一端耦接于该第一输出端，以及将第二阻抗组件的一端耦接于该第二输出端；

依据该第一数据输入来将该第一阻抗组件的另一端耦接于该第一参考电压与该第二参考电压的其中之一；以及

依据该第一数据输入来将该第二阻抗组件的另一端耦接于该第一参考电压与该第二参考电压的其中之另一。

19.如权利要求14所述的控制驱动电路的方法，其特征在于，另包含：

将第一阻抗组件的一端耦接于该第一输出端，以及将第二阻抗组件的一端耦接于该第二输出端；

依据该第一数据输入来将该第一参考电压耦接于该第一阻抗组件的另一端与该第二阻抗组件的另一端的其中之一；

将第三阻抗组件的一端耦接于该第一输出端，以及将第四阻抗组件的一端耦接于该第二输出端；以及

依据该第一数据输入来将该第二参考电压耦接于该第三阻抗组件的另一端与该第四阻抗组件的另一端的其中之一；

其中当该第一参考电压依据该第一数据输入来耦接至该第一阻抗组件的该另一端时，该第二参考电压耦接至该第四阻抗组件的该另一端；以及当该第一参考电压依据该第一数据输入来耦接至该第二阻抗组件的该另一端时，该第二参考电压耦接至该第三阻抗组件的该另一端。

20.如权利要求14所述的控制驱动电路的方法，其特征在于，另包含：

接收第二数据输入，其中该第二数据输入为相对于该第一数据输入的超前信号或延迟信号；

产生第二参考电流；

依据该第二数据输入来将该第二参考电流自该第一输出端与该第二输出端的其中之一输出，以及依据该第二数据输入来从该第一输出端与该第二输出端的其中之另一接收该第二参考电流；以及

依据该第一数据输入与该第二数据输入来产生该输出信号。