CN101534117A - 一种信号转换电路 - Google Patents

Abstract

本发明公开了一种信号转换电路，包括：第零支路处理装置和第一支路处理装置，分别用于将差分信号的两个支路信号转换为第一脉冲信号和第二脉冲信号输出，这两个脉冲信号的脉冲均出现支路信号发生向上或向下跃变时刻；该转换电路还包括信号合并装置，包括第一输入端、第二输入端和输出接口，分别用于接收所述第一脉冲信号和第二脉冲信号；生成在所述第一脉冲信号以及第二脉冲信号的脉冲时刻发生信号翻转的周期信号，并将所述周期信号作为所述转换电路的输出信号输出。本发明不仅能实现从差分信号到单端信号的转换，同时还能对输入的差分信号进行占空比调整，因而对因外界因素干扰而产生的信号偏差具有一定的补偿作用，转换得到的信号更加稳定可靠。

Description

一种信号转换电路

技术领域

本发明涉及一种信号转换电路，特别涉及一种能够将差分信号转换成单端信号，且具有信号占空比调整功能的信号转换电路。

背景技术

近年来，随着集成电路(IC)技术的发展，以及人们对电子产品功能需求的不断丰富和多样化，芯片的电路系统变得越来越庞大复杂，芯片间的数据传输变得日益频繁，因而对信号的数据传输量、实时性、传输距离以及传输速度提出了更高的要求。能够满足上述要求的差分信号传输因此逐渐普及。

差分信号传输是利用一对物理导体传输电压、相位相反的信号来实现抗干扰的信号传输技术。差分信号具有传输速率高，抗干扰、抑制噪声能力强，传输距离远等优点，满足了远距离电子器件信号传输的需求。但目前由于大部分芯片内部为单极性的互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)电路，不能直接处理差分信号，因此在芯片端口处需将输入的差分信号转换为单端信号。

另一方面，在通讯、控制等技术领域，对于各种信号尤其是周期信号(例如时钟信号、带协议包信息)以及需做时钟恢复的各种信号都有严格的质量和时序要求，不断高速化的数据传输速度因此也面临了更大的挑战。需要注意的是，对于远距离的数据传输，信号不可避免的会受到各种外界因素的干扰；同时，由于大部分芯片内外电压的不同，连接在芯片内与外部引脚(pin)的I/O衬垫需要做电平转换(level shift)来实现内外信号之间的转换，这些都可能导致信号的各种偏差甚至脉冲紊乱，如信号占空比(duty cycle)的偏差或改变。其中占空比是指高电平所占周期时间与整个周期时间的比值。

目前主要使用两种差分到单端的转换方法：

第一种是使用巴伦(不平衡变压器)将差分信号合并成单端信号。其缺点是：差损大，实现电路需要占用较大的面积，不易在芯片上集成。

第二种方法是直接取差分输入中的一路(另外一路悬置不用)。其缺点是：增益损失6dB，效率低，两路负载特性不平衡。

美国专利US6081162提出了一种差分信号到单端信号的转换方法，其结构示意图如图1所示。其中，103A和103B是差分信号T_DIFF的两个输入端，115A或115B为输出的互为反相的单端信号T_SINGLE。该专利采用差分到单端转换电路(DS)模块和DS偏置电路模块来处理电路转换以及占空比调整。从该专利中描述的模块内部电路结构知，其核心部分是一对复制的差分放大器(REPLICATE AMPLIFIER)128和差分放大器108，以及一比较放大器120，通过电路反馈跟随差分输入信号不断修正来实现占空比调整。虽然其模拟调整方式具有高精度、宽范围调整、结构简单等优势，但稳定性需要加以控制。

发明内容

有鉴于此，本发明实施例提出一种信号转换电路，该转换电路能够将差分信号转换成单端信号，不仅具有占空比调整功能，而且实现简便，稳定性高。

本发明实施例提出的信号转换电路包括：

第零支路处理装置，用于接收所述差分信号的第零支路信号(IN0)，并将所述差分信号的第零支路信号(IN0)转换为第一脉冲信号(S11)输出，所述第一脉冲信号的脉冲出现在第零支路信号(IN0)发生特定跳变的时刻；

第一支路处理装置，用于接收所述差分信号的第一支路信号(IN1)，并将所述差分信号的第一支路信号(IN1)转换为第二脉冲信号(S12)输出，所述第二脉冲信号的脉冲出现在第一支路信号(IN1)发生特定跳变的时刻；

信号合并装置，包括第一输入端、第二输入端和输出接口，所述信号合并装置的第一输入端用于接收所述的第一脉冲信号(S11)，所述信号合并装置的第二输入端用于接收所述的第二脉冲信号(S12)，所述信号合并装置将接收到的所述第一脉冲信号(S11)以及第二脉冲信号(S12)转换为单端信号通过所述信号合并装置的输出接口输出；所述单端信号为在所述第一脉冲信号(S11)和第二脉冲信号(S12)出现脉冲的时刻进行信号跳变的周期信号。

从以上技术方案可以看出，本发明实施例提出的转换电路，将原差分电路每个支路信号中特定方向的跃变时刻作为最终输出的单端信号的翻转时刻，不仅能实现从差分信号到单端信号的转换，同时还能对输入的差分信号进行占空比调整，因而对因外界因素干扰而产生的信号偏差具有一定的补偿作用，转换得到的信号更加稳定可靠。

附图说明

图1为现有技术的一种信号转换电路的电路图；

图2为本发明实施例提出的信号转换电路的电路图；

图3为图2所示电路图中的基本RS触发器的逻辑电路和真值表；

图4为图2所示电路在输入占空比为40％情况的一种工作过程时序图；

图5为图2所示电路在输入占空比为60％情况的一种工作过程时序图；

图6为图2所示电路在输入端信号时间失配情况的一种工作过程时序图；

图7为图2所示电路去掉反向器XINV0和XINV2后，在输入占空比为40％情况的一种工作过程时序图；

图8为本发明提供的信号转换电路的模块图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图与具体实施例对本发明作进一步的详细阐述。

本发明实施例提出的信号转换电路如图2所示。该电路包括5个锁存单元、4个反向器和3个与非门。其中标号XINV代表反相器，标号XND表示与非门，虚线框所示部分为锁存单元。

其中，锁存单元可以用任何具有锁存功能的电路实现，本发明实施例中采用由两个与非门或两个或非门构成的基本RS触发器来实现锁存单元。本实施例中以两个与非门实现的RS触发器为例，每个基本RS触发器的逻辑电路和真值表如图3所示。A和B分别表示基本RS触发器的输入信号，Q和Q表示基本RS触发器的输出信号，输出信号与输入信号的关系如图3中的左图所示。其中“不变”表示本次信号变化不会对输出造成影响，输出信号仍然保持为输入端变化为“A＝1、B＝1”之前的值，即在高电平时实现信号锁存。

两个差分信号输入端口分别为IN0和IN1，OUT是经过电路转换后的单端信号输出端，RE_N为整个电路的复位信号，低电平有效。各具体电路连接关系如下：

IN0经反相器XINV0反相后分别送到与非门XND1和XND2的输入端，XND1的另一输入端为XND2的输出，信号经XND1后输入到XND4。XND2与XND3，以及XND4和XND5分别构成了基本RS触发器RS00和RS01。

类似的，IN1经反相器XINV2反相后分别送到与非门XND8和XND9的输入端，XND9的另一输入端为XND8的输出，信号经XND9后输入到XND11。XND7与XND8，以及XND11和XND12分别构成了基本RS触发器RS02和RS03。

XND6和XND12构成基本RS触发器RS04，接收触发器RS01和RS03的输出(即XND5和XND10的输出)，反相器XINV3将RS04的输出反相后连接到整个电路的输出端OUT。

容易理解，在数字电路中，能够实现设定功能的时序电路通常可以有多种，在本发明实施例中仅举一例，本领域技术人员可以根据该示例，在本领域公知技术的基础上进行各种等效的变换，且所述各种等效变换均应包含在本发明的保护范围之内。

现照图4的时序图，详细说明图2描述的信号转换电路的工作：

如图3所示，设定RE_N的初始值为0，5ns后转为高电平1。IN0和IN1是周期(Cycle)为50ns、占空比为40％的差分信号对，两者的初始值分别为1和0，为简化分析，这里假设经过所有门电路的延迟时间都为0.1ns：

(1)Ons时刻，RE_N为低电平输入至与非门XND0以及XND12，S15输出1，S2的输出高电平1接至反相器XINV1，经其反相后输出S3为0，S5和S11都被锁定到高电平1。IN0初始输入1，经反相器XINV0反相后S0置为0，S4和S8被锁定到高电平1。由于S8和S11都输入1至XND4，S10输出0；S11和S15输入1到XND6，S14输出为低电平0。IN1初始输入0，S1置为高电平。S14将S6及S12锁定为高电平1，因而S7置为0，S9锁定为1，S13锁定为0。S15输出1到反相器XINV3，使电路的输出OUT为低电平0；

(2)5ns时刻，RE_N转换为高电平1，S2转至0，S3反相输出1。IN0和IN1的输入保持不变，由图3可知，对于触发器RS00，S4置1，S5置0，RS01的两输出S10和S11保持不变，同理可知，S1、S6、S7、S9、S12、S13的状态都保持不变，故S14和S15锁定为原状态，OUT的输出仍保持为0；

(3)T1时刻，IN0翻转为0，IN1输入不变。S0转为1，由于RS00的两输入S0和S3都为1，故S4和S5保持不变，分别为1和0，S8置为0，因此RS01的两输入S8和S3分别为0和1，故两输出S10和S11分别置为1和0，S14翻转为1，因此S15转为0，OUT翻转输出1，导致S2翻转为1，S3反相后输出0，RS00的两输出S4和S5分别由1→0和0→1，接着S8又翻转为1，RS01的两输入S8和S3变为1和0，故S10和S11输出分别由1→0和0→1。另一方面，由于之前S14翻转为1，导致RS02的两输入S14和S1都为1，故S6和S7保持不变，因而S9也保持为1，这样又使RS03的两输入S14和S9都为1，两输出S12和S13也保持不变，S12仍保持为1，所以S15仍保持之前翻转后的0值，因此S14也保持之前翻转后的1值，至此，IN0的下跳引起的内部电路翻转完成，OUT保持之前的翻转后的1值，没有因为内部电路的再次转换而翻转，稳定输出1；

(4)T2时刻，IN0输入保持0不变，IN1跳转为1，S1转为0，S9转为1，RS02的两输入S14和S1分别为1和0，故S6和S7分别由1→0和0→1，RS03的两输入S14和S9都为1，故RS03的两输出S12和S13保持不变，整个电路的其他状态都保持不变，故IN1的上跳并没有引起OUT的翻转，OUT输出仍为1；

(5)T3时刻，IN1跳转为0，IN0输入保持0不变，S1转为1，由于RS02的输入S14和S1都为1，故S6和S7仍保持不变，S9输出0，故RS02的输入S14和S9为1和0，使得输出S12和S13的值由1→0和0→1，S15翻转为1，OUT翻转输出0，S14转为0，故S6和S7输出分别由0→1和1→0，S9转为1，因而S12和S13输出又分别由0→1和1→0，但这并没有又引起S15的输出变化，故OUT仍保持0输出。同时，S2转为0，S3转为1，RS00的两输入S0和S3都为1，输出S4和S5保持不变，锁定为0和1，由于IN0输入不变，S8也未变化，RS01的两输入S8和S3都为1，使得输出S10和S11也仍保持不变，锁定为0和1，S14输出仍保持之前翻转后的值0，至此，IN1的下跳引起的内部电路翻转完成，OUT保持之前的翻转后的0值，没有因为内部电路的状态调整而再次翻转，稳定输出0值；

(6)T4时刻，IN0跳转为1，IN1输入保持0不变，S0转为0，S8转为1，RS00的两输入S0和S3分别为0和1，故输出S4和S5分别由0→1和1→0。RS01的两输入S8和S3都为1，故输出S10和S11保持不变，S14继而也保持不变，另一方面，由于IN1输入未变化，因而内部其他信号的状态都未产生翻转，故IN0的上跳并没有引起OUT的输出产生变化，仍保持为0；

接下来，电路将重复以上(3)～(6)的状态，由此可以看到输出信号OUT的翻转只发生在IN0和IN1的下跳时刻。图3中IN0和IN1的下跳沿到OUT的翻转时刻之间都有0.7ns的时间差，这是传输路径上经过各门电路的延迟时间。通过观察OUT的波形可以看出，虽然输入信号IN0和IN1的占空比都为40％，输出信号OUT被调整为50％输出，从而实现了将具有占空比调整功能的从差分信号到单端信号的转换。从图4中可以看出，信号S14和信号S15的周期相同，相位相反，本实施例中是将信号S15输入反向器XINV3后得到输出信号OUT；实际也可以将信号S14直接作为输出信号，或者将信号S14连接反向器XINV3作为输出信号，只是与原输出信号的相位相反。

图5是IN0和IN1的输入占空比为60％时的时序图，OUT仍被调整为50％输出。

图6说明更一般的情况。图中IN0和IN1输入端信号的上升和下降时间失配，从而造成占空比的偏差失真。Tdh和Tdl分别是调整前的高低电平脉宽，以IN0为例，从高电平到低电平的下降沿时长为Tf，而从低电平到高电平的上升沿则为Tr，Tf>Tr。OUT是经过图2所示本发明实施例的信号转换电路转换后的输出，Tsh和Tsl是调整后信号的高低电平脉宽，可以看到，输入信号的占空比失真经过调整后已经消除。

本发明的其它实施例中，可以对图2所示的信号转换电路进行一定的变形，达到类似的实施效果。例如，可以将S14作为输出信号OUT，或者S15作为XINV3的输入，得到输出信号；将XINV0、XINV2去除，则OUT的翻转只发生在IN0和IN1的上跳时刻。又或将XINV0、XINV2中任一个去掉，则OUT的翻转将发生在INO的上跳时刻、IN1的下跳时刻，或IN0的下跳时刻、IN1的上升时刻。如将XINV3去掉，则OUT将反相输出，等等这些都可实现本电路的目的。

图7是去掉XINV0、XINV2后IN0和IN1的输入占空比为40％时的时序图，OUT0为原电路输出，OUT1为去掉XINV3后的输出。从图中可以看到OUT0、OUT1反相，都被调整为50％输出，并且翻转都发生在IN0和IN1的上跳时刻。

通过对图2所示电路以及图4-图7的时序图进行分析可知，本发明提出的信号转换电路实际可以如图8所示划分为第零支路处理装置、第一支路处理装置，信号合并装置以及复位控制装置。

第零支路处理装置，用于接收所述差分信号的第零支路信号(IN0)，并将所述差分信号的第零支路信号(IN0)转换为第一脉冲信号(S11)输出，所述第一脉冲信号的脉冲出现在第零支路信号(IN0)发生特定跳变的时刻；

第一支路处理装置，用于接收所述差分信号的第一支路信号(IN1)，并将所述差分信号的第一支路信号(IN1)转换为第二脉冲信号(S12)输出，所述第二脉冲信号的脉冲出现在第一支路信号(IN1)发生特定跳变的时刻；

信号合并装置，包括第一输入端、第二输入端和输出接口，所述信号合并装置的第一输入端用于接收所述的第一脉冲信号(S11)，所述信号合并装置的第二输入端用于接收所述的第二脉冲信号(S12)，所述信号合并装置将接收到的所述第一脉冲信号(S11)以及第二脉冲信号(S12)转换为单端信号通过所述信号合并装置的输出接口输出；所述单端信号为在所述第一脉冲信号(S11)和第二脉冲信号(S12)出现脉冲的时刻进行信号跳变的周期信号。

其中，所述信号合并装置的输出接口包括两个输出端，所述两个输出端输出的信号周期和幅度相同，相位相反；

所述单端信号通过信号合并装置的输出接口输出为：通过信号合并装置输出接口的第一输出端或第二输出端输出单端信号。

所述第零支路信号(IN0)发生特定跳变和第一支路信号(IN1)发生特定跳变同为正跳变或同为负跳变。

其中，所述第零支路处理装置包括：第一锁存单元、第二锁存单元和第一与非门(XND1)；所述第一锁存单元和第二锁存单元均包括两个输入端和两个输出端，第一与非门(XND1)包括两个输入端和一个输出端；

第一锁存单元的第一输入端和第一与非门(XND1)的第一输入端接收差分信号的第零支路信号(IN0)，第一锁存单元的第一输出端连接第一与非门(XND1)的第二输入端；

所述第二锁存单元的第一输入端连接所述第一与非门(XND1)的输出端，第二锁存单元的第二输出端发送所述第一脉冲信号(S11)至所述信号合并装置的第一输入端；

信号合并装置输出接口的第二输出端连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端。

所述第一支路处理装置包括：第三锁存单元、第四锁存单元和第九与非门(XND9)；所述第三锁存单元和第四锁存单元均包括两个输入端和两个输出端，第九与非门(XND9)包括两个输入端和一个输出端；

第三锁存单元的第二输入端和第九与非门(XND9)的第二输入端接收差分信号的第一支路信号(IN1)，第三锁存单元的第二输出端连接第九与非门(XND9)的第一输入端；

第四锁存单元的第二输入端连接所述第九与非门(XND9)的输出端，第四锁存单元的第一输出端发送所述第二脉冲信号(S12)至所述信号合并装置的第二输入端；

信号合并装置输出接口的第一输出端分别连接第三锁存单元的第一输入端以及第四锁存单元的第一输入端。

复位控制装置用于将复位信号输入所述第零支路处理装置和第一支路处理装置，将所述第一脉冲信号(S11)和第二脉冲信号(S12)锁定为无脉冲的信号。

所述复位控制装置将复位信号接入信号合并装置的第二输入端。

所述复位控制装置包括第零与非门(XND0)，第零与非门(XND0)包括两个输入端和一个输出端；复位信号输入第零与非门(XND0)的第一输入端；

信号合并装置输出接口的第二输出端连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端为：

信号合并装置输出接口的第二输出端连接第零与非门(XND0)的第二输入端，第零与非门(XND0)的输出端分别连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端。

所述复位控制装置进一步包括第一反向器(XINV1)，所述第零与非门(XND0)的输出端分别连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端为：

第零与非门(XND0)的输出端连接第一反向器(XINV1)的输入端，第一反向器(XINV1)的输出端分别连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端。

所述信号合并装置包括第五锁存单元；

所述第一脉冲信号(S11)和第二脉冲信号(S12)均为低电平脉冲信号，所述第五锁存单元在输入信号均为高电平时实现信号锁存。

较佳地，以上所述各个锁存单元为两个与非门或两个或非门构成的基本RS触发器。

所述信号转换电路还可以进一步包括如下元件之一；

信号转换电路包括第零反向器(XINV0)，所述第零支路处理装置接收差分信号的第零支路信号(IN0)为：第零反向器(XINV0)的输入端连接差分信号的第零支路信号(IN0)，第零支路处理装置接收所述第零反向器(XINV0)输出端输出的信号；

信号转换电路包括第二反向器(XINV2)，所述第一支路处理装置接收差分信号的第一支路信号(IN1)为：第二反向器(XINV2)的输入端连接差分信号的第一支路信号(IN1)，第一支路处理装置接收所述第零反向器(XINV2)输出端输出的信号；

信号转换电路包括第三反向器(XINV3)，所述信号合并装置的输出接口连接第三反向器(XINV3)。

本发明提出的信号转换电路，不仅能实现从差分信号到单端信号的转换，同时还能对输入的差分信号进行占空比调整，因而对因外界因素干扰而产生的信号偏差具有一定的补偿作用，转换得到的信号更加稳定可靠。由于是本发明采用了锁存器原理，不仅实现简单方便，而且对于两路输入具有对称平衡的电路结构，故电路本身受工艺失配影响小，对工艺匹配程度要求低。再者，正如前面部分所述，将电路结构做出些许的更动可产生另外的效果，由此可知所提出的电路结构上比较灵活。同时，电路可实现的转换速度快，非常适用于对不断高速化的差分信号的处理。

电路技术领域中，对于某一电路往往存在一个或多个与之等效的电路。因此，在满足不改变本发明构思的前提下，对本发明实施例提出电路结构中的部分或全部电路采用本领域熟知的等效电路进行替换，而得到各种用于实现差分信号到单端信号的信号转换电路都应当在本发明的保护范围内。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1、一种将差分信号转换为单端信号的信号转换电路，其特征在于，所述信号转换电路包括：

第零支路处理装置，用于接收所述差分信号的第零支路信号(IN0)，并将所述差分信号的第零支路信号(IN0)转换为第一脉冲信号(S11)输出，所述第一脉冲信号的脉冲出现在第零支路信号(IN0)发生特定跳变的时刻；

第一支路处理装置，用于接收所述差分信号的第一支路信号(IN1)，并将所述差分信号的第一支路信号(IN1)转换为第二脉冲信号(S12)输出，所述第二脉冲信号的脉冲出现在第一支路信号(IN1)发生特定跳变的时刻；

信号合并装置，包括第一输入端、第二输入端和输出接口，所述信号合并装置的第一输入端用于接收所述的第一脉冲信号(S11)，所述信号合并装置的第二输入端用于接收所述的第二脉冲信号(S12)，所述信号合并装置将接收到的所述第一脉冲信号(S11)以及第二脉冲信号(S12)转换为单端信号通过所述信号合并装置的输出接口输出；所述单端信号为在所述第一脉冲信号(S11)和第二脉冲信号(S12)出现脉冲的时刻进行信号跳变的周期信号。

2、根据权利要求1所述的信号转换电路，其特征在于，所述信号合并装置的输出接口包括两个输出端，所述两个输出端输出的信号周期和幅度相同，相位相反；

所述单端信号通过信号合并装置的输出接口输出为：通过信号合并装置输出接口的第一输出端或第二输出端输出单端信号。

3、根据权利要求1所述的信号转换电路，其特征在于，所述第零支路信号(IN0)发生特定跳变和第一支路信号(IN1)发生特定跳变同为正跳变或同为负跳变。

4、根据权利要求2所述的信号转换电路，其特征在于，所述第零支路处理装置包括：第一锁存单元、第二锁存单元和第一与非门(XND1)；所述第一锁存单元和第二锁存单元均包括两个输入端和两个输出端，第一与非门(XND1)包括两个输入端和一个输出端；

第一锁存单元的第一输入端和第一与非门(XND1)的第一输入端接收差分信号的第零支路信号(IN0)，第一锁存单元的第一输出端连接第一与非门(XND1)的第二输入端；

所述第二锁存单元的第一输入端连接所述第一与非门(XND1)的输出端，第二锁存单元的第二输出端发送所述第一脉冲信号(S11)至所述信号合并装置的第一输入端；

信号合并装置输出接口的第二输出端连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端。

5、根据权利要求2所述的信号转换电路，其特征在于，所述第一支路处理装置包括：第三锁存单元、第四锁存单元和第九与非门(XND9)；所述第三锁存单元和第四锁存单元均包括两个输入端和两个输出端，第九与非门(XND9)包括两个输入端和一个输出端；

第三锁存单元的第二输入端和第九与非门(XND9)的第二输入端接收差分信号的第一支路信号(IN1)，第三锁存单元的第二输出端连接第九与非门(XND9)的第一输入端；

第四锁存单元的第二输入端连接所述第九与非门(XND9)的输出端，第四锁存单元的第一输出端发送所述第二脉冲信号(S12)至所述信号合并装置的第二输入端；

信号合并装置输出接口的第一输出端分别连接第三锁存单元的第一输入端以及第四锁存单元的第一输入端。

6、根据权利要求4或5所述的信号转换电路，其特征在于，所述转换电路进一步包括复位控制装置，用于将复位信号输入所述第零支路处理装置和第一支路处理装置，将所述第一脉冲信号(S11)和第二脉冲信号(S12)锁定为无脉冲的信号。

7、根据权利要求6所述的信号转换电路，其特征在于，所述复位控制装置将复位信号接入信号合并装置的第二输入端。

8、根据权利要求6所述的信号转换电路，其特征在于，所述复位控制装置包括第零与非门(XND0)，第零与非门(XND0)包括两个输入端和一个输出端；复位信号输入第零与非门(XND0)的第一输入端；

信号合并装置输出接口的第二输出端连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端为：

信号合并装置输出接口的第二输出端连接第零与非门(XND0)的第二输入端，第零与非门(XND0)的输出端分别连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端。

9、根据权利要求8所述的信号转换电路，其特征在于，所述复位控制装置进一步包括第一反向器(XINV1)，所述第零与非门(XND0)的输出端分别连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端为：

第零与非门(XND0)的输出端连接第一反向器(XINV1)的输入端，第一反向器(XINV1)的输出端分别连接第一锁存单元的第二输入端以及第二锁存单元的第二输入端。

10、根据权利要求1至5任一项所述的信号转换电路，其特征在于，所述信号合并装置包括第五锁存单元；

所述第一脉冲信号(S11)和第二脉冲信号(S12)均为低电平脉冲信号，所述第五锁存单元在输入信号均为高电平时实现信号锁存。

11、根据权利要求4或5所述的信号转换电路，其特征在于，所述锁存单元为两个与非门或两个或非门构成的基本RS触发器。

12、根据权利要求1至5任一项所述的信号转换电路，其特征在于，所述信号转换电路进一步包括如下元件之一；

信号转换电路包括第零反向器(XINV0)，所述第零支路处理装置接收差分信号的第零支路信号(IN0)为：第零反向器(XINV0)的输入端连接差分信号的第零支路信号(IN0)，第零支路处理装置接收所述第零反向器(XINV0)输出端输出的信号；

信号转换电路包括第二反向器(XINV2)，所述第一支路处理装置接收差分信号的第一支路信号(IN1)为：第二反向器(XINV2)的输入端连接差分信号的第一支路信号(IN1)，第一支路处理装置接收所述第零反向器(XINV2)输出端输出的信号；

信号转换电路包括第三反向器(XINV3)，所述信号合并装置的输出接口连接第三反向器(XINV3)。

Images