CN108924459A - 一种输出接口电路及装置 - Google Patents
一种输出接口电路及装置 Download PDFInfo
- Publication number
- CN108924459A CN108924459A CN201810886958.3A CN201810886958A CN108924459A CN 108924459 A CN108924459 A CN 108924459A CN 201810886958 A CN201810886958 A CN 201810886958A CN 108924459 A CN108924459 A CN 108924459A
- Authority
- CN
- China
- Prior art keywords
- video data
- output
- switch
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 230000008878 coupling Effects 0.000 claims description 48
- 238000010168 coupling process Methods 0.000 claims description 48
- 238000005859 coupling reaction Methods 0.000 claims description 48
- 230000008054 signal transmission Effects 0.000 claims description 13
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 229910002056 binary alloy Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种输出接口电路及装置，通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理得到直流耦合模式传输的视频数据信号，并通过视频数据输出端输出。以及通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理得到交流耦合模式传输的视频数据信号，并通过视频数据输出端输出。从而可以使输出接口电路不仅可以支持直流耦合模式，还可以支持交流耦合模式，进而提高输出接口电路的兼容性。
Description
技术领域
本发明涉及信号传输领域，特别涉及一种输出接口电路及装置。
背景技术
在数据传输领域中，LVDS(Low Voltage Differential Signaling，低电压差动信号)、mini_LVDS、RSDS(Reduced Swing Differential Signal，低摆幅差动信号)、HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)等数据传输模式通常采用直流耦合模式传输信号。V-By-One、DP(DisplayPort)接口、eDP接口等数据传输模式通常采用交流耦合模式传输信号。然而，目前的信号传输系统中，采用直流耦合模式的输出接口电路与采用交流耦合模式的输出接口电路的驱动能力不同，从而导致输出接口电路不能同时支持直流耦合模式和交流耦合模式，这样造成输出接口电路的兼容性不佳。
发明内容
本发明实施例提供一种输出接口电路及装置，用以提高输出接口电路的兼容性。
因此，本发明实施例提供了一种输出接口电路，包括：输入单元、多个并串转换单元、以及与各所述并串转换单元一一对应的输出驱动单元；其中，各所述输出驱动单元包括：分别与视频数据输出端连接的输出单元与阻抗匹配单元；
所述输入单元用于将接收的视频数据进行处理后传输给各所述并串转换单元；在确定选择直流耦合模式时，向各所述并串转换单元输出第一位数控制信号、向各所述输出单元输出第一选择信号以及向各所述阻抗匹配单元输出第一控制信号；在确定选择交流耦合模式时，向各所述并串转换单元输出第二位数控制信号、向各所述输出单元输出第二选择信号以及向各所述阻抗匹配单元输出第二控制信号；
各所述并串转换单元用于根据所述第一位数控制信号或所述第二位数控制信号，将接收到的视频数据转换为串行视频数据后提供给对应的输出单元；
所述阻抗匹配单元用于在接收到所述第一控制信号时，与所述视频数据输出端断开；在接收到所述第二控制信号时，与所述视频数据输出端导通；
各所述输出单元用于在接收到所述第一选择信号时，使所述视频数据输出端输出使用直流耦合模式传输的信号；在接收到所述第二选择信号时，使所述视频数据输出端输出使用交流耦合模式传输的信号。
可选地，在本发明实施例中，所述阻抗匹配单元包括：第一电阻、第二电阻、第一开关、第二开关；
所述第一电阻的第一端与高电压电源端连接，所述第一电阻的第二端与所述第一开关的第一端连接；
所述第一开关的第二端与所述视频数据输出端的正向输出端连接，所述第一开关的控制端与所述输入单元连接，用于接收所述第一控制信号和所述第二控制信号；
所述第二电阻的第一端与所述高电压电源端连接，所述第二电阻的第二端与所述第二开关的第一端连接；
所述第二开关的第二端与所述视频数据输出端的负向输出端连接，所述第二开关的控制端与所述输入单元连接，用于接收所述第一控制信号或所述第二控制信号。
可选地，在本发明实施例中，所述输出单元包括：预驱动子单元、驱动电路、共模负反馈子单元；
所述预驱动子单元用于根据接收到的所述串行视频数据向所述驱动电路输出数据控制信号；
所述驱动电路用于在接收到的所述数据控制信号与所述第一选择信号的共同控制下，使所述视频数据输出端输出使用直流耦合模式传输的信号；在接收到的所述数据控制信号与所述第二选择信号的共同控制下，使所述视频数据输出端输出使用交流耦合模式传输的信号；
所述共模负反馈子单元用于使所述视频数据输出端输出的信号的共模电压稳定。
可选地，在本发明实施例中，所述驱动电路包括：第一电流源、第二电流源、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第三开关、第四开关、第五开关、第六开关；
所述第一电流源的电流输入端与高电压电源端连接，所述第一电流源的电流输出端与第一节点连接；
所述第一晶体管的栅极分别与所述第三开关的第一端以及所述第五开关的第一端连接，所述第一晶体管的源极与所述第一节点连接，所述第一晶体管的漏极与所述视频数据输出端的正向输出端连接；
所述第二晶体管的栅极分别与所述第四开关的第一端以及所述第六开关的第一端连接，所述第二晶体管的源极与所述第一节点连接，所述第二晶体管的漏极与所述视频数据输出端的负向输出端连接；
所述第三晶体管的栅极与所述预驱动子单元连接，所述第三晶体管的漏极与所述视频数据输出端的正向输出端连接，所述第三晶体管的源极与第二节点连接；
所述第四晶体管的栅极与所述预驱动子单元连接，所述第四晶体管的漏极与所述视频数据输出端的负向输出端连接，所述第四晶体管的源极与所述第二节点连接；
所述第二电流源的电流输入端与所述第二节点连接，所述第二电流源的电流输出端与接地端连接；
所述第三开关的第二端与所述预驱动子单元连接，所述第三开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号；
所述第四开关的第二端与所述预驱动子单元连接，所述第四开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号；
所述第五开关的第二端与所述高电压电源端连接，所述第五开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号；
所述第六开关的第二端与所述高电压电源端连接，所述第六开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号。
可选地，在本发明实施例中，预驱动子单元包括：预驱动器；和/或，
所述共模负反馈子单元包括：共模负反馈电路。
可选地，在本发明实施例中，所述输出单元还包括：预加重子单元，用于补偿所述视频数据输出端输出的信号的高频分量。
可选地，在本发明实施例中，所述并串转换单元包括：N:1并串转换器；其中，N为整数；
所述第一位数控制信号和所述第二位数控制信号用于控制N的取值。
可选地，在本发明实施例中，所述输入单元包括：数据通道单元、寄存器和时序产生器；
所述数据通道单元用于将接收的所述视频数据依次进行打包、加扰以及编码后传输给各所述并串转换单元；
所述寄存器用于在确定赋值为第一赋值时，确定选择直流耦合模式，则向各所述并串转换单元输出第一位数控制信号、向各所述输出单元输出第一选择信号以及向各所述阻抗匹配单元输出第一控制信号；在确定赋值为第二赋值时，确定选择交流耦合模式，则向各所述并串转换单元输出第二位数控制信号、向各所述输出单元输出第二选择信号以及向各所述阻抗匹配单元输出第二控制信号；其中，所述第一赋值和所述第二赋值不同；
所述时序产生器用于产生对应频率的时钟信号并提供给所述数据通道单元和各所述并串转换单元。
相应地，本发明实施例还提供了一种信号传输系统，包括本发明实施例提供的输出接口电路。
可选地，在本发明实施例中，还包括：信号接收机，以及连接于所述信号接收机的输入端和所述输出接口电路的视频数据输出端之间的传输线；
所述信号接收机的输入端连接有输入电阻。
本发明有益效果如下：
本发明实施例提供的输出接口电路及装置，通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理得到直流耦合模式传输的视频数据信号，并通过视频数据输出端输出。以及通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理，以得到交流耦合模式传输的视频数据信号，并通过视频数据输出端输出。从而可以使输出接口电路不仅可以支持直流耦合模式，还可以支持交流耦合模式，进而提高输出接口电路的兼容性。
附图说明
图1为本发明实施例提供的一种信号传输系统的结构示意图；
图2为本发明实施例提供的输出接口电路的结构示意图；
图3为本发明实施例提供的输出接口电路的具体结构示意图；
图4为本发明实施例提供的输出接口电路的局部结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的输出接口电路及装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形大小和形状不反映输出接口电路的真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
如图1所示，信号传输系统的结构可以包括：输出接口电路TX、信号接收机RX，以及连接于输出接口电路Tx的视频数据输出端与信号接收机RX的输入端之间的传输线SX。并且，信号接收机RX的输入端还连接有输入电阻Rin。其中，信号接收机RX可以包括显示装置，例如：移动电话、个人数字助理(Personal Digital Assistant，PDA)、笔记本电脑等具有显示功能的产品，以上仅为举例，在此不作限定。
具体地，输出接口电路TX可以接收数据源的视频数据Data，并将该视频数据Data处理以后通过传输线SX传输给信号接收机RX。信号接收机RX可以将接收的视频数据处理后输出显示图像。输入电阻Rin的电阻值可以根据应用环境来设计确定，在此不作限定，例如，输入电阻Rin的电阻值可以为100Ω。在实际应用中，输入电阻Rin的电阻值可以根据实际应用环境来设计确定，在此不作限定。
如图2所示，本发明实施例提供一种输出接口电路，可以包括：输入单元100、多个并串转换单元200_m(m为整数，且1≤m≤M。M为输出接口电路中设置的并串转换单元的总数，图2以M＝2为例)、以及与各并串转换单元一一对应的输出驱动单元300_m；其中，各输出驱动单元300_m可以包括：分别与视频数据输出端V_m连接的输出单元310_m与阻抗匹配单元320_m；其中，
输入单元100可以用于将接收的视频数据Data进行转换后传输给各并串转换单元200_m；在确定选择直流耦合模式时，向各并串转换单元200_m输出第一位数控制信号、向各输出单元310_m输出第一选择信号以及向各阻抗匹配单元320_m输出第一控制信号；在确定选择交流耦合模式时，向各并串转换单元200_m输出第二位数控制信号、向各输出单元310_m输出第二选择信号以及向各阻抗匹配单元320_m输出第二控制信号；
各并串转换单元200_m可以用于根据第一位数控制信号或第二位数控制信号，将接收到的视频数据转换为串行视频数据后提供给对应的输出单元310_m；
阻抗匹配单元320_m可以用于阻抗匹配，在接收到第一控制信号时，与视频数据输出端V_m断开；在接收到第二控制信号时，与视频数据输出端V_m导通；
输出单元310_m用于在接收到第一选择信号时，使视频数据输出端V_m输出使用直流耦合模式传输的信号；在接收到第二选择信号时，使视频数据输出端V_m输出使用交流耦合模式传输的信号。
本发明实施例提供的输出接口电路，通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理，以得到直流耦合模式传输的视频数据信号，并通过视频数据输出端输出。以及通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理，以得到交流耦合模式传输的视频数据信号，并通过视频数据输出端输出。从而可以使输出接口电路不仅可以支持直流耦合模式，还可以支持交流耦合模式，进而提高输出接口电路的兼容性。
在具体实施时，在本发明实施例中，如图2所示，视频数据输出端V_m可以包括：正向输出端VP_m和负向输出端VN_m。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例中，如图3所示，输入单元100可以包括：数据通道单元110、寄存器120和时序产生器130；其中，
数据通道单元110可以用于将接收的视频数据Data依次进行打包、加扰以及编码后传输给各并串转换单元200_m。具体地，数据通道单元先打包输入的视频数据。在打包视频数据之后，再用伪随机码加扰，避免视频数据出现连“0”或者连“1”的情况，便于接收端提取定时时钟。之后，再进行编码，在数据中加插一些码元，从而在接收端能纠错和判错。增加数据传输可靠性。进一步地，数据通道单元可以采用完全硬件实施。当然，其也可以采用完全软件实施例、或结合软件和硬件方面的实施例的形式，在此不作限定。
寄存器120可以用于在确定赋值为第一赋值时，确定选择直流耦合模式，则向各并串转换单元200_m输出第一位数控制信号、向各输出单元310_m输出第一选择信号以及向各阻抗匹配单元320_m输出第一控制信号；在确定赋值为第二赋值时，确定选择交流耦合模式，则向各并串转换单元200_m输出第二位数控制信号、向各输出单元310_m输出第二选择信号以及向各阻抗匹配单元320_m输出第二控制信号；其中，第一赋值和第二赋值不同。在具体实施时，可以通过软件对寄存器进行赋值，从而确定采用直流耦合模式还是交流耦合模式传输视频数据。具体地，第一赋值可以为二进制中的“1”，第二赋值可以为二进制中的“0”。或者，第一赋值可以为二进制中的“0”，第二赋值可以为二进制中的“1”。在实际应用中，寄存器可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。
时序产生器130用于产生对应频率的时钟信号并提供给数据通道单元110和各并串转换单元200_m。具体地，时序产生器130可以根据数据通道单元110接收的视频数据产生符合其频率的第一时钟信号和第二时钟信号，并将第一时钟信号提供给数据通道单元110，将第二时钟信号提供给各并串转换单元200_m。在实际应用中，时序产生器130可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。
在数据传输领域中，一般具有多种数据传输模式，例如：LVDS、mini_LVDS、V-By-One等。由于不同数据传输模式传输数据的通道数可以不同，在具体实施时，在本发明实施例中，并串转换单元的总数可以根据实际应用环境来设计确定，在此不作限定。具体地，一般LVDS的通道数可以为4、5、6，则可以将并串转换单元的总数对应设置为4、5、6。一般mini_LVDS的通道数可以为6，则可以将并串转换单元的总数对应设置为6。一般V-By-One的通道数可以为8、16，则可以将并串转换单元的总数对应设置为8、16。以上仅为举例，在此不作限定。
在具体实施时，在本发明实施例中，如图3所示，并串转换单元可以包括：N:1并串转换器；其中，N为整数；并且，第一位数控制信号和第二位数控制信号用于控制N的取值。由于不同数据传输模式，在一帧中传输的数据位数可以不同。例如，mini_LVDS可以传输6或者8位二进制的视频数据，则可以将N对应设置为6或8。LVDS可以传输8位二进制的视频数据，则可以将N对应设置为8。V-By-One可以传输10位二进制的视频数据，则可以将N对应设置为10。因此，可以通过第一位数控制信号和第二位数控制信号控制N的取值。具体地，该N:1并串转换器可以将N位二进制的并行视频数据转换为1位二进制的串行视频数据。在实际应用中，N:1并串转换器可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。
在具体实施时，在本发明实施例中，如图4所示，输出单元310_m可以包括：预驱动子单元311_m、驱动电路312_m、共模负反馈子单元313_m；其中，
预驱动子单元311_m用于根据接收到的串行视频数据向驱动电路312_m输出数据控制信号。进一步地，预驱动子单元311_m可以包括：预驱动器。在实际应用中，预驱动器可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。并且，在串行视频数据为‘0’时，预驱动器输入也为“0”；在串行视频数据为‘1’时，预驱动器输入也为“1”。
驱动电路312_m用于在接收到的数据控制信号与第一选择信号的共同控制下，使视频数据输出端V_m输出使用直流耦合模式传输的信号；在接收到的数据控制信号与第二选择信号的共同控制下，使视频数据输出端V_m输出使用交流耦合模式传输的信号；
共模负反馈子单元313_m用于使视频数据输出端V_m输出的信号的共模电压稳定。这样可以使信号的共模电平的稳定性提高，从而消除共模电平漂移。进一步地，共模负反馈子单元313_m可以包括：共模负反馈电路。在实际应用中，LVDS传输模式和Mini-LVDS传输模式的共模电压不同，其中LVDS传输模式的共模电压一般为1.2V，而Mini-LVDS传输模式的共模电压一般为0.5～1V，其可设计为0.5V、0.8V。因此，可以根据实际应用环境中的信号的共模电平设计共模负反馈电路，在此不作限定。并且共模负反馈电路可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。
进一步地，驱动电路312_m可以包括：第一电流源I1、第二电流源I2、第一晶体管P1、第二晶体管P2、第三晶体管N1、第四晶体管N2、第三开关S3、第四开关S4、第五开关S5、第六开关S6；其中，
第一电流源I1的电流输入端与高电压电源端VDD连接，第一电流源I1的电流输出端与第一节点A1连接；
第一晶体管P1的栅极分别与第三开关S3的第一端以及第五开关S5的第一端连接，第一晶体管P1的源极与第一节点A1连接，第一晶体管P1的漏极与视频数据输出端的正向输出端VP_m连接；
第二晶体管P2的栅极分别与第四开关S4的第一端以及第六开关S6的第一端连接，第二晶体管P2的源极与第一节点A1连接，第二晶体管P2的漏极与视频数据输出端的负向输出端Vn_m连接；
第三晶体管N1的栅极与预驱动子单元311_m连接，第三晶体管N1的漏极与视频数据输出端的正向输出端VP_m连接，第三晶体管的源极与第二节点A2连接；
第四晶体管N2的栅极与预驱动子单元311_m连接，第四晶体管N2的漏极与视频数据输出端的负向输出端VN_m连接，第四晶体管N2的源极与第二节点A2连接；
第二电流源I2的电流输入端与第二节点A2连接，第二电流源的电流输出端与接地端GND连接；
第三开关S3的第二端与预驱动子单元311_m连接，第三开关S3的控制端与输入单元连接，用于接收第一选择信号和第二选择信号；
第四开关S4的第二端与预驱动子单元311_m连接，第四开关S4的控制端与输入单元连接，用于接收第一选择信号和第二选择信号；
第五开关S5的第二端与高电压电源端VDD连接，第五开关S5的控制端与输入单元连接，用于接收第一选择信号和第二选择信号；
第六开关S6的第二端与高电压电源端VDD连接，第六开关S6的控制端与输入单元连接，用于接收第一选择信号和第二选择信号。
进一步地，在具体实施时，第一晶体管P1和第二晶体管P2可以为P型晶体管。或者，第一晶体管和第二晶体管也可以为N型晶体管，则需要在第三开关的第一端与第一晶体管的栅极之间设置第一反相器，在第四开关的第一端与第二晶体管的栅极之间设置第二反相器。具体地，第一反相器的输入端连接第三开关的第一端，第一反相器的输出端连接第一晶体管的栅极。第二反相器的输入端连接第四开关的第一端，第二反相器的输出端连接第二晶体管的栅极。
进一步地，在具体实施时，第三晶体管N1和第四晶体管N2可以为N型晶体管。或者，第三晶体管和第四晶体管也可以为P型晶体管，则需要在预驱动子单元与第三晶体管的栅极之间设置第三反相器，在预驱动子单元与第四晶体管的栅极之间设置第四反相器。具体地，第三反相器的输入端连接预驱动子单元，第三反相器的输出端连接第三晶体管的栅极。第四反相器的输入端连接预驱动子单元，第四反相器的输出端连接第四晶体管的栅极。
第一电流源I1和第二电流源I2的电流可调，即可以根据不同的传输模式输出所需要的电流大小。进一步地，在具体实施时，第一电流源I1的电流可以预先设置为X mA，第二电流源I2的电流可以预先设置为Y mA。其中，在同一种传输模式时，X＝Y，且X和Y的数值可以根据实际应用环境来设计确定，在此不作限定。
在直流耦合时，例如LVDS传输模式，可以使第一电流源I1和第二电流源I2的电流为3.5mA，即X＝3.5，Y＝3.5，以实现直流耦合。在交流耦合时，例如，V-By-One传输模式，可以使第一电流源I1和第二电流源I2的电流由LVDS传输模式的3.5mA切换为V-By-One传输模式的12mA，即X＝12，Y＝12，以实现交流耦合。当然，在实际应用中，第一电流源I1和第二电流源I2的电流大小需要根据实际应用环境来设计确定，在此不作限定。并且，第一电流源和第二电流源可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。
进一步地，在具体实施时，第三开关S3、第四开关S4、第五开关S5、第六开关S6可以分别为晶体管；其中，晶体管的栅极作为第三开关S3、第四开关S4、第五开关S5、第六开关S6的控制端。
进一步地，在具体实施时，在本发明实施例中，如图4所示，阻抗匹配单元320_m可以包括：第一电阻R1、第二电阻R2、第一开关S1、第二开关S2；其中，
第一电阻R1的第一端与高电压电源端VDD连接，第一电阻R1的第二端与第一开关S1的第一端连接；
第一开关S1的第二端与视频数据输出端的正向输出端VP_m连接，第一开关S2的控制端与输入单元连接，用于接收第一控制信号和第二控制信号；
第二电阻R2的第一端与高电压电源端VDD连接，第二电阻R2的第二端与第二开关S2的第一端连接；
第二开关S2的第二端与视频数据输出端的负向输出端VN_m连接，第二开关S2的控制端与输入单元连接，用于接收第一控制信号或第二控制信号。
在具体实施时，可以根据阻抗匹配的原则进行设置第一电阻和第二电阻的电阻值。例如，可以将第一电阻和第二电阻的电阻值分别设置为50Ω。在实际应用中，第一电阻和第二电阻的电阻值可以根据实际应用环境来设计确定，在此不作限定。
进一步地，在具体实施时，第一开关S1和第二开关S2可以分别为晶体管；其中，晶体管的栅极作为第一开关S1和第二开关S2的控制端。
一般由于传输线上寄生电阻与寄生电容的存在，可等效为一个低通滤波器。在传输信号时，其高频分量会被衰减，而低频分量不变，因此为了对信号的高频分量进行补偿。在具体实施时，如图4所示，输出单元还可以包括：预加重子单元314_m，用于补偿视频数据输出端输出的信号的高频分量。进一步地，在实际应用中，预加重子单元314_m的具体结构可以与现有技术中的结构相同，为本领域的普通技术人员应该理解具有的，在此不作赘述。
下面通过一具体实施例并结合图3与图4说明本发明实施例提供的输出接口电路的工作过程。其中，以LVDS传输模式和V-By-One传输模式为例进行说明。
选择LVDS传输模式时，通过软件将输入单元中的寄存器赋值为第一赋值。之后寄存器向各并串转换器输出第一位数控制信号，将N设置为8。并且，寄存器还向各驱动电路312_m中的第三开关S3、第四开关S4、第五开关S5、第六开关S6输出第一选择信号，以控制第三开关S3和第四开关S4闭合，控制第五开关S5和第六开关S6打开。以及，寄存器还向各阻抗匹配单元320_m中的第一开关S1和第二开关S2输出第一控制信号，以控制第一开关S1和第二开关S2打开。
数据通道单元110接收数据源的视频数据Data，时序产生器130产生对应频率的时钟信号并提供给数据通道单元110和各8:1并串转换器。数据通道单元110将接收的视频数据Data依次进行打包、加扰以及编码后传输给每一个8:1并串转换器。每一个8:1并串转换器将接收的视频信号转换为1位串行数据信号后传输给对应的预驱动器。预驱动器将接收到的串行视频数据转换为数据控制信号后提供给驱动电路312_m中的第一晶体管P1、第二晶体管P2、第三晶体管N1、第四晶体管N2的栅极，以控制第一晶体管P1和第四晶体管N2与第二晶体管P2和第三晶体管N1交替导通。其中，在控制第一晶体管P1和第四晶体管N2导通时，第二晶体管P2和第三晶体管N1均截止；在控制第二晶体管P2和第三晶体管N1导通时，第一晶体管P1和第四晶体管N2均截止。具体地，在第一晶体管P1和第四晶体管N2均导通时，可以形成高电压电源端VDD→第一电流源I1→第一晶体管P1→正向输出端VP_m→信号接收机RX的输入端连接的100Ω的输入电阻Rin(图中未画出)→负向输出端VN_m→第四晶体管N2→第二电流源I2→接地端GND的电流通路，使得在输入电阻Rin两端产生一个正的压降，即VP_m-VN_m为正电压，输出LVDS信号。在控制第二晶体管P2和第三晶体管N1均导通时，可以形成高电压电源端VDD→第一电流源I1→第二晶体管P2→负向输出端VN_m→输入电阻Rin→正向输出端VP_m→第三晶体管N1→第二电流源I2→接地端GND的电流通路，使得在输入电阻Rin两端产生一个负的压降，即VP_m-VN_m为负电压，输出LVDS信号。
选择V-By-One传输模式时，通过软件将输入单元中的寄存器赋值为第二赋值。之后寄存器向各并串转换器输出第二位数控制信号，将N设置为10。并且，寄存器还向各驱动电路312_m中的第三开关S3、第四开关S4、第五开关S5、第六开关S6输出第二选择信号，以控制第五开关S5和第六开关S6闭合，控制第三开关S3和第四开关S4打开，从而控制第一晶体管P1和第二晶体管P2截止。以及，寄存器还向各阻抗匹配单元320_m中的第一开关S1和第二开关S2输出第二控制信号，以控制第一开关S1和第二开关S2闭合。
数据通道单元110接收数据源的视频数据Data，时序产生器130产生对应频率的时钟信号并提供给数据通道单元110和各10:1并串转换器。数据通道单元110将接收的视频数据Data依次进行打包、加扰以及编码后传输给每一个10:1并串转换器。每一个10:1并串转换器将接收的视频信号转换为1位串行数据信号后传输给对应的预驱动器。预驱动器将接收到的串行视频数据转换为数据控制信号后提供给驱动电路312_m中的第三晶体管N1、第四晶体管N2的栅极，以控制第三晶体管N1与第四晶体管N2交替导通。其中，在控制第四晶体管N2导通时，第三晶体管N1截止；在控制第三晶体管N1导通时，第四晶体管N2截止。具体地，在第四晶体管N2导通时，可以形成高电压电源端VDD→第一电阻R1→正向输出端VP_m→输入电阻Rin→负向输出端VN_m→第四晶体管N2→第二电流源I2→接地端GND的电流通路；以及形成高电压电源端VDD→第二电阻R2→第四晶体管N2→第二电流源I2→接地端GND的电流通路，使得在输入电阻Rin两端产生一个正的压降，即VP_m-VN_m为正电压，输出V-By-One信号。在控制第三晶体管N1导通时，可以形成高电压电源端VDD→第二电阻R2→负向输出端VN_m→输入电阻Rin→正向输出端VP_m→第三晶体管N1→第二电流源I2→接地端GND的电流通路；以及形成高电压电源端VDD→第一电阻R1→第三晶体管N1→第二电流源I2→接地端GND的电流通路，使得在输入电阻Rin两端产生一个负的压降，即VP_m-VN_m为负电压，输出V-By-One信号。
基于同一发明构思，本发明实施例还提供了一种信号传输系统，包括本发明实施例提供的输出接口电路。该信号传输系统解决问题的原理与前述输出接口电路相似，因此该信号传输系统的实施可以参见前述输出接口电路的实施，重复之处在此不再赘述。
进一步地，在具体实施时，在本发明实施例中，如图1所示，信号传输系统还可以包括：信号接收机RX，以及连接于信号接收机RX的输入端和输出接口电路TX的视频数据输出端之间的传输线SX；并且信号接收机的输入端连接有输入电阻Rin。并且，针对对于该信号传输系统的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的输出接口电路及装置，通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理得到直流耦合模式传输的视频数据信号，并通过视频数据输出端输出。以及通过输入单元、各并串转换单元、阻抗匹配单元以及各输出单元的相互配合，可以使输出接口电路将输入单元接收的视频数据进行处理得到交流耦合模式传输的视频数据信号，并通过视频数据输出端输出。从而可以使输出接口电路不仅可以支持直流耦合模式，还可以支持交流耦合模式，进而提高输出接口电路的兼容性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种输出接口电路，其特征在于，包括：输入单元、多个并串转换单元、以及与各所述并串转换单元一一对应的输出驱动单元；其中，各所述输出驱动单元包括：分别与视频数据输出端连接的输出单元与阻抗匹配单元；
所述输入单元用于将接收的视频数据进行处理后传输给各所述并串转换单元；在确定选择直流耦合模式时，向各所述并串转换单元输出第一位数控制信号、向各所述输出单元输出第一选择信号以及向各所述阻抗匹配单元输出第一控制信号；在确定选择交流耦合模式时，向各所述并串转换单元输出第二位数控制信号、向各所述输出单元输出第二选择信号以及向各所述阻抗匹配单元输出第二控制信号；
各所述并串转换单元用于根据所述第一位数控制信号或所述第二位数控制信号，将接收到的视频数据转换为串行视频数据后提供给对应的输出单元；
所述阻抗匹配单元用于在接收到所述第一控制信号时，与所述视频数据输出端断开；在接收到所述第二控制信号时，与所述视频数据输出端导通；
各所述输出单元用于在接收到所述第一选择信号时，使所述视频数据输出端输出使用直流耦合模式传输的信号；在接收到所述第二选择信号时，使所述视频数据输出端输出使用交流耦合模式传输的信号。
2.如权利要求1所述的输出接口电路，其特征在于，所述阻抗匹配单元包括：第一电阻、第二电阻、第一开关、第二开关；
所述第一电阻的第一端与高电压电源端连接，所述第一电阻的第二端与所述第一开关的第一端连接；
所述第一开关的第二端与所述视频数据输出端的正向输出端连接，所述第一开关的控制端与所述输入单元连接，用于接收所述第一控制信号和所述第二控制信号；
所述第二电阻的第一端与所述高电压电源端连接，所述第二电阻的第二端与所述第二开关的第一端连接；
所述第二开关的第二端与所述视频数据输出端的负向输出端连接，所述第二开关的控制端与所述输入单元连接，用于接收所述第一控制信号或所述第二控制信号。
3.如权利要求1所述的输出接口电路，其特征在于，所述输出单元包括：预驱动子单元、驱动电路、共模负反馈子单元；
所述预驱动子单元用于根据接收到的所述串行视频数据向所述驱动电路输出数据控制信号；
所述驱动电路用于在接收到的所述数据控制信号与所述第一选择信号的共同控制下，使所述视频数据输出端输出使用直流耦合模式传输的信号；在接收到的所述数据控制信号与所述第二选择信号的共同控制下，使所述视频数据输出端输出使用交流耦合模式传输的信号；
所述共模负反馈子单元用于使所述视频数据输出端输出的信号的共模电压稳定。
4.如权利要求3所述的输出接口电路，其特征在于，所述驱动电路包括：第一电流源、第二电流源、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第三开关、第四开关、第五开关、第六开关；
所述第一电流源的电流输入端与高电压电源端连接，所述第一电流源的电流输出端与第一节点连接；
所述第一晶体管的栅极分别与所述第三开关的第一端以及所述第五开关的第一端连接，所述第一晶体管的源极与所述第一节点连接，所述第一晶体管的漏极与所述视频数据输出端的正向输出端连接；
所述第二晶体管的栅极分别与所述第四开关的第一端以及所述第六开关的第一端连接，所述第二晶体管的源极与所述第一节点连接，所述第二晶体管的漏极与所述视频数据输出端的负向输出端连接；
所述第三晶体管的栅极与所述预驱动子单元连接，所述第三晶体管的漏极与所述视频数据输出端的正向输出端连接，所述第三晶体管的源极与第二节点连接；
所述第四晶体管的栅极与所述预驱动子单元连接，所述第四晶体管的漏极与所述视频数据输出端的负向输出端连接，所述第四晶体管的源极与所述第二节点连接；
所述第二电流源的电流输入端与所述第二节点连接，所述第二电流源的电流输出端与接地端连接；
所述第三开关的第二端与所述预驱动子单元连接，所述第三开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号；
所述第四开关的第二端与所述预驱动子单元连接，所述第四开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号；
所述第五开关的第二端与所述高电压电源端连接，所述第五开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号；
所述第六开关的第二端与所述高电压电源端连接，所述第六开关的控制端与所述输入单元连接，用于接收所述第一选择信号和所述第二选择信号。
5.如权利要求3所述的输出接口电路，其特征在于，预驱动子单元包括：预驱动器；和/或，
所述共模负反馈子单元包括：共模负反馈电路。
6.如权利要求3所述的输出接口电路，其特征在于，所述输出单元还包括：预加重子单元，用于补偿所述视频数据输出端输出的信号的高频分量。
7.如权利要求1所述的输出接口电路，其特征在于，所述并串转换单元包括：N:1并串转换器；其中，N为整数；
所述第一位数控制信号和所述第二位数控制信号用于控制N的取值。
8.如权利要求1所述的输出接口电路，其特征在于，所述输入单元包括：数据通道单元、寄存器和时序产生器；
所述数据通道单元用于将接收的所述视频数据依次进行打包、加扰以及编码后传输给各所述并串转换单元；
所述寄存器用于在确定赋值为第一赋值时，确定选择直流耦合模式，则向各所述并串转换单元输出第一位数控制信号、向各所述输出单元输出第一选择信号以及向各所述阻抗匹配单元输出第一控制信号；在确定赋值为第二赋值时，确定选择交流耦合模式，则向各所述并串转换单元输出第二位数控制信号、向各所述输出单元输出第二选择信号以及向各所述阻抗匹配单元输出第二控制信号；其中，所述第一赋值和所述第二赋值不同；
所述时序产生器用于产生对应频率的时钟信号并提供给所述数据通道单元和各所述并串转换单元。
9.一种信号传输系统，其特征在于，包括如权利要求1-8任一项所述的输出接口电路。
10.如权利要求9所述的信号传输系统，其特征在于，还包括：信号接收机，以及连接于所述信号接收机的输入端和所述输出接口电路的视频数据输出端之间的传输线；
所述信号接收机的输入端连接有输入电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810886958.3A CN108924459B (zh) | 2018-08-06 | 2018-08-06 | 一种输出接口电路及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810886958.3A CN108924459B (zh) | 2018-08-06 | 2018-08-06 | 一种输出接口电路及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108924459A true CN108924459A (zh) | 2018-11-30 |
| CN108924459B CN108924459B (zh) | 2021-04-13 |
Family
ID=64394627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810886958.3A Active CN108924459B (zh) | 2018-08-06 | 2018-08-06 | 一种输出接口电路及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108924459B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459154A (zh) * | 2019-07-31 | 2019-11-15 | 深圳康佳电子科技有限公司 | 一种显示器屏接口信号转换电路、装置及方法 |
| CN111243552A (zh) * | 2020-01-20 | 2020-06-05 | Tcl华星光电技术有限公司 | Vbo信号端口、控制板及电视机 |
| CN112751549A (zh) * | 2020-12-24 | 2021-05-04 | 西安翔腾微电子科技有限公司 | 一种高速lvds阻态控制电路及控制方法 |
| CN114461555A (zh) * | 2021-12-30 | 2022-05-10 | 曙光信息产业股份有限公司 | 接口电路和主板 |
| WO2023130548A1 (zh) * | 2022-01-10 | 2023-07-13 | 长鑫存储技术有限公司 | 并串转换电路、并串转换电路版图及存储器 |
| WO2023226152A1 (zh) * | 2022-05-23 | 2023-11-30 | 广东人工智能与先进计算研究院 | 一种dac直流耦合输出电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060173364A1 (en) * | 2004-10-29 | 2006-08-03 | Worcester Polytechnic Institute | Multi-channel electrophysiologic signal data acquisition system on an integrated circuit |
| CN101662636A (zh) * | 2009-09-10 | 2010-03-03 | 中国科学院声学研究所 | 一种安全高速差分串行接口 |
| CN104281548A (zh) * | 2013-07-03 | 2015-01-14 | 炬芯（珠海）科技有限公司 | 一种基于axi总线传输数据的方法、装置及系统 |
| CN106407138A (zh) * | 2015-07-30 | 2017-02-15 | 炬芯（珠海）科技有限公司 | 一种lvds接口和dsi接口复用电路 |
| CN106533647A (zh) * | 2016-11-30 | 2017-03-22 | 上海航天控制技术研究所 | 一种基于IOSERDES的cameralink接口系统 |
| CN106559088A (zh) * | 2016-11-16 | 2017-04-05 | 天津汉铭科技发展有限公司 | 低轨高清遥感图像处理系统 |
-
2018
- 2018-08-06 CN CN201810886958.3A patent/CN108924459B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060173364A1 (en) * | 2004-10-29 | 2006-08-03 | Worcester Polytechnic Institute | Multi-channel electrophysiologic signal data acquisition system on an integrated circuit |
| CN101662636A (zh) * | 2009-09-10 | 2010-03-03 | 中国科学院声学研究所 | 一种安全高速差分串行接口 |
| CN104281548A (zh) * | 2013-07-03 | 2015-01-14 | 炬芯（珠海）科技有限公司 | 一种基于axi总线传输数据的方法、装置及系统 |
| CN106407138A (zh) * | 2015-07-30 | 2017-02-15 | 炬芯（珠海）科技有限公司 | 一种lvds接口和dsi接口复用电路 |
| CN106559088A (zh) * | 2016-11-16 | 2017-04-05 | 天津汉铭科技发展有限公司 | 低轨高清遥感图像处理系统 |
| CN106533647A (zh) * | 2016-11-30 | 2017-03-22 | 上海航天控制技术研究所 | 一种基于IOSERDES的cameralink接口系统 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459154A (zh) * | 2019-07-31 | 2019-11-15 | 深圳康佳电子科技有限公司 | 一种显示器屏接口信号转换电路、装置及方法 |
| CN110459154B (zh) * | 2019-07-31 | 2022-12-20 | 深圳康佳电子科技有限公司 | 一种显示器屏接口信号转换电路、装置及方法 |
| CN111243552A (zh) * | 2020-01-20 | 2020-06-05 | Tcl华星光电技术有限公司 | Vbo信号端口、控制板及电视机 |
| CN112751549A (zh) * | 2020-12-24 | 2021-05-04 | 西安翔腾微电子科技有限公司 | 一种高速lvds阻态控制电路及控制方法 |
| CN112751549B (zh) * | 2020-12-24 | 2024-07-12 | 西安翔腾微电子科技有限公司 | 一种高速lvds阻态控制电路及控制方法 |
| CN114461555A (zh) * | 2021-12-30 | 2022-05-10 | 曙光信息产业股份有限公司 | 接口电路和主板 |
| WO2023130548A1 (zh) * | 2022-01-10 | 2023-07-13 | 长鑫存储技术有限公司 | 并串转换电路、并串转换电路版图及存储器 |
| WO2023226152A1 (zh) * | 2022-05-23 | 2023-11-30 | 广东人工智能与先进计算研究院 | 一种dac直流耦合输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108924459B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108924459B (zh) | 一种输出接口电路及装置 | |
| US7471285B2 (en) | Combined transmitter | |
| US8559531B2 (en) | Method and apparatus for serial communication using clock-embedded signals | |
| TWI393354B (zh) | 多功能傳輸器與資料傳輸方法 | |
| US11430382B2 (en) | Light-emitting diode driving apparatus and light-emitting diode driver | |
| US9590610B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
| TWI637602B (zh) | 透過利用最小化傳輸差分訊號碼之一通信介面以用於傳輸編碼保護頻帶資料 | |
| US9491015B2 (en) | Three-wire three-level digital interface | |
| US8750391B2 (en) | Differential signal output device and portable device | |
| US7256624B2 (en) | Combined output driver | |
| KR100859941B1 (ko) | 인터페이스 시스템 및 이를 이용한 평판 표시장치 | |
| JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| US10230913B2 (en) | Transmitter and communication system | |
| TWI690177B (zh) | 傳送裝置、傳送方法及通信系統 | |
| US20110194592A1 (en) | Transceiving apparatus and transceiving system using the same | |
| Kim et al. | Unified dual mode physical layer for mobile CMOS image sensor interface | |
| JP2014140090A (ja) | 信号伝送方式及び送信装置 | |
| Supreetha Rao et al. | VHDL Implementation of TMDS encoder for the transmission of video signals in serial communication | |
| CN106797354B (zh) | 发射器和通信系统 | |
| US9641362B2 (en) | N-wire two-level digital interface | |
| KR100793099B1 (ko) | 영상 표시 장치 | |
| JP2014187588A (ja) | データ送信装置およびデータ通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |