CN103686037B - 驱动器电路 - Google Patents

驱动器电路 Download PDF

Info

Publication number
CN103686037B
CN103686037B CN201310435025.XA CN201310435025A CN103686037B CN 103686037 B CN103686037 B CN 103686037B CN 201310435025 A CN201310435025 A CN 201310435025A CN 103686037 B CN103686037 B CN 103686037B
Authority
CN
China
Prior art keywords
driver
pair
output
coupled
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310435025.XA
Other languages
English (en)
Other versions
CN103686037A (zh
Inventor
阿里·胡格桂恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103686037A publication Critical patent/CN103686037A/zh
Application granted granted Critical
Publication of CN103686037B publication Critical patent/CN103686037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Abstract

在HDMI连接系统中，线驱动器驱动来自HDMI发射机的信号通过传输线到接收机。线驱动器电路包括预驱动器电路，具有一对预驱动器差分输入和一对预驱动器差分输出;驱动器电路，具有一对驱动器差分输入和一对驱动器差分输出;其中一对预驱动器差分输出中的每一个被耦合到一对驱动器差分输入的各自的一个，一对驱动器差分输出中的每一个被耦合到一对输出端中的各自的一个;并且预驱动器还包括一对预驱动器共源共栅晶体管，每个预驱动器共源共栅晶体管被布置在一对预驱动器差分输出和各自的一个输出端之间，其中驱动器电路和预驱动器电路接收由耦合到一对输出端的HDMI接收机提供的电流。

Description

驱动器电路
技术领域
本发明涉及用于高清晰度多媒体接口(HDMI)的线驱动器电路。
背景技术
高清晰度多媒体接口(HDMI)是一种音频/视频数据接口，其适用于传输未压缩的数字数据，并通常连接音频/视频设备，如摄像机，蓝光和DVD播放器到其它设备，如电视，电脑显示器。
HDMI接口具有几个不同组的传输线，这些不同组的传输线在不同的频率下工作。第一组传输线是+5V和HPD线，用于EDID电源和反馈，启动RX检测，第一组传输线是连续的电压线。DDC线，支持I2C接口。CEC线，是一种用户接口超低速线。HEAC覆盖，用于在HPD和未使用的公用线路上传输AC信号，HPD和未使用的公用线路可以被用于，例如，提供以太网和SPDIF接口。
另一组传输线是非常高速的串行线，这些非常高速的串行线路使用一种最小化传输差分信号(TMDS)技术，最小化传输差分信号(TMDS)技术最初开发用于数字视频接口(DVI)，数字视频接口(DVI)可以用于在高达每秒几千兆位的频率下传输信号。TMDS线是电流驱动线，终止于HDMI接收机。在图1中示出了HDMI连接的拓扑。HDMI线驱动器100具有差分输出驱动器10，差分输出驱动器10由晶体管T1和T2实现。T1的第一端被连接到一对输出端的第一端12。T1的控制端被连接到一对差分输入的第一输入14。T1的第二端被连接到T2的第二端。T2的第一端被连接到一对输出端的第二端16。T2的控制端被连接到一对差分输入的第二输入18。T1和T2的布置，也被称为差分对或长尾对。发射机驱动器是用于MOSFET技术的漏极开路或用于双极技术的集电极开路。这意味着，输出电流，通常为10mA，是从所连接的HDMI接收机20中引出，HDMI接收机20具有一对电阻，这对电阻布置在HDMI接收机的输入和接收机电源电压源22之间，接收机电源电压源22通常是3.3V。
差分输出驱动器或输出级可以由预驱动器驱动。图2示出了一种HDMI线驱动器200，包括预驱动器30，预驱动器30通过晶体管T3和T4布置成长尾对来实现。第一差分输出32被连接到差分输出驱动器10的第一差分输入14。第二差分输出34被连接到第二差分输入18。第一差分输出32经由上拉电阻R1被连接到电源39。第二差分输出34经由上拉电阻R2被连接到电源39。预驱动器30具有第一差分输入36和第二差分输入38，其中第一差分输入36连接到T3的控制端，第二差分输入38连接到T4的控制端。
深亚微米系统芯片为了减少功率在低电压条件下工作，与HDMI所需的3.3V不相容。因此在系统芯片输出后放置一种称为HDMI电平转换电路的单独部分。图3示出一个示例性实施例。具有HDMI输出的系统芯片40被连接到HDMI发射机电平转换电路300，发射机电平转换电路300可以具有多个线驱动器，每个线驱动器包含预驱动器30和输出驱动器级10。输出驱动器级10可以被连接到HDMI接收机20。电平转换电路的电源来自电压源44。每个预驱动器的典型的电源要求可以是几个毫安。
在一篇文章中描述的在2.5V40nmCMOS工艺中的高清晰度多媒体接口发射机Phy(http://www.design-reuse.com/articles/22347/transmitter-phy-hdmi.html)描述了预驱动器和驱动器的另一种实现方式。此电路使用逻辑作为预驱动器，可以减少在先进技术节点的预驱动器功率，其中逻辑是低功率。输出驱动器切换电流镜的输出分支，开关可以由核心逻辑单元控制。这种实现方式不是非常适合HDMI电平转换电路。因为HDMI电平转换电路通常在较老的技术中实施，其中逻辑驱动轨到轨是缓慢的和/或消耗功率的。此外，在系统芯片中的HDMI逻辑输入都是现成的，因为它们是来自TMDS编码器，TMDS编码器是嵌入式数字块。然而，在电平转换电路中，输入信号是模拟差分信号，因此，使用逻辑作为预驱动器将需要将差分输入翻译到轨到轨的逻辑，然后再翻译回差分输出。
由于高清视频的可行性以及3D视频，对高比特率的需求越来越多，因此需要更高的预驱动电流以及可能需要多个预驱动器来驱动输出级。
US2012/0169403和US2012/0033747描述了一种发射机，其中发射机电路的电源电压来自接收机的电源。然而，这需要额外的复杂的偏置，电平转换和电压调节电路。
因此，需要一种改进的线驱动器电路，用于HDMI发射机和HDMI电平转换电路。
发明内容
本发明的各个方面在权利要求书中限定。在第一方面中定义了一种用于高清晰度多媒体接口(HDMI)发射机的线驱动器电路，线驱动器电路包括预驱动器电路，预驱动器电路具有一对预驱动器差分输入和一对预驱动器差分输出，驱动器电路，驱动器电路具有一对驱动器差分输入和一对驱动器差分输出;其中一对预驱动器差分输出中的每一个输出被耦合到一对驱动器差分输入中各自的一个输入，一对驱动器差分输出中的每一个被耦合到一对输出端中各自的一个输出端，其中，预驱动器还包括一对预驱动器共源共栅晶体管，每个预驱动器共源共栅晶体管被布置在预驱动器差分输出中的一个输出和输出端中各自的一个输出之间。驱动器电路和预驱动器电路可以接收HDMI接收机提供的电流，该HDMI接收机耦合到一对输出端。
在许多应用中，HDMI发射机是一种便携式设备，如笔记本电脑、平板电脑和手机。与此相反，接收机，通常是一个电源供电的设备，因为它们大多存在于用于演示的电视，电脑显示器和投影仪中。布置预驱动器电路以接收来自连接的HDMI接收机的电源，可以降低发射机侧的功率消耗需求。这降低了便携式设备的功率消耗，从而延长了电池寿命。
此外，由于通过输出驱动器和预驱动器引出的电流同相相加并从接收机引出，预驱动器有助于输出信号，因此，输出驱动器需要提供较少的电流。这样就可以使用较小的设备，从而增加带宽，简化用于更高比特率的设计，而无需从本地发射机电源引出更多的电流。
由于预驱动器会有延迟，预驱动器电流略早于输出驱动器来驱动输出。这提供了差分线路输出的固有的压摆率控制，因为往往有一个最低的转换率要求，以减少电磁干扰，例如HDMI标准1.4版本限定了最小转换率为75ps。
通过直接从HDMI接收机给驱动器和预驱动器级供电，发射机或电平转换电路的本地电源需求显着降低，而不需要复杂的偏置和电压调节电路。
预驱动器共源共栅晶体管将连接到预驱动器的差分输出的驱动器差分对输入从输出端去耦，在某种意义上，驱动器差分输入的变化会影响驱动器差分输出，而驱动器差分输出的变化不会影响驱动器差分输入。因此，反馈回路被打断，结构不会闭锁。如果使用MOSFET或使用双极技术时使用驱动器晶体管的基极来实施，这将允许预驱动器从接收机供电，而没有反冲到驱动器的栅极。
在实施例中，每一个驱动器差分输出可以经由晶体管被耦合到输出端，该晶体管可以为共源共栅晶体管。
在实施例中，驱动器电路和预驱动器电路可以包括一对晶体管，这对晶体管被布置为长尾对，每个长尾对晶体管具有第一端，第二端和控制端，其中每个第一端被耦合到各自的差分输出，每个控制端被耦合到各自的差分输入，每个长尾对晶体管的第二端被耦合在一起，并且在操作中驱动器电路的尾电流的值大于预驱动器电路的尾电流的值。
线驱动器电路的实施例可以包括布置在预驱动器共源共栅晶体管的每个控制端和偏置电压源之间的串联电阻。
增加串联电阻会增加电路的等效电感导致带宽的增加。
线驱动器的实施例可以包括进一步的预驱动器电路，该进一步的预驱动器电路具有一对进一步的预驱动器差分输入和一对进一步的预驱动器差分输出，其中一对进一步的预驱动器的差分输出中的每一个输出被耦合到一对预驱动器差分输入中的各自的一个输入，一对进一步的预驱动器的差分输出中的每一个输出被耦合到一对输出端中的各自的一个输出端，并且在操作中，进一步的预驱动器电路被布置为从HDMI接收机接收电源电流，该HDMI接收机耦合到一对输出端。
具有一个或多个进一步的预驱动器极可以优化所使用的晶体管尺寸，功率消耗和转换率。
在实施例中，每一个进一步的预驱动器的差分输出经由晶体管被耦合到输出端，该晶体管为共源共栅晶体管。
在实施例中，进一步的预驱动器电路包括一对晶体管，这对晶体管被布置为长尾对，每个长尾对晶体管具有第一端，第二端和控制端，其中，每个第一端被耦合到各自的一个差分输出，每个控制端被耦合到各自的一个差分输入，每个长尾对晶体管的第二端被耦合在一起，其中，在操作中，预驱动器电路的尾电流的值大于在进一步的预驱动器电路的尾电流的值。
线驱动器电路的实施例可包括串联电阻，该串联电阻被布置在进一步的预驱动器共源共栅晶体管的各个控制端和偏压电源之间。
在实施例中，线驱动器电路可以包括耦合到预驱动器的第一级预驱动器，第一级预驱动器包括电流镜，电流镜具有通过参考电流编程的第一电流分支和第二电流分支，第一电流开关晶体管与第一电流分支串联，第二电流开关晶体管与第二电流分支串联，其中，第一分支被耦合到一对输出端中各自的一个输出端，第二分支被耦合到一对输出端中的另一个输出端，一对第一级预驱动器差分输入中的第一个输入被耦合到第一电流开关晶体管的控制端，一对进一步的预驱动器差分输入的第二个输入被耦合第二电流开关晶体管的控制端，当第一或第二电流开关晶体管启动时，进一步的预驱动器可接收HDMI接收机提供的电流，该HDMI接收机被耦合到一对输出端。第一级预驱动器输入可直接从核心逻辑驱动。
根据HDMI规范中的限定，线驱动器的实施例可以从接收机引出电流的范围是9到20毫安的范围内，尤其是10毫安。
线驱动器的实施例可以被包括在HDMI发射机、HDMI电平转换电路，和集成电路移动电话，平板电脑，数字照相机，笔记本电脑中。
附图说明
现在详细描述本发明的实施例，并通过以下附图示例性地示出:
图1示出了一种HDMI输出驱动器。
图2示出了一种HDMI输出驱动器和预驱动器。
图3示出了一种HDMI电平转换电路设备。
图4示出了根据本发明的一个实施例的具有输出驱动器和预驱动器的线驱动器。
图5示出了根据本发明的一个实施例的具有输出驱动器和预驱动器的线驱动器。
图6示出了根据本发明的一个实施例的具有输出驱动器、预驱动器和进一步的预驱动器的线驱动器。
图7示出了根据本发明的一个实施例的具有输出驱动器、预驱动器和进一步的预驱动器的线驱动器。
具体实施方式
图4示出了线驱动器400，包括连接到驱动器70的预驱动器50。预驱动器电路50可以包括晶体管T3、T4、CT3和CT4。NMOS晶体管T3具有第一端，该第一端可以是耦合到预驱动器第一差分输出56的漏极;第二端，该第二端可以是连接到参考电压60的源极，该参考电压可以在地电位;以及栅极，该栅极被耦合到差分输入52。共源共栅NMOS晶体管CT3具有第一端，该第一端可以是连接到线驱动器400的第一输出端80的漏极;第二端，该第二端可以是连接到预驱动器的第一差分输出56的源极;以及栅极，该栅极连接到偏置电压62。共源共栅晶体管CT3与晶体管T3结合在一起作为共源共栅放大器来运作。
NMOS晶体管T4具有第一端，该第一端可以是耦合到第二差分输出58的漏极;第二端，该第二端可以是连接到参考电压60的源极，参考电压60可以是地;以及栅极，该栅极耦合到预驱动器第二差分输入54。共源共栅NMOS晶体管CT4具有第一端，该第一端可以是连接到线驱动器400的第二输出端82的漏极;第二端，该第二端可以是连接到预驱动器的第二差分输出58的源极，以及栅极，该栅极连接到CT3的栅极。共源共栅晶体管与晶体管T4结合在一起作为共源共栅放大器运作。
T3和T4作为差分对或长尾对，在操作中接收输入52和54上的差分信号。共源共栅晶体管CT3、CT4可以被偏置到饱和区工作，因此可以将预驱动器差分输出56和58上的电压从输出端80和82上的电压去耦。
驱动器电路70可包括晶体管T1、T2、CT1和CT2。NMOS晶体管T1具有第一端，该第一端可以是漏极;第二端，该第二端可以是耦合到参考电压60’的源极，该参考电压可以是地;以及栅极，该栅极耦合到驱动器的第一差分输入72。该驱动器的第一差分输入端72被连接到预驱动器的第一差分输出56。共源共栅NMOS晶体管CT1具有第一端，该第一端可以是连接到线驱动器400的第二输出端82的漏极;第二端，该第二端可以是连接到T1的第一端的源极;以及栅极，该栅极连接到偏置电压62。共源共栅晶体管CT1可以与晶体管T1一起作为共源共栅放大器运作。
NMOS晶体管T2具有第一端，该第一端可以是漏极;第二端，该第二端可以是连接到参考电压60’的源极，该参考电压可以是地;栅极，该栅极耦合到驱动器的第二差分输入74。驱动器的第二差分74被连接到预驱动器的第二差分输出58。共源共栅NMOS晶体管CT2具有第一端，该第一端可以是连接到线驱动器400的第一输出端80的漏极;第二端，该第二端可以是连接到T2的第一端的源极;栅极，该栅极连接到偏置电压62。晶体管CT2与晶体管T2一起作为共源共栅放大器运作。
T1和T2作为差分对，也被称为长尾对，并在操作中接收输入端72和74的差分信号。共源共栅晶体管CT3、CT4，可以被偏置在饱和区工作，以便将预驱动器差分输出56和58上的电压从输出端80和82上的电压去耦。共源共栅晶体管CT1、CT2、CT3、CT4的栅极可以连接在一起。
在操作中，预驱动器50接收信号，该信号可以是在预驱动器第一差分输入52和预驱动器第二差分输入54上的TMDS信号。预驱动器的输出56和58驱动最后的驱动器级的输入72和74。预驱动器50也被耦合到第一输出端80和第二输出端82，因此HDMI接收机连接到线驱动器400时，预驱动器50可以从HDMI接收机接收电流。第一输出端80和第二输出端82可以形成HDMI接口的一部分。由输出驱动器和预驱动器引出的电流，当从接收机引出时可以同相相加。在TMDS线驱动器400中，预驱动器50有助于输出电流，可灌入2mA的电流。驱动器70可以灌入8mA而不是典型的HDMI的应用中的10mA，从而允许以更小的晶体管来实现。使用更小的晶体管导致预驱动器50的负载降低。NMOS共源共栅晶体管CT1、CT2、CT3、CT4的栅极可以连接在一起，并偏置1.8V+Vt，其中Vt是阈值电压。NMOS晶体管T1、T2、T3和T4的栅极可以是DC偏置0.4V+Vt。连接到栅极CT1、CT2、CT3和CT4的DC偏置电路可以使用本领域技术人员已知的电路技术。
在一些实施例中，连接到共源共栅晶体管CT1和CT2的栅极的偏置电压可以不同于连接到共源共栅晶体管CT3和CT4的栅极的偏置电压。在一些实施例中，线驱动器驱动TMDS信号。
在一些实施例中，共源共栅晶体管CT1和CT2可以从驱动器中省略。
图5示出了线驱动器500。线驱动器500包括由预驱动器50’驱动的驱动器70。除了在偏压62和栅极CT3之间增加了串联电阻Rct3和在偏压62和栅极CT4之间增加了串联电阻Rct4外，预驱动器50’与图4的实施例中所描述的预驱动器50相同。当共源共栅晶体管CT3和CT4是共栅结构时，将电阻与栅极串联连接相当于将电阻与电感串联连接，从而导致预驱动器50’带宽增加。
实施例可以具有多个预驱动器级。图6的线驱动器600示出了其中的一个例子，线驱动器600具有有驱动器70，第一预驱动器50a和第二预驱动器50b。第一预驱动器50a驱动第二预驱动器50b并且被耦合到输出端80和82。在线驱动器600的操作中，由输出驱动器70和第一预驱动器引出的电流同相相加并且从接收机引出。第一预驱动50a，第二预驱动器50b和驱动器70结合的灌电流能力可以是10mA。驱动器70可以比第二预驱动器50b灌入更多的电流;第二预驱动器50b可以比第一预驱动50a灌入更多的电流。一般情况，如果总的源极电流表示为Itotal，第一预驱动器50a的尾电流为y和第二预驱动器50b的尾电流为x，则由驱动器从接收机引出的电流将是Itotal-x-y以及x、y和Itotal之间的关系可以被定义为y〈＝x〈Itotal。在实施例中，共源共栅晶体管在第一预驱动器50a中的偏置电压可以与共源共栅晶体管在第二预驱动器50b中的偏置电压不同。
根据HDMI规范中的限定，在线驱动器的实施例中，可以从接收机引出的电流Itotal的范围的是9到20mA，尤其是10mA。
实施例可以具有在差分输出端80和82之间的电阻。在这种情况下，线驱动器必须接收或灌入远大于10mA的电流，以提供相同的电压摆幅。其它实施例可以有额外的预驱动级。如果最后的TMDS输出信号的上升和下降时间期望是相等的，那么驱动器和预驱动器级的总数可以是偶数。
图7示出了线驱动器电路700，线驱动器电路具有第一预驱动器级90、预驱动器50和驱动器70。第一预驱动器级90包括晶体管CMT1、CMT2、CMT3、T5和T6。电流镜是由晶体管CMT1、CMT2和CMT3构成。NMOS晶体管CMT1具有栅极，该栅极连接到第一端，该第一端可以是漏极并从电流参考源92编程。CMT1的第二端可以是连接到参考电压的源极，该参考电压可以是地。晶体管CMT2具有第一端，该第一端可以是耦合到第二输出端82的漏极，栅极，该栅极连接到CMT1的栅极，以及第二端，该第二端可以是连接到第一输出94的漏极。晶体管CMT3具有第一端，该第一端可以是被耦合到第一输出端80的漏极，栅极，该栅极连接到CMT1的栅极，和第二端，该第二端可以是连接到第二输出96的漏极。低功率预驱动器90的第一输出94可以被连接到预驱动器50的第一输入52。低功率预驱动器90的第二输出96可以被连接到预驱动器50的第二输入54。通过CMT2的电流路径可以是电流镜的第一分支。通过CMT3的电流路径可以是电流镜的第二分支。
NMOS晶体管T5具有第一端，该第一端可以是连接到第一输出94的漏极，栅极，该栅极可以由核心逻辑98a驱动，第二端，该第二端可以是连接到参考电压的源极，该参考电压可以是地。
NMOS晶体管T6具有第一端，该第一端可以是连接到第二输出96的漏极，栅极，该栅极可以由核心逻辑98b驱动，第二端，该第二端可以是连接到参考电压的源极，该参考电压可以是地。
第一预驱动器级90通过晶体管T5和T6操作，T5和T6被核心逻辑分别驱动并切换电流镜的不同分支。这可以允许线驱动器被低功率逻辑驱动并且用在先进技术节点中，例如CMOS40纳米及以下。
低功率预驱动器90的实施例可具有CMT2和T5的多个副本并联布置。每个副本可以拉入电流源92确定的相同的编程值。低功率预驱动器90类似的实施例可以具有CMT3和T6的多个副本并联布置。如果参考电流值是Iref和有n个副本，那么当驱动差分输入时总的拉电流能力将是n×Iref，因此将有总的拉电流能力大于电流源确定的编程值。这可以允许本地产生的电流小于低功率预驱动器90的灌电流能力。
线驱动器的替代实施例实现使用PMOSMOSFET晶体管和NMOS晶体管/或代替NMOS。实施例可以使用双极技术实现的晶体管。在MOSFET实施例中，晶体管T1、T2、T3和T4可以实现为薄氧化物晶体管，而共源共栅晶体管CT1、CT2、CT3和CT4可以被实现为厚氧化物晶体管用于3.3V操作和5V的偏差。
实施例可以具有在HDMI接口的用于高速TMDS线对中的每一对的线驱动器。线驱动器的实施例中，线驱动器可以用在驱动差分信号的系统中而不是HDMI连接系统，也可以用在不使用TMDS信号的系统中。
虽然所附权利要求针对技术特征的特定组合，但是应当理解，本发明所披露的范围还包括这里明显披露的、隐含的或归纳的技术特征的任何新颖的特征或任何新颖的组合，不论是否涉及本发明任何权利要求所主张的相同发明，也不论它是否减轻与本发明相同的技术问题。
本文各个实施例所描述的技术特征可以组合在一个单一的实施例中。反之，为简洁起见在单个实施例中描述的技术特征，也可以被单独提供或以任何适当的子组合提供。
申请人特此提请注意在本申请或本申请衍生的进一步的申请的程序中可以提出新的权利要求，该新的权利要求被制定为这些特征或这些特征的组合。
为了完整起见，需要指出的是，术语“包括”不排除其他元件或步骤，术语“一种”不排除多个，单个处理器或其他单元可以实现权利要求中记载的多个单元的功能，以及权利要求中的附图标记不限定权利要求的范围。

Claims (14)

1.一种用于高清晰度多媒体接口(HDMI)发射机的线驱动器电路(400)，其特征在于，该线驱动器电路包括：
预驱动器电路(50)，具有一对预驱动器差分输入(52、54)和一对预驱动器差分输出(56、58)，
驱动器电路(70)，具有一对驱动器差分输入(72、74)和一对驱动器差分输出，其中
所述一对预驱动器差分输出中的每一个输出分别被耦合到所述一对驱动器差分输入中的各自的一个输入，
所述一对驱动器差分输出中的每一个输出分别被耦合到所述一对输出端(80、82)中的各自的一个输出端，并且，
预驱动器还包括一对预驱动器共源共栅晶体管(CT3、CT4)，每个预驱动器共源共栅晶体管分别被布置在所述一对预驱动器差分输出中的一个输出和所述一对输出端中的各自的一个输出端之间，其中驱动器电路和预驱动器电路接收由高清晰度多媒体接口接收机提供的电流，高清晰度多媒体接口接收机耦合到一对输出端。
2.根据权利要求1所述的线驱动器电路，其特征在于，驱动器电路还包括一对驱动器共源共栅晶体管(CT1、CT2)，每个驱动器共源共栅晶体管被布置在所述一对驱动器差分输出中的一个输出和所述一对输出端中的各自的一个输出端之间，其中所述一对驱动器共源共栅晶体管的控制端被偏置到驱动器共源共栅偏置电压。
3.根据权利要求1所述的线驱动器电路，其特征在于，所述一对预驱动器共源共栅晶体管的控制端被偏置到预驱动器共源共栅偏置电压。
4.根据权利要求1至3中任一项所述的线驱动器电路，其特征在于，驱动器电路和预驱动器电路每一个包括晶体管对(T1、T2；T3、T4)，该晶体管对被布置为长尾对，每个长尾对晶体管具有第一端、第二端和控制端，并且其中
每个第一端被耦合到各自的差分输出，
每个控制端被耦合到各自的差分输入，
每个长尾对晶体管的第二端被耦合在一起，并且在操作中，驱动器电路中尾电流的值大于预驱动器电路中尾电流的值。
5.根据权利要求3所述的线驱动器电路(500)，其特征在于，还包括串联电阻(RCT3；RCT4)，该串联电阻被布置在预驱动器共源共栅晶体管(CT3、CT4)的每个控制端和偏置电压源(62)之间。
6.根据权利要求1所述的线驱动器电路，其特征在于，还包括另外的预驱动器电路(50a)，另外的预驱动器电路具有一对另外的预驱动器差分输入和一对另外的预驱动器差分输出，其中，
所述一对另外的预驱动器差分输出中的每一个输出被耦合到所述一对预驱动器差分输入中各自的一个输入，
另外的预驱动器包括一对另外的预驱动器共源共栅晶体管，每个另外的预驱动器共源共栅晶体管被布置在所述一对另外的预驱动器差分输出中的一个输出和所述一对输出端中的各自的一个输出端之间，其中，
在操作中，另外的预驱动器电路被布置为接收电源电流，该电源电流来自耦合到一对输出端的高清晰度多媒体接口接收机。
7.根据权利要求6所述的线驱动器电路，其特征在于，另外的预驱动器电路包括：布置为长尾对的一对晶体管，每个长尾对晶体管具有第一端、第二端和控制端，并且其中
每个第一端被耦合到各自的一个差分输出，
每个控制端被耦合到各自的一个差分输入，
每个长尾对晶体管的第二端被耦合在一起，其中，在操作中，预驱动器电路的尾电流的值大于另外的预驱动器电路的尾电流的值。
8.根据权利要求6或7所述的线驱动器电路，其特征在于，还包括串联电阻，该串联电阻被布置在另外的预驱动器共源共栅晶体管的每个控制端和偏置电压源(62)之间。
9.根据权利要求1所述的线驱动器电路，其特征在于，还包括耦合到预驱动器(50)的第一级预驱动器(90)，其中第一级预驱动器包括：
电流镜，具有由参考电流(92)编程的第一电流分支(CMT2)和第二电流分支(CMT3)，
第一电流开关晶体管(T5)，与第一电流分支串联布置，以及
第二电流开关晶体管(T6)，与第二电流分支串联布置，其中
第一电流分支被耦合到一对输出端(82)中的一个输出端，
第二电流分支(CMT2)被耦合到一对输出端(80)中的另一个输出端，
一对另外的预驱动器差分输入中的一个输入被耦合到第一电流开关晶体管的控制端，
一对另外的预驱动器差分输入中的另一个输入被耦合到第二电流开关晶体管的控制端，以及
当第一或第二电流开关晶体管中的一个被开启时，第一级预驱动器接收由高清晰度多媒体接口接收机提供的电流，高清晰度多媒体接口接收机被耦合到所述一对输出端。
10.根据权利要求1所述的线驱动器电路，其特征在于，所述线驱动器电路引出的电流的总值的范围是9mA至20mA。
11.一种高清晰度多媒体接口发射机，其特征在于，包括根据前述任一项权利要求所述的线驱动器电路。
12.一种高清晰度多媒体接口电平转换电路，其特征在于，包括根据权利要求1至10中任一项所述的线驱动器电路。
13.一种集成电路，其特征在于，包括根据权利要求1至10中任一项所述的线驱动器电路。
14.一种移动手持设备，其特征在于，包括根据权利要求13所述的集成电路，其中移动手持设备是手机、平板电脑、数字摄像机或笔记本电脑。
CN201310435025.XA 2012-09-26 2013-09-22 驱动器电路 Active CN103686037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP12186160.3A EP2713266B1 (en) 2012-09-26 2012-09-26 Driver circuit
EP12186160.3 2012-09-26

Publications (2)

Publication Number Publication Date
CN103686037A CN103686037A (zh) 2014-03-26
CN103686037B true CN103686037B (zh) 2017-01-04

Family

ID=46982472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310435025.XA Active CN103686037B (zh) 2012-09-26 2013-09-22 驱动器电路

Country Status (3)

Country Link
US (1) US8816727B2 (zh)
EP (1) EP2713266B1 (zh)
CN (1) CN103686037B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI538392B (zh) * 2013-10-04 2016-06-11 創意電子股份有限公司 差分電路系統
CN104867475B (zh) * 2014-05-09 2018-04-03 晶晨半导体(上海)股份有限公司 一种支持多显示接口的显示桥
US9531372B1 (en) * 2015-06-05 2016-12-27 Texas Instruments Incorporated Driver with transformer feedback
CN107800654B (zh) * 2016-08-31 2021-09-21 美国莱迪思半导体公司 具有合并的馈通电容和前馈均衡的线路驱动器装置
CN110059047B (zh) * 2018-01-18 2022-05-31 华为技术有限公司 驱动电路以及串行解串器
US10735000B1 (en) 2019-12-19 2020-08-04 Globalfoundries Inc. Pre-driver circuits for an output driver
US11005454B1 (en) 2019-12-19 2021-05-11 Globalfoundries U.S. Inc. Pre-driver circuits for an output driver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859075B1 (en) * 2003-07-02 2005-02-22 Inphi Corporation High-speed output buffer
CN101650928A (zh) * 2009-02-04 2010-02-17 威盛电子股份有限公司 计算机、双模式dp和hdmi传输装置及其使用方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116935A1 (en) 2006-11-20 2008-05-22 Rajendran Nair Source-coupled differential low-swing driver circuits
JP2008219283A (ja) 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 差動電流モード伝送回路
US8063504B2 (en) 2007-05-07 2011-11-22 Analogix Semiconductor, Inc. Systems and methods for powering circuits for a communications interface
JP5363879B2 (ja) * 2009-06-03 2013-12-11 ルネサスエレクトロニクス株式会社 ドライバ回路
US8378653B2 (en) * 2009-08-17 2013-02-19 Texas Instruments Incorporated HDMI driver tail current transistors with current mirror controlled leads
TWI491180B (zh) * 2010-09-08 2015-07-01 Mstar Semiconductor Inc 具高輸出電壓的低電壓傳輸裝置
US8786321B2 (en) 2010-12-30 2014-07-22 Stmicroelectronics International N.V. Power harvesting in open drain transmitters
US8384445B2 (en) * 2011-01-12 2013-02-26 Mediatek Inc. Driving stage and related driving method
US8542039B2 (en) * 2011-11-11 2013-09-24 Qualcomm Incorporated High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859075B1 (en) * 2003-07-02 2005-02-22 Inphi Corporation High-speed output buffer
CN101650928A (zh) * 2009-02-04 2010-02-17 威盛电子股份有限公司 计算机、双模式dp和hdmi传输装置及其使用方法

Also Published As

Publication number Publication date
US8816727B2 (en) 2014-08-26
US20140084986A1 (en) 2014-03-27
EP2713266A1 (en) 2014-04-02
EP2713266B1 (en) 2017-02-01
CN103686037A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103686037B (zh) 驱动器电路
TWI608732B (zh) 經由單組接腳驅動多種協定的資料
US9531350B2 (en) Level shifters for IO interfaces
CN101425986B (zh) 能够在单端传输与差分传输之间转换的接口电路
CN105119609B (zh) 可重配置发射机
CN104242907B (zh) 可编程高速电压模式差分驱动器
CN103152030B (zh) 数字数据处理系统和方法
CN106341116A (zh) 电平移位器及其对应方法
CN107800654A (zh) 具有合并的馈通电容和前馈均衡的线路驱动器装置
CN103797715A (zh) 包括电荷注入的传递差分串行信号的设备及方法
CN101789691A (zh) 电压转换电路
US11139843B1 (en) SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain
CN110289848A (zh) 电压电平转换电路
CN102595090A (zh) 驱动电路级及其驱动方法
CN103248352B (zh) 低电压差动信号驱动电路以及相容于有线传输的电子装置
CN105898493A (zh) 异步收发传输器和通用串行总线接口复用电路及电路板
CN104052504B (zh) 低功率无电流模式逻辑的发射机结构
WO2024001537A1 (zh) 显示装置输入电路、显示装置及其控制方法
CN103177679A (zh) 具有低电压损耗的电平移位器
CN104052457B (zh) 差动信号传输器电路
CN106416077B (zh) 低电压差分信号传送器
WO2003055073A1 (en) Cmos ecl output buffer
CN105207663B (zh) 一种兼容pecl/ttl/cmos电平的输出电路
CN102655407A (zh) 双向输入/输出电路
US20220109906A1 (en) Optical Data Interconnect System

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant