TWI538392B - 差分電路系統 - Google Patents

Description

差分電路系統

本發明是有關於一種差分電路系統，且特別是有關於一種具有引流電路之差分電路系統。

差分信號(Differential Signal)是由傳送端透過傳輸線發送兩個等值而反向的信號後，由接收端比較接收到的兩個電壓的差值，進而據此判斷傳送信號的內容。差分信號因為具有良好的抗干擾能力，經常被應用於高速電路設計。

請參見第1圖，其係單一個差分電路之示意圖。差分電路11a包含：第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4。其中，第一電晶體M1與第二電晶體M2為PMOS電晶體；以及，第三電晶體M3與第四電晶體M4為NMOS電晶體。

第一電晶體M1源極電連接於高電壓VH、閘極電連接於負向輸入信號D-、汲極電連接於第一傳輸線TXP。第三電晶體M3源極電連接於低電壓VL、閘極電連接於負向輸入信號D-、汲極電連接於第一傳輸線TXP。

第二電晶體M2源極電連接於高電壓VH、閘極電連接於正向輸入信號D+、汲極電連接於第二傳輸線TXN。第四電晶體M4，源極連接於低電壓VL、閘極電連接於正向輸入信號D+、汲極電連接於第二傳輸線TXN。其中，第一傳輸線TXP與第二傳輸線TXN形成差分線對(differential pair)。

如第1圖所示，差分電路11a的差分線對係連接至外部電路13a。而外部電路13a中包括一外部電阻Rext，連接於 差分線對的第一傳輸線TXP與第二傳輸線TXN之間。根據低電壓差分信號(Low Voltage Differential Signaling，簡稱為LVDS)的規格，外部電阻Rext係為100Ω，並且需要在外部電阻上Rext產生+300mV或者-300mV的電壓用以代表二個邏輯準位。因此，流經外部電阻Rext的外部電流為+3mA(+300mV/100Ω)或者-3mA(-300mV/100Ω)

如第1圖所示，當負向輸入信號D-為低位準且正向輸入信號D+為高位準時，第一電晶體M1導通(turn on)、第二電晶體M2不導通(turn off)、第三電晶體M3不導通、且第四電晶體M4導通。此時外部電流Iext由高電壓VH經由第一電晶體M1、第一傳輸線TXP、外部電阻Rext、第二傳輸線TXN、第四電晶體M4至低電壓VL。因此，當外部電流Iext為3mA時，外部電阻上Rext的電壓即為+300mV。

反之，當負向輸入信號D-為高位準且正向輸入信號D+為低位準時，第一電晶體M1不導通、第二電晶體M2導通、第三電晶體M3導通、且第四電晶體M4不導通。此時外部電流Iext由高電壓VH經由第二電晶體M1、第二傳輸線TXN、外部電阻Rext、第一傳輸線TXP、第三電晶體M3至低電壓VL。因此，當外部電流Iext為3mA時，外部電阻上Rext的電壓即為-300mV。

由以上的說明可知，不論負向輸入信號D-與正向輸入信號D+如何變化，差分電路11a中皆會有一外部電流Iext由高電壓VH流向低電壓VL。

一般來說，一個差分電路系統中會同時存在多個差分電路，例如二十個差分電路。這些差分電路並聯於高電壓VH與低電壓VL之間。當差分電路系統中所有的差分電路同時運作時，各個差分電路所分別對應的外部電流將彼此疊壓而產生很大的疊加電流(superposed current)。以LVDS規格為例，當差分電路系統中的二十個差分電路同時運作時，會產生60mA(20×3mA)的 疊加電流。因此，如何維持固定的高電壓(VH)或者低電壓(VL)即為一個重要的課題。

根據本發明之一方面，提出一種差分電路系統，設計於一積體電路中，其連接至一外部電壓源以接收一外部電壓以及一接地電壓，該差分電路系統包含：一差分電路組，包括連接於一第一節點與一第二節點之間的複數個差分電路，每一該差分電路係產生一輸出電流由該第一節點流至該第二節點，其中該第一節點係供應一高電壓，該第二節點係供應一低電壓，且該第一節點接收該外部電壓；一電壓調整器，根據一第一電壓產生該低電壓並供應至該第二節點；以及，一引流電路組，連接於該第二節點與該接地電壓之間，用以產生一引流電流，其中，該些差分電路所產生的複數個輸出電流總和減去該引流電流即為一疊加電流，該疊加電流係流至該電壓調整器。

根據本發明之另一方面，提出一種差分電路系統，設計於一積體電路中，其連接至一外部電壓源以接收一外部電壓以及一接地電壓，該差分電路系統包含：一差分電路組，包括連接於一第一節點與一第二節點之間的複數個差分電路，每一該差分電路係產生一輸出電流由該第一節點流至該第二節點，其中該第一節點係供應一高電壓，該第二節點係供應一低電壓，且該第二節點接收該接地電壓；一電壓調整器，根據一第二電壓產生該高電壓並供應至該第一節點；以及，一引流電路組，連接於該第一節點與該外部電壓之間，用以產生一引流電流，其中，該些差分電路所產生的複數個輸出電流總和減去該引流電流即為一疊加電流，該疊加電流係由該電壓調整器供應。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

11a~11x‧‧‧差分電路

13a‧‧‧外部電路

200、300、400、500‧‧‧積體電路

210、310、410、510‧‧‧電壓調整器

420、520‧‧‧引流電路組

第1圖，其係單一個差分電路之示意圖。

第2圖，其所繪示為差分電路系統示意圖。

第3圖，其所繪示為另一差分電路系統示意圖。

第4圖，其所繪示為本發明差分電路系統第一實施例。

第5圖，其所繪示為本發明差分電路系統第二實施例。

請參照第2圖，其所繪示為差分電路系統示意圖。差分電路系統係設計於積體電路200內部。差分電路系統包括：一電壓調整器(voltage regulator)210以及一差分電路組。其中，差分電路組中共有x個差分電路，而每一個差分電路11a、11b、11c、11x中的差分線對(TXP1與TXN1)、(TXP2與TXN2)、以及(TXPx與TXNx)可個別連接至外部電路中的外部電阻(未繪示)。再者，每一個差分電路11a、11b、11c、11x的構造相同於第1圖之差分電路，此處不再贅述。

差分電路組中的每一個差分電路11a、11b、11c、11x係並聯於高電壓VH與低電壓VL之間。而積體電路200係連接至外部電壓Vcc作為高電壓VH。再者，在積體電200路內部的電壓調整器210係根據一第一電壓(V1)來產生該低電壓VL。因此，高電壓VH係等於外部電壓Vcc，低電壓VL係等於第一電壓(V1)。而高電壓VH大於低電壓VL，且低電壓VL大於接地電壓Gnd。

以LVDS規格為例，當差分電路組中的x個差分電路同時運作時，會產生x個外部電流(Iext1~Iextx)。假設x等於二十且每個外部電流為3mA，則疊加電流Is即為60mA。

由第2圖可知，外部電壓Vcc以及接地電壓Gnd係由積體電路200的外部電壓源(power source)所供應，所以外部電壓Vcc以及接地電壓Gnd將會較穩定(stable)。再者，低電壓VL 係由積體電路200內部的電壓調整器210所產生，所以低電壓VL會較不穩定。因此，在第2圖的差分電路系統中，維持低電壓VL的穩定即為重要的課題。

由於電壓調整器210需要接收疊加電流Is並且提供低電壓VL。當疊加電流Is越大時，電壓調整器210需要提供更強(strong)的驅動能力以維持其輸出端的低電壓VL。再者，為了要維持低電壓VL的穩定，積體電路200更需要外接一電容器C1，並將電容器C1連接於電壓調整器210輸出端以及接地電壓Gnd之間，用以維持低電壓VL的穩定。

舉例來說，當第2圖所示的差分電路系統中的疊加電流Is為60mA時。於積體電路200內部進行布局(layout)時，流過疊加電流Is的金屬導線之線寬(width)就需要特別設計，以防止大電流經過此段金屬導線而燒毀。一般來說，流過疊加電流Is的金屬導線之線寬至少需要50μm才不致於會被燒毀。

再者，電壓調整器210為了要維持其輸出端的低電壓VL，電壓調整器210會有額外的電流消耗，稱之為接地電流(ground current)。一般來說，此額外的電流消耗約為疊加電流Is的10%。而由於疊加電流Is係為一大電流，外接的電容器C1其電容值也會相當大。

請參照第3圖，其所繪示為另一差分電路系統示意圖。差分電路系統係設計於積體電路300內部。差分電路系統包括：一電壓調整器310以及一差分電路組。其中，差分電路組中共有x個差分電路，而每一個差分電路11a、11b、11c、11x中的差分線對(TXP1與TXN1)、(TXP2與TXN2)、以及(TXPx與TXNx)可各別連接至外部電路中的外部電阻(未繪示)。

如第3圖所示，此差分電路組中的每一個差分電路11a、11b、11c、11x係並聯於高電壓VH與低電壓VL之間。其中，在積體電300路內部係由電壓調整器310根據一第二電壓(V2)來產生該高電壓VH，所以高電壓VH係等於第二電壓(V2)。再 者，接地電壓Gnd係作為低電壓VL。因此，外部電壓Vcc大於高電壓VH，高電壓VH大於低電壓VL。

同理，外部電壓Vcc以及接地電壓Gnd係由積體電路300的外部電壓源(power source)所供應，所以外部電壓Vcc以及接地電壓Gnd將會較穩定(stable)。再者，高電壓VH係由積體電路300內部的電壓調整器310所產生，所以高電壓VH會較不穩定。因此，在第3圖的差分電路系統中，維持高電壓VH的穩定即為重要的課題。

同理，第3圖中的電壓調整器310需要提供強的驅動能力以維持其輸出端穩定的高電壓VH。此時，積體電路300更需要外接一個大電容值的電容器C2，連接於電壓調整器310輸出端以及外部電壓Vcc之間，用以維持高電壓VH的穩定。再者，流過疊加電流Is的金屬導線之線寬也需要特別設計，以防止大電流經過此段金屬導線而燒毀。

同理，電壓調整器310為了要維持其輸出端的高電壓VH，電壓調整器310會有額外的接地電流消耗。一般來說，此額外的接地電流消耗約為疊加電流Is的10%。

為了要降低電壓調整器內部的接地電流消耗，以及降低積體電路中流過疊加電流的金屬導線之線寬。本發明係於差分電路組中另行設計引流電路，用以降低電壓調整器的驅動能力，以減少其接地電流消耗，並且降低疊加電流的大小。因此，可以設計較窄的金屬導線的線寬。本發明詳細說明如下。

請參照第4圖，其所繪示為本發明差分電路系統第一實施例。差分電路系統係設計於積體電路400內部。差分電路系統包括：一電壓調整器410、引流電路組(current drainage circuit set)420以及一差分電路組。其中，差分電路組中共有x個差分電路，而每一個差分電路11a、11b、11c、11x中的差分線對(TXP1與TXN1)、(TXP2與TXN2)、以及(TXPx與TXNx)可個別連接至外部電路中的外部電阻(未繪示)。再者，每一個差分電路11a、 11b、11c、11x的構造相同於第1圖之差分電路，此處不再贅述。

差分電路組中的每一個差分電路11a、11b、11c、11x係並聯於高電壓VH與低電壓VL之間。而積體電路400係連接至外部電壓Vcc作為高電壓VH。再者，在積體電400路內部的電壓調整器410係根據一第一電壓(V1)來產生該低電壓VL。因此，高電壓VH係等於外部電壓Vcc，低電壓VL係等於第一電壓(V1)。而高電壓VH大於低電壓VL，且低電壓VL大於接地電壓Gnd。

再者，引流電路組420中每一個引流電路係對應於一差分電路。每一個引流電路中各包括一電晶體m1~mx，電晶體m1~mx的閘極接收一偏壓電壓VB，汲極連接至對應差分電路11a、11b、11c、11x的外部電流輸出端，源極連接至接地電壓Gnd。而調整偏壓電壓VB的大小即可以引流差分電路11a、11b、11c、11x輸出的外部電流Iext1~Iextx。

根據本發明的第一實施例，經由調整偏壓電壓VB，使得每一個引流電路可以引流約95%的外部電流。因此，第一引流電流Iext1’=0.95Iext1、第二引流電流Iext2’=0.95Iext2、且第x引流電流Iextx’=0.95Iextx。當然，偏壓電壓VB的調整可以根據差分電路系統實際的需求來改變。

由以上的說明可之，由於差分電路11a、11b、11c、11x輸出的外部電流Iext1~Iextx大約有95%已經被引流電路組420導通至接地電壓Gnd。所以，電壓調整器410所接收的疊加電流Is大約僅剩下外部電流總和的5%，亦即Is=0.05(Iext1+Iext2+…+Iextx)。假設x等於二十且每個外部電流為3mA，則57mA會被引流電路組導通至接地電壓Gnd，而僅有3mA的疊加電流Is會流到電壓調整器410。

由於疊加電流Is僅有3mA，所以疊加電流Is流經的金屬導線之線寬也可以大幅縮小，例如5μm的線寬。再者，電壓調整器410的驅動能力也可以下降，使得其接地電流消耗大 幅下降。當然，連接於電壓調整器410輸出端以及接地電壓Gnd之間的外部電容器C3，其電容值也可以下降。

再者，第一實施例的每一個引流電路係由N型金氧半電晶體(NMOS transistor)為例來進行說明。在此領域的技術人員也可以利用NPN雙載子電晶體(NPN bipolar transistor)來實現。再者，第一實施例中的引流電路係與差分電路相互對應，然而本發明並不限定於引流電路的數目。在此領域的技術人員可以利用至少一個引流電路來降低疊加電流的大小，並達成本發明的目的。當然，引流電路組中的電晶體也可以連接成電流鏡(current mirror)來導引外部電流(Iext1~Iextx)。

請參照第5圖，其所繪示為本發明差分電路系統第二實施例。差分電路系統係設計於積體電路500內部。差分電路系統包括：一電壓調整器510、一引流電路組520以及一差分電路組。其中，差分電路組中共有x個差分電路，而每一個差分電路11a、11b、11c、11x中的差分線對(TXP1與TXN1)、(TXP2與TXN2)、以及(TXPx與TXNx)可各別連接至外部電路中的外部電阻(未繪示)。再者，每一個差分電路11a、11b、11c、11x的構造相同於第1圖之差分電路，此處不再贅述。

差分電路組中的每一個差分電路11a、11b、11c、11x係並聯於高電壓VH與低電壓VL之間。其中，在積體電500路內部係由電壓調整器510根據一第二電壓(V2)來產生該高電壓VH，所以高電壓VH係等於第二電壓(V2)。再者，接地電壓Gnd係作為低電壓VL。因此，外部電壓Vcc大於高電壓VH，高電壓VH大於低電壓VL。

再者，引流電路組520中每一個引流電路係對應於一差分電路。每一個引流電路中各包括一電晶體m1~mx，電晶體m1~mx的閘極接收一偏壓電壓VB，源極連接至外部電壓Vcc，汲極連接至對應差分電路11a、11b、11c、11x的外部電流輸入端。而調整偏壓電壓VB的大小即可以引流差分電路11a、11b、11c、 11x輸入的外部電流Iext1~Iextx。

根據本發明的第二實施例，經由調整偏壓電壓VB，使得每一個引流電路可以引流約95%的外部電流。因此，第一引流電流Iext1’=0.95Iext1、第二引流電流Iext2’=0.95Iext2、且第x引流電流Iextx’=0.95Iextx。當然，偏壓電壓VB的調整可以根據差分電路系統實際的需求來改變。

由以上的說明可之，由於差分電路11a、11b、11c、11x輸入的外部電流Iext1~Iextx大約有95%已經被引流電路組520所提供。所以，疊加電流Is大約僅剩下外部電流總和的5%，亦即Is=0.05(Iext1+Iext2+…+Iextx)。假設x等於二十且每個外部電流為3mA，則57mA會被引流電路組所提供，而僅有3mA的疊加電流Is係由電壓調整器410所提供。

由於疊加電流Is僅有3mA，所以疊加電流Is流經的金屬導線之線寬也可以大幅縮小，例如5μm的線寬。再者，電壓調整器510的驅動能力也可以下降，使得其接地電流消耗大幅下降。當然，連接於電壓調整器510輸出端以及外部電壓Vcc之間的外部電容器C4，其電容值也可以下降。

再者，第二實施例的每一個引流電路係由P型金氧半電晶體(PMOS transistor)為例來進行說明。在此領域的技術人員也可以利用PNP雙載子電晶體(PNP bipolar transistor)來實現。再者，第二實施例中的引流電路係與差分電路相互對應，然而本發明並不限定於引流電路的數目。在此領域的技術人員可以利用至少一個引流電路來降低疊加電流的大小，並達成本發明的目的。當然，引流電路組中的電晶體也可以連接成電流鏡來引流外部電流(Iext1~Iextx)。

由以上的說明可知，本發明係在差分電路系統中增加一引流電路組，用以引流差分電路組所產生的輸出電壓。使得電壓調整器降低其負載，並且減少其接地電流之消耗。另外，由於引流電路組的設計，將可使得流經疊加電流的金屬導線之線寬 大幅降低，以節省積體電路之佈局面積。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

11a~11x‧‧‧差分電路

400‧‧‧積體電路

410‧‧‧電壓調整器

420‧‧‧引流電路組

Claims (14)

1. 一種差分電路系統，設計於一積體電路中，其連接至一外部電壓源以接收一外部電壓以及一接地電壓，該差分電路系統包含：一差分電路組，包括連接於一第一節點與一第二節點之間的複數個差分電路，每一該差分電路係產生一輸出電流由該第一節點流至該第二節點，其中該第一節點係供應一高電壓，該第二節點係供應一低電壓，且該第一節點接收該外部電壓；一電壓調整器，根據一第一電壓產生該低電壓並供應至該第二節點；以及，一引流電路組，連接於該第二節點與該接地電壓之間，用以產生一引流電流，其中，該些差分電路所產生的複數個輸出電流總和減去該引流電流即為一疊加電流，該疊加電流係流至該電壓調整器。
2. 如申請專利範圍第1項所述之差分電路系統，其中該差分電路組中之一第一差分電路包括：一第一電晶體，源極連接於該第一節點、閘極接收一負向輸入信號、汲極連接於一第一傳輸線；一第二電晶體，源極連接於該第一節點、閘極接收一正向輸入信號、汲極連接於一第二傳輸線；一第三電晶體，源極連接於該第二節點、閘極接收該負向輸入信號、汲極連接於該第一傳輸線；以及，一第四電晶體，源極連接於該第二節點、閘極接收該正向輸入信號、汲極連接於該第二傳輸線，其中，該第一傳輸線與該第二傳輸線形成該第一差分電路的一第一差分線對，連接於該積體電路外的一外部電阻二端。
3. 如申請專利範圍第1項所述之差分電路系統，其中該引流電路組中包括至少一引流電路，該至少一引流電路產生的電流總合即為該引流電流。
4. 如申請專利範圍第3項所述之差分電路系統，其中該引流電路組中的一第一引流電路包括一電晶體，其控制端接收一偏壓電壓，另二端連接於該第二節點與該接地電壓之間。
5. 如申請專利範圍第4項所述之差分電路系統，其中該電晶體係為一N型金氧半電晶體，閘極接收該偏壓電壓，汲極連接於該第二節點，源極接收該接地電壓。
6. 如申請專利範圍第4項所述之差分電路系統，其中該電晶體係為一NPN雙載子電晶體。
7. 如申請專利範圍第1項所述之差分電路系統，更包括一外部電容器設計於該積體電路外，連接於該第二節點與該接地電壓之間。
8. 一種差分電路系統，設計於一積體電路中，其連接至一外部電壓源以接收一外部電壓以及一接地電壓，該差分電路系統包含：一差分電路組，包括連接於一第一節點與一第二節點之間的複數個差分電路，每一該差分電路係產生一輸出電流由該第一節點流至該第二節點，其中該第一節點係供應一高電壓，該第二節點係供應一低電壓，且該第二節點接收該接地電壓；一電壓調整器，根據一第二電壓產生該高電壓並供應至該第一節點；以及，一引流電路組，連接於該第一節點與該外部電壓之間，用以產生一引流電流，其中，該些差分電路所產生的複數個輸出電流總和減去該引流電流即為一疊加電流，該疊加電流係由該電壓調整器供應。
9. 如申請專利範圍第8項所述之差分電路系統，其中該差分電路組中之一第一差分電路包括：一第一電晶體，源極連接於該第一節點、閘極接收一負向輸入信號、汲極連接於一第一傳輸線；一第二電晶體，源極連接於該第一節點、閘極接收一正向輸入信號、汲極連接於一第二傳輸線； 一第三電晶體，源極連接於該第二節點、閘極接收該負向輸入信號、汲極連接於該第一傳輸線；以及一第四電晶體，源極連接於該第二節點、閘極接收該正向輸入信號、汲極連接於該第二傳輸線，其中，該第一傳輸線與該第二傳輸線形成該第一差分電路的一第一差分線對，連接於該積體電路外的一外部電阻二端。
10. 如申請專利範圍第8項所述之差分電路系統，其中該引流電路組中包括至少一引流電路，該至少一引流電路產生的電流總合即為該引流電流。
11. 如申請專利範圍第10項所述之差分電路系統，其中該引流電路組中的一第一引流電路包括一電晶體，其控制端接收一偏壓電壓，另二端連接於該第一節點與該外部電壓之間。
12. 如申請專利範圍第11項所述之差分電路系統，其中該電晶體係為一P型金氧半電晶體，閘極接收該偏壓電壓，汲極連接於該第一節點，源極接收該外部電壓。
13. 如申請專利範圍第11項所述之差分電路系統，其中該電晶體係為一PNP雙載子電晶體。
14. 如申請專利範圍第8項所述之差分電路系統，更包括一外部電容器設計於該積體電路外，連接於該第一節點與該外部電壓之間。