JP2013247564A - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP2013247564A JP2013247564A JP2012120956A JP2012120956A JP2013247564A JP 2013247564 A JP2013247564 A JP 2013247564A JP 2012120956 A JP2012120956 A JP 2012120956A JP 2012120956 A JP2012120956 A JP 2012120956A JP 2013247564 A JP2013247564 A JP 2013247564A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- constant current
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
【課題】スピーカなどの負荷を駆動する出力バッファ回路において、小さな回路規模で、かつEMIの悪化を招くことなくスルーレート制御を実現することを可能にする。
【解決手段】出力バッファ回路において、負荷を駆動する出力用トランジスタを入力信号に応じて駆動するプリドライバにおいて、1つの定電流源に、出力トランジスタの出力電圧と基準レベルとの大小比較を行うための電流源の役割と、出力トランジスタのゲートの充電電流を調整するための電流源の役割とを兼ねさせる。
【選択図】図1
【解決手段】出力バッファ回路において、負荷を駆動する出力用トランジスタを入力信号に応じて駆動するプリドライバにおいて、1つの定電流源に、出力トランジスタの出力電圧と基準レベルとの大小比較を行うための電流源の役割と、出力トランジスタのゲートの充電電流を調整するための電流源の役割とを兼ねさせる。
【選択図】図1
Description
この発明は、スピーカなどの負荷を駆動する出力バッファ回路におけるスルーレート制御に関する。
集積回路装置の出力部に設けられる出力バッファ回路は、そこに接続される負荷を駆動することができるよう充分なサイズのトランジスタにより構成する必要がある。しかし、出力バッファ回路のトランジスタのサイズを大きくすると、出力信号のレベルが切り換わるときに高圧側電源および低圧側電源(例えば、接地)間に大きな貫通電流が流れ、かつ、出力信号波形が急激に変化し、これが大きな雑音を生み出し、集積回路装置の誤動作の原因となる。出力バッファ回路におけるスルーレート制御とは、入力信号のレベル変化に応じて出力信号レベルを切り換えるときに、出力バッファ回路のトランジスタが一気にオン状態となったり、オフ状態となったりすることを回避して出力信号波形の変化が緩やかになるようにすることを言う。
図4は、スルーレート制御機能を備えた出力バッファ回路の構成例を示す図である。この出力バッファ回路の出力段は、高圧側電源PVDDと低圧側電源PVSSの間に直列に介挿されたPチャネル電界効果トランジスタMPおよびNチャネル電界効果トランジスタMNにより構成されている。図4に示すように、Pチャネル電界効果トランジスタMPとNチャネル電界効果トランジスタMNは各々のドレインが接続されており、当該接続点の電位が出力信号Voutとして負荷に出力される。図4では、Nチャネル電界効果トランジスタMNをオフ状態からオン状態に遷移させる際のスルーレート制御を実現する構成のみが図示されている。図4に示すように、高圧側電源PVDDとNチャネル電界効果トランジスタMNのゲートの間には、スイッチSW1および定電流源CI1が直列に介挿されているとともに、スイッチSW2および定電流源CI2が直列に介挿されている。定電流源CI1およびCI2の各々は互いに異なる電流値の電流を出力する。
図4に示す出力バッファ回路では、高圧側電源PVDDと低圧側電源PVSSの電位差を分圧して生成した基準電圧Vthと出力信号VoutとをコンパレータCMPにより比較し、その比較結果に応じてスイッチSW1およびSW2のオン/オフが切り換えられる。例えば、Nチャネル電界効果トランジスタMNをオフ状態からオン状態に遷移させる過程では、出力信号Voutは高圧側電源PVDDの電位VDDから低圧側電源PVSSの電位VSSまで下降するが、図4に示す出力バッファ回路では、出力信号Voutが基準電圧Vthを下回ったことを契機として、Nチャネル電界効果トランジスタMNのゲートに供給される充電電流が少なくなるようにスイッチSW1およびSW2のオン/オフを切り換える。これにより、Nチャネル電界効果トランジスタMNがオフ状態から一気にオン状態に遷移することが回避され、スルーレート制御が実現される。
図4に示す構成の出力バッファ回路では、Nチャネル電界効果トランジスタMNのゲートに供給する充電電流の大きさを出力信号Voutと基準電圧Vthの大小関係に応じて切り換えるために、2つの定電流源(すなわち、定電流源CI1およびCI2)とコンパレータとを含んでいる。コンパレータを駆動するための電流源が必要であることを考慮すると、図4に示す構成の出力バッファ回路では、回路規模が大きくなることは避けられないといった問題がある。また、充電電流の大きさの切り換えをスイッチにより行う態様では、制御遅延の発生といった不具合や、スイッチングに起因して生じる高周波の不要輻射によりEMI(Electromagnetic Interference)が悪化するといった不具合が生じ得る。
本発明は上記課題に鑑みて為されたものであり、スピーカなどの負荷を駆動する出力バッファ回路において、小さな回路規模で、かつEMIの悪化を招くことなくスルーレート制御を実現することを可能にする技術を提供することを目的とする。
上記課題を解決するために本発明は、負荷を駆動する出力トランジスタと、第1のトランジスタおよび前記第1のトランジスタに流れる電流に比例した電流を発生させて前記出力トランジスタのゲートに介在する容量を充電する第2のトランジスタとからなる第1のカレントミラーと、充電用定電流源と、入力信号に応じて前記充電用定電流源を前記第1のトランジスタに接続するか否かを切り換える定電流源接続スイッチと、前記充電用定電流源に並列接続された補正用定電流源を含み、前記出力トランジスタの出力電圧と基準電圧との比較結果に基づいて、前記補正用定電流源を機能させるか否かを切り換える電圧比較器と、を具備し、前記電圧比較器は、第3のトランジスタと、前記充電用定電流源に並列接続され、前記第3のトランジスタとともに第2のカレントミラーを構成し、前記第3のトランジスタに流れる電流に比例した電流を発生することにより前記補正用定電流源として機能する第4のトランジスタと、第1の基準定電流源と、前記出力トランジスタの出力電圧と基準電圧との比較結果に基づいて、前記第1の基準定電流源の出力電流を前記第3のトランジスタに流すか否かを切り換える切換手段とを具備することを特徴とする出力バッファ回路、を提供する。
本発明に係る出力バッファ回路においては、第2のトランジスタを介して出力トランジスタのゲートに供給される(或いは同ゲートから引き抜かれる)電流によって、出力トランジスタのゲートに介在する容量の充電(或いは放電)が行われ、出力トランジスタのオン/オフが切り換えられる。この出力バッファ回路においては、補正用定電流源を機能させるか否かが、出力トランジスタの出力電圧と基準電圧との比較結果に基づいて切り換えられ、これにより、出力トランジスタのゲートに供給される充電電流の大きさが切り換えられる。また、この出力バッファ回路では、第1の基準定電流源を電圧比較器の駆動と補正用定電流源の駆動の両方に利用するため、回路規模を小さく抑えることが可能になる。また、本実施形態では、充電電流の電流値の切り替えにスイッチを用いていないため、EMIの悪化を招くこともない。なお、特許文献1〜3には、スイッチによる充電電流源の切り換えを行わずにスルーレート制御を行う発明が開示されているが、これら発明は、出力トランジスタのドレイン電圧と所定の基準電圧との大小比較を行う電圧比較器を駆動する電流源の役割と充電電流の大きさを切り換えるための電流源の役割とを一つの定電流源に兼ねさせるものではなく、本願発明とは全く異なる発明である。
より具体的な構成としては、前記第1の基準定電流源は、前記第3のトランジスタと直列に接続されており、前記切換手段は、前記第1の基準定電流源および前記第3のトランジスタの共通ノードと前記出力トランジスタとの間に介挿され、前記出力トランジスタの出力電圧と前記基準電圧との比較結果に基づきオン/オフが切り換わる第5のトランジスタを有し、前記第5のトランジスタがオフであるときに前記第1の基準定電流源の出力電流が前記第3のトランジスタに流れ、前記第5のトランジスタがオンであるときに前記第1の基準定電流源の出力電流が前記第5のトランジスタを介して前記出力トランジスタに流れる構成が考えられる。
また、前記電圧比較器の具体的な構成としては、第2の基準定電流源と、ドレインが前記第2の基準定電流源に接続され、ソースが抵抗を介して基準電圧源に接続された第6のトランジスタと、をさらに具備し、前記第5よび第6のトランジスタの各ゲートが前記第6のトランジスタのドレインに接続されており、前記第2の基準定電流源の出力電流が前記第6のトランジスタを介して前記基準電圧源に流れることにより前記第6のトランジスタのソースに前記基準電圧が発生し、前記出力トランジスタの出力電圧が前記基準電圧よりも大きいか否かによって前記第5のトランジスタのオン/オフが切り換わる構成が考えられる。
以下、図面を参照しつつ、この発明の実施形態について説明する。
図1は、この発明の一実施形態である出力バッファ回路の構成例を示す図である。この出力バッファ回路は、Pチャネルプリドライバ1、Nチャネルプリドライバ2、および出力部5を有している。図1に示すように、Pチャネルプリドライバ1、Nチャネルプリドライバ2、および出力部5の各々は、高圧側電源PVDDおよび低圧側電源PVSS間に介挿された各種の素子により構成されている。
図1は、この発明の一実施形態である出力バッファ回路の構成例を示す図である。この出力バッファ回路は、Pチャネルプリドライバ1、Nチャネルプリドライバ2、および出力部5を有している。図1に示すように、Pチャネルプリドライバ1、Nチャネルプリドライバ2、および出力部5の各々は、高圧側電源PVDDおよび低圧側電源PVSS間に介挿された各種の素子により構成されている。
出力部5は、高圧側電源PVDDと低圧側電源PVSSとの間に直列に介挿されたPチャネル電界効果トランジスタMP1およびNチャネル電界効果トランジスタMN1を含んでいる。以下、本実施形態の説明では、「電界効果トランジスタ」のことを単に「トランジスタ」と略記する。図1に示すように、PチャネルトランジスタMP1とNチャネルトランジスタMN1は各々のドレインが共通接続されており、その共通接続点は出力端子20となっている。この出力端子20には、スピーカなどの負荷(図示省略)が接続される。つまり、PチャネルトランジスタMP1およびNチャネルトランジスタMN1の各々は負荷を駆動する出力トランジスタの役割を担っている。図1に示すように、出力端子20における出力信号VoutはPチャネルプリドライバ1およびNチャネルプリドライバ2の各々にも与えられ、各出力トランジスタのスルーレート制御に利用される。
Pチャネルプリドライバ1およびNチャネルプリドライバ2は、出力部5に含まれる出力トランジスタを入力信号Vinに応じて駆動する回路である。より詳細に説明すると、Pチャネルプリドライバ1は、入力信号VinがHighレベルからLowレベルに切り換わるのに応じてPチャネルトランジスタMP1をオン状態からオフ状態に遷移させ、同入力信号VinがLowレベルからHighレベルに切り換わるのに応じてPチャネルトランジスタMP1をオフ状態からオン状態に遷移させる。同様に、Nチャネルプリドライバ2は、入力信号VinがHighレベルからLowレベルに切り換わるのに応じてNチャネルトランジスタMN1をオフ状態からオン状態に遷移させ、同入力信号VinがLowレベルからHighレベルに切り換わるのに応じてNチャネルトランジスタMN1をオン状態からオフ状態に遷移させる。
図1に示すようにPチャネルプリドライバ1とNチャネルプリドライバ2は互いに対称な構成(高圧側電源PVDDと低圧側電源PVSSとを入れ替え、さらに各々に含まれるトランジスタを逆極性のものに置き換えた構成)を有している。より詳細に説明すると、Pチャネルプリドライバ1におけるPチャネルトランジスタMP10、MP12a、MP12b、MP14aおよびMP14bの各々は、Nチャネルプリドライバ2におけるNチャネルトランジスタMN20、MN22a、MN22b、MN24aおよびMN24bの各々に対応する。同様に、Pチャネルプリドライバ1におけるNチャネルトランジスタMN10a、MN10b、MN12、MN14a、MN14bおよびMN14cの各々は、Nチャネルプリドライバ2におけるPチャネルトランジスタMP20a、MP20b、MP22、MP24a、MP24bおよびMP24cの各々に対応する。また、Pチャネルプリドライバ1における抵抗R10aおよびR10bはNチャネルプリドライバ2における抵抗R20aおよびR20bに対応し、Pチャネルプリドライバ1における充電用定電流源CI10はNチャネルプリドライバ2における充電用定電流源CI20に対応する。このように、Pチャネルプリドライバ1とNチャネルプリドライバ2は対称な構成を有しているため、以下では、Nチャネルプリドライバ2の構成についてのみ詳細に説明する。
図1に示すように、Nチャネルプリドライバ2は、駆動電流生成器2Aと電圧比較器2Bとを含んでいる。駆動電流生成器2Aは、NチャネルトランジスタMN1のゲートに介在する容量を充電(或いは放電)させる駆動電流NGを入力信号Vinに応じて同ゲートに供給する(或いは同ゲートから引き抜く)。より詳細に説明すると、入力信号VinがHighレベルからLowレベルに切り換わる過程では、駆動電流生成器2AはNチャネルトランジスタMN1のゲートに駆動電流NGを供給して同ゲートに介在する容量の充電を行う。逆に、入力信号VinがLowレベルからHighレベルに切り換わる過程では、駆動電流生成器2AはNチャネルトランジスタMN1のゲートから駆動電流NGを引き抜き、同ゲートに介在する容量を放電させる。これにより、NチャネルトランジスタMN1のゲート・ソース間電圧が変動し、NチャネルトランジスタMN1はオフ状態からオン状態に、或いはオン状態からオフ状態に遷移する。
図1に示すように、駆動電流生成器2Aは、PチャネルトランジスタMP20a、MP20bおよびMP22と、NチャネルトランジスタMN20と、充電用定電流源CI20とを含んでいる。駆動電流生成器2Aを構成する各構成要素の接続関係は以下の通りである。PチャネルトランジスタMP20aは、高圧側電源PVDDとNチャネルトランジスタMN1のゲートの間に介挿されている。より詳細に説明すると、PチャネルトランジスタMP20aのソースは高圧側電源PVDDに接続されており、同トランジスタのドレインはNチャネルトランジスタMN1のゲートに接続されている。そして、PチャネルトランジスタMP20aのドレインとNチャネルトランジスタMN1のゲートの共通接続点と低圧側電源PVSSの間にはNチャネルトランジスタMN20が介挿されている。NチャネルトランジスタMN20のゲートには入力信号Vinが与えられる。NチャネルトランジスタMN20は、入力信号VinがHighレベルの場合にはオン状態となり、入力信号VinがLowレベルの場合にはオフ状態となる。
PチャネルトランジスタMP20bのソースは高圧側電源PVDDに接続されており、同トランジスタのドレインとゲートはPチャネルトランジスタMP20aのゲートに共通接続されている。つまり、PチャネルトランジスタMP20bはPチャネルトランジスタMP20aとともにカレントミラー回路を構成する。PチャネルトランジスタMP20bのドレインと低圧側電源PVSSの間には、PチャネルトランジスタMP22と充電用定電流源CI20が直列に介挿されている。図1に示すように、PチャネルトランジスタMP22のゲートには入力信号Vinが与えられる。PチャネルトランジスタMP22は入力信号VinがHighレベルの場合にはオフ状態となり、入力信号VinがLowレベルの場合にはオン状態となる。このPチャネルトランジスタMP22は、充電用定電流源CI20をPチャネルトランジスタMP20bに接続するか否かを入力信号Vinに応じて切り換える定電流源接続スイッチの役割を果たすのである。
入力信号VinがHighレベルからLowレベルへ切り換わると、PチャネルトランジスタMP22はオフ状態からオン状態へ遷移し、NチャネルトランジスタMN20はオン状態からオフ状態へ遷移する。PチャネルトランジスタMP22がオン状態になると、充電用定電流源CI20がPチャネルトランジスタMP20bのドレインに接続され、高圧側電源PVDD→PチャネルトランジスタMP20b→PチャネルトランジスタMP22→充電用定電流源CI20→低圧側電源PVSSといった電流経路に沿って電流が流れる。前述したように、PチャネルトランジスタMP20aとMP20bはカレントミラー回路を構成するため、上記電流経路に沿って電流が流れると、PチャネルトランジスタMP20aにはPチャネルトランジスタMP20bに流れる電流に比例した電流が流れる。例えば、PチャネルトランジスタMP20bとPチャネルトランジスタMP20aのサイズ比が1:kであるとすると、上記電流経路に沿って電流が流れる状態では、PチャネルトランジスタMP20bに流れる電流のk倍の電流がPチャネルトランジスタMP20aに流れる、といった具合である。
前述したように、PチャネルトランジスタMP20aのドレインはNチャネルトランジスタMN1のゲートに接続されているため、PチャネルトランジスタMP20aの出力電流によって、NチャネルトランジスタMN1のゲートに介在する容量の充電が行われる。このように、NチャネルトランジスタMN1のゲートに介在する容量が充電されると、NチャネルトランジスタMN1はオフ状態からオン状態へと遷移する。詳細については後述するが、本実施形態では、PチャネルトランジスタMP20aの出力電流の大きさを、出力信号Voutと所定の基準電圧Vthnの大小関係に応じて切り換えることでNチャネルトランジスタMN1をオフ状態からオン状態にする際のスルーレート制御が実現される。
逆に、入力信号VinがLowレベルからHighレベルへ切り換わる場合には、PチャネルトランジスタMP22はオン状態からオフ状態へ遷移し、NチャネルトランジスタMN20はオフ状態からオン状態へ遷移する。NチャネルトランジスタMN20がオン状態であれば、NチャネルトランジスタMN1のゲート→NチャネルトランジスタMN20→低圧側電源PVSSといった電流経路に沿って電流(すなわち、NチャネルトランジスタMN1のゲートに介在する容量に蓄積された電荷を放電させる電流)が流れ、NチャネルトランジスタMN1はオン状態からオフ状態へと遷移する。
電圧比較器2Bは、図1に示すように、PチャネルトランジスタMP24a,MP24bおよびMP24cと、NチャネルトランジスタMN22a,MN22b,MN24aおよびMN24bと、抵抗R20aおよびR20bと、を含んでいる。電圧比較器2Bを構成する各構成要素の接続関係は、以下の通りである。PチャネルトランジスタMP24aと抵抗R20aは高圧側電源PVDDと低圧側電源PVSSの間に直列に介挿されており、PチャネルトランジスタMP24bとNチャネルトランジスタMN22aと抵抗R20bも高圧側電源PVDDと低圧側電源PVSSの間に直列に介挿されている。そして、PチャネルトランジスタMP24aのゲートは同トランジスタのドレインに接続されており、同接続点には、PチャネルトランジスタMP24bのゲートが共通接続されている。つまり、PチャネルトランジスタMP24aとMP24bはカレントミラー回路を構成する。PチャネルトランジスタMP24aと抵抗R20aは所定電流値の基準電流を生成して出力する基準電流生成回路の役割を果たし、PチャネルトランジスタMP24bは同基準電流に比例した電流を出力する定電流源の役割を果たす。
PチャネルトランジスタMP24cとNチャネルトランジスタMN22bは高圧側電源PVDDと出力端子20との間に直列に介挿されている。すなわち、PチャネルトランジスタMP24c、NチャネルトランジスタMN22b、およびNチャネルトランジスタMN1は、高圧側電源PVDDと低圧側電源PVSSの間に直列に介挿されている。PチャネルトランジスタMP24cのゲートは、PチャネルトランジスタMP24aのゲートとドレインの接続点に共通接続されている。つまり、PチャネルトランジスタMP24cは、PチャネルトランジスタMP24aとともにカレントミラー回路を構成し、上記基準電流に比例した電流を出力する定電流源の役割を果たす。以下では、PチャネルトランジスタMP24cを「第1の基準定電流源」と呼び、PチャネルトランジスタMP24bを「第2の基準定電流源」と呼ぶ場合がある。NチャネルトランジスタMN22bのゲートはNチャネルトランジスタMN22aのゲートに接続されており、同接続点にはNチャネルトランジスタMN22aのドレインが共通接続されている。つまり、NチャネルトランジスタMN22aとNチャネルトランジスタMN22bはカレントミラー回路を構成する。
NチャネルトランジスタMN24aは、PチャネルトランジスタMP24cのドレインとNチャネルトランジスタMN22bのドレインとの共通接続点と低圧側電源PVSSの間に介挿されており、NチャネルトランジスタMN24bは、PチャネルトランジスタMP22のドレインと充電用定電流源CI20との接続点と低圧側電源PVSSの間に介挿されている。そして、NチャネルトランジスタMN24aのゲートとNチャネルトランジスタMN24bのゲートは、NチャネルトランジスタMN24aのドレインに共通接続されている。つまり、NチャネルトランジスタMN24aとNチャネルトランジスタMN24bはカレントミラー回路を構成する。
ここで、高圧側電源PVDD→第2の基準定電流源(PチャネルトランジスタMP24b)→NチャネルトランジスタMN22a→抵抗R20b→低圧側電源PVSSといった電流経路に電流が流れると、NチャネルトランジスタMN22aのソースと抵抗R20bの共通接続点には、抵抗R20bにおける電圧降下に応じた基準電圧Vthnが現われる。本実施形態の電圧比較器2Bでは、基準電圧Vthnと出力電圧Voutとの大小関係に応じてNチャネルトランジスタMN22bのオン/オフが切り換わり、第1の基準定電流源から出力される電流の流れる電流経路が切り換わる。具体的には、出力電圧Vout>基準電圧Vthnの場合には、NチャネルトランジスタMN22bはオフになり、高圧側電源PVDD→第1の基準定電流源→NチャネルトランジスタMN24a→低圧側電源PVSSといった電流経路(図1における電流経路C1)に沿って電流が流れる。逆に、出力電圧Vout≦基準電圧Vthnの場合には、NチャネルトランジスタMN22bはオンになり、高圧側電源PVDD→第1の基準定電流源→NチャネルトランジスタMN22b→NチャネルトランジスタMN1→低圧側電源PVSSといった電流経路(図1における電流経路C2)に沿って電流が流れる。つまり、NチャネルトランジスタMN22bは、第1の基準定電流源の出力電流をNチャネルトランジスタMN24aに流すか否かを、出力電圧Voutと基準電圧Vthnの大小関係に応じて切り換える切換手段の役割を果たすのである。
前述したように、NチャネルトランジスタMN24aとNチャネルトランジスタMN24bはカレントミラー回路を構成している。このため、電流経路C1に沿って電流が流れている場合(すなわち、出力電圧Vout>基準電圧Vthnの場合)には、NチャネルトランジスタMN24aに流れる電流に比例した電流がNチャネルトランジスタMN24bに流れる。以下では、NチャネルトランジスタMN24bに流れる電流の電流値をIαとする。前述したように、NチャネルトランジスタMN24bは、駆動電流生成器2AにおけるPチャネルトランジスタMP22のドレインおよび充電用定電流源CI20の共通接続点と低圧側電源PVSSとの間に介挿入されている。このため、出力電圧Vout>基準電圧Vthnであれば、PチャネルトランジスタMP22のドレインと充電用定電流源CI20との接続点から電流値Iαの電流がNチャネルトランジスタMN24bによって引き抜かれる。逆に、出力電圧Vout≦基準電圧Vthnであれば、NチャネルトランジスタMN24aに第1の基準定電流源の出力電流が流れることはなく、NチャネルトランジスタMN24bにも電流は流れない。したがって、出力電圧Vout≦基準電圧Vthnの場合には、NチャネルトランジスタMN24bによる電流の引き抜きは行われない。
入力信号VinがHighレベルからLowレベルに切り換わる場合(すなわち、NチャネルトランジスタMN1をオフ状態からオン状態に切り換え、PチャネルトランジスタMP1をオン状態からオフ状態に切り換える場合)、出力信号Voutの信号レベルはVDDからVSSまで下降する。出力信号Voutの信号レベルがVDDからVSSまで下降する過程において、出力電圧Vout>基準電圧Vthnである間は、NチャネルトランジスタMN24bによる電流の引き抜きが行われ、PチャネルトランジスタMP20bに流れる電流は、充電用定電流源CI20によって引き抜かれる電流とNチャネルトランジスタMN24bによって引き抜かれる電流の和に等しくなる。ここで、充電用定電流源CI20によって引き抜かれる電流の電流値をI1とすると、PチャネルトランジスタMP20aには、電流値がk×(I1+Iα)の電流が流れ、この電流が駆動電流NGとしてNチャネルトランジスタMN1のゲートに供給され、同ゲートに介在する容量の充電が行われる。
そして、NチャネルトランジスタMN1のゲートに介在する容量の充電に応じて出力信号Voutの信号レベルが下降し、出力電圧Vout≦基準電圧Vthnとなると、NチャネルトランジスタMN24bによる電流の引き抜きは行われなくなり、PチャネルトランジスタMP20bに流れる電流は、充電用定電流源CI20によって引き抜かれる電流に等しくなる。この状態では、PチャネルトランジスタMP20aには、電流値がk×I1の電流が流れ、この電流が駆動電流NGとしてNチャネルトランジスタMN1のゲートに供給され、同ゲートに介在する容量の充電が行われる。このように、NチャネルトランジスタMN24bは、NチャネルトランジスタMN1のゲートに供給する充電電流を補正する補正用定電流源の役割を果たし、この補正用定電流源を機能させるか否かを、出力信号Voutと基準電圧Vthnの大小関係に応じて切り換えることで、NチャネルトランジスタMN1をオフ状態からオン状態にする際のスルーレート制御が実現されるのである。
図2は、本実施形態の効果を説明するための図である。図2には、入力信号VinがHighレベルからLowレベルに切り換わる場合における出力電圧VoutおよびNチャネルトランジスタMN1のゲート電圧VNGの波形が示されている。前述したように、出力電圧Vout>基準電圧Vthnである間は、電流値がk×(I1+Iα)の駆動電流NGによってNチャネルトランジスタMN1のゲートに介在する容量の充電が行われ、出力電圧Vout≦基準電圧Vthnとなると、電流値がk×I1の駆動電流NGによってNチャネルトランジスタMN1のゲートに介在する容量の充電が行われる。なお、図2示すように、NチャネルトランジスタMN1のゲートに充電電流を供給し続けてもゲート電圧VNGが上昇しない区間が生じるのはNチャネルトランジスタMN1のゲート電極とドレイン電極との間に介在する寄生容量による影響(すなわち、ゲートに供給した充電電流が寄生容量の充電に消費される)からである。出力電圧Voutが基準電圧Vthn以下になると駆動電流NGの電流値はより小さな値に切り換えられるため、図2に示すように、出力電圧Voutは基準電圧Vthnを上回っている間よりも緩やかな勾配でVSSまで下降する。
ここで注目すべき点は、本実施形態の出力バッファ回路においては、第1の基準定電流源は、出力トランジスタMN1(すなわち、NチャネルトランジスタMN1)のドレイン電圧と所定の基準電圧との大小比較を行う電圧比較器2Bを駆動する役割と、出力トランジスタMN1の充電電流の大きさを切り換える補正用定電流源を駆動する役割の両者を担っている、という点である。このような構成としたため、本実施形態の出力バッファ回路によれば、電圧比較器2Bを駆動する電流源と補正用定電流源を駆動する電流源とを各々別個に設ける場合に比較して回路規模を小さく抑えることが可能になる。また、本実施形態では、駆動電流NGの電流値の切り替えにスイッチを用いていないため、EMIの悪化を招くこともない。
以上説明したように、本実施形態の出力バッファ回路によれば、小さな回路規模で、かつEMIの悪化を招くことなくスルーレート制御を実現することが可能になる。
以上本発明の一実施形態について説明したが、この実施形態に以下の変形を加えても勿論良い。
(1)上述した実施形態では、駆動電流生成器1Aと電圧比較器1Bとを組み合わせてPチャネルプリドライバ1を構成し、駆動電流生成器2Aと電圧比較器2Bとを組み合わせてNチャネルプリドライバ2を構成した。しかし、図3に示すように、出力トランジスタMP1を駆動するためのPチャネルプリドライバ1´を駆動電流生成器1Aと電圧比較器1B´とを組み合わせて構成しても良く、NチャネルトランジスタMN1を駆動するためのNチャネルプリドライバ2´を駆動電流生成器2Aと電圧比較器2B´とを組み合わせて構成しても良い。図1と図3とを対比すれば明らかように、電圧比較器1B´の構成は電圧比較器2Bの構成と同一であり、電圧比較器2B´の構成は電圧比較器1Bの構成と同一である。
(1)上述した実施形態では、駆動電流生成器1Aと電圧比較器1Bとを組み合わせてPチャネルプリドライバ1を構成し、駆動電流生成器2Aと電圧比較器2Bとを組み合わせてNチャネルプリドライバ2を構成した。しかし、図3に示すように、出力トランジスタMP1を駆動するためのPチャネルプリドライバ1´を駆動電流生成器1Aと電圧比較器1B´とを組み合わせて構成しても良く、NチャネルトランジスタMN1を駆動するためのNチャネルプリドライバ2´を駆動電流生成器2Aと電圧比較器2B´とを組み合わせて構成しても良い。図1と図3とを対比すれば明らかように、電圧比較器1B´の構成は電圧比較器2Bの構成と同一であり、電圧比較器2B´の構成は電圧比較器1Bの構成と同一である。
図3に示すNチャネルプリドライバ2´では、抵抗R10bとPチャネルトランジスタMP12aのソースの共通接続点の電位が基準電圧Vthnとなり、出力電圧Vout>基準電圧Vthnある間は電流経路C2´に沿って電流が流れ、出力電圧Vout≦基準電圧Vthnとなると電流経路C1´に沿って電流が流れる。図3に示すように、電圧比較器2B´のPチャネルトランジスタMP14bのドレインは駆動電流生成器2AにおけるPチャネルトランジスタMP22のドレインと充電用定電流源CI20の共通接続点に接続されている。出力電圧Vout≦基準電圧Vthnとなれば、PチャネルトランジスタMP14b→充電用定電流源CI20→低圧側電源PVSSといった電流経路に沿って電流Iαが流れるが、出力電圧Vout>基準電圧Vthnである間は、上記電流経路に沿って電流が流れることはない。
駆動電流生成器2Aにおいて充電用定電流源CI20は、PチャネルトランジスタMP22のドレインとPチャネルトランジスタMP14bのドレインの共通接続点から一定の電流値I1の電流を引き抜くのであるから、出力電圧Voutが基準電圧Vthnを跨いで変化する過程では、PチャネルトランジスタMP20bに流れる電流も変化することになる。具体的には、出力電圧Vout>基準電圧Vthnである間は、PチャネルトランジスタMP20bのドレイン電流の電流値はI1であり、出力電圧Vout≦基準電圧Vthnなると、同ドレイン電流の電流値は充電用定電流源CI20が引き抜く電流の電流値I1から電流Iαを差し引いた値(I1−Iα)になる。したがって、本変形例のNチャネルプリドライバ2´によっても、出力電圧Voutが基準電圧Vthn以下になると駆動電流NGの電流値はより小さな値に切り換えられ、前掲図2と同様に、出力電圧Voutは基準電圧Vthnを上回っている間よりも緩やかな勾配でVSSまで下降することになる。
本変形例においても、出力トランジスタMN1のドレイン電圧と所定の基準電圧との大小比較を行う電圧比較器2B´を駆動する定電流源(NチャネルトランジスタMN14c)が、充電電流の大きさを切り換える補正用定電流源(PチャネルトランジスタMP14b)を駆動する役割を兼ねているため、回路規模を小さく抑えることが可能になる。また、駆動電流NGの電流値の切り替えにスイッチを用いていないため、EMIの悪化を招くこともない。
(2)上記実施形態では、出力部5をPチャネルトランジスタMP1とNチャネルトランジスタMN1からなる相補対称型の回路としたが、出力部をPチャネルトランジスタMP1またはNチャネルトランジスタMN1の一方のみからなるオープンドレイン型の回路とし、これにより負荷の駆動を行うようにしても良い。例えば、出力部をNチャネルトランジスタMN1のみからなるオープンドレイン型の回路とする場合には、この出力部とNチャネルプリドライバ2(或いはNチャネルプリドライバ2´)を組み合わせて出力バッファ回路を構成すれば良い。
1,1´…Pチャネルプリドライバ、2,2´…Nチャネルプリドライバ、1A,2A…駆動電流生成器、1B,1B´、2B、2B´…電圧比較器、5…出力部、MP1,MP10,MP12a,MP12b,MP14a,MP14b,MP20a,MP20b,MP22,MP24a,MP24b,MP24c…Pチャネルトランジスタ、MN1,MN10a,MN10b,MN12,MN14a,MN14b,MN14c,MN20,MN22a,MN22b,MN24a,MN24b…Nチャネルトランジスタ、R10a,R10b,R20a,R20b…抵抗。
Claims (3)
- 負荷を駆動する出力トランジスタと、
第1のトランジスタおよび前記第1のトランジスタに流れる電流に比例した電流を発生させて前記出力トランジスタのゲートに介在する容量を充電する第2のトランジスタとからなる第1のカレントミラーと、
充電用定電流源と、
入力信号に応じて前記充電用定電流源を前記第1のトランジスタに接続するか否かを切り換える定電流源接続スイッチと、
前記充電用定電流源に並列接続された補正用定電流源を含み、前記出力トランジスタの出力電圧と基準電圧との比較結果に基づいて、前記補正用定電流源を機能させるか否かを切り換える電圧比較器と、を具備し、
前記電圧比較器は、
第3のトランジスタと、
前記第3のトランジスタとともに第2のカレントミラーを構成し、前記第3のトランジスタに流れる電流に比例した電流を発生することにより前記補正用定電流源として機能する第4のトランジスタと、
第1の基準定電流源と、
前記出力トランジスタの出力電圧と基準電圧との比較結果に基づいて、前記第1の基準定電流源の出力電流を前記第3のトランジスタに流すか否かを切り換える切換手段と、
を具備することを特徴とする出力バッファ回路。 - 前記第1の基準定電流源は、前記第3のトランジスタと直列に接続されており、
前記切換手段は、前記第1の基準定電流源および前記第3のトランジスタの共通ノードと前記出力トランジスタとの間に介挿され、前記出力トランジスタの出力電圧と前記基準電圧との比較結果に基づきオン/オフが切り換わる第5のトランジスタを有し、
前記第5のトランジスタがオフであるときに前記第1の基準定電流源の出力電流が前記第3のトランジスタに流れ、前記第5のトランジスタがオンであるときに前記第1の基準定電流源の出力電流が前記第5のトランジスタを介して前記出力トランジスタに流れる
ことを特徴とする請求項1に記載の出力バッファ回路。 - 前記電圧比較器は、
第2の基準定電流源と、
ドレインが前記第2の基準定電流源に接続され、ソースが抵抗を介して基準電圧源に接続された第6のトランジスタと、をさらに具備し、
前記第5よび第6のトランジスタの各ゲートが前記第6のトランジスタのドレインに接続されており、
前記第2の基準定電流源の出力電流が前記第6のトランジスタを介して前記基準電圧源に流れることにより前記第6のトランジスタのソースに前記基準電圧が発生し、
前記出力トランジスタの出力電圧が前記基準電圧よりも大きいか否かによって前記第5のトランジスタのオン/オフが切り換わることを特徴とする請求項2に記載の出力バッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120956A JP2013247564A (ja) | 2012-05-28 | 2012-05-28 | 出力バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120956A JP2013247564A (ja) | 2012-05-28 | 2012-05-28 | 出力バッファ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013247564A true JP2013247564A (ja) | 2013-12-09 |
Family
ID=49847016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012120956A Pending JP2013247564A (ja) | 2012-05-28 | 2012-05-28 | 出力バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013247564A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024053216A1 (ja) * | 2022-09-08 | 2024-03-14 | ローム株式会社 | 信号送信装置 |
-
2012
- 2012-05-28 JP JP2012120956A patent/JP2013247564A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024053216A1 (ja) * | 2022-09-08 | 2024-03-14 | ローム株式会社 | 信号送信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7839197B2 (en) | Level shift circuit | |
JP4921106B2 (ja) | バッファ回路 | |
JP2012070333A (ja) | レベルシフト回路及びそれを用いたスイッチングレギュレータ | |
US9531336B2 (en) | Operational amplifier and driving circuit | |
JP2012065235A (ja) | 電圧出力回路 | |
CN108347242B (zh) | 环形振荡器 | |
JP2005223872A (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP5421075B2 (ja) | 入力回路 | |
CN107168433B (zh) | 输出电路 | |
US8957708B2 (en) | Output buffer and semiconductor device | |
US9112511B2 (en) | Low voltage level shifter for low power applications | |
JP4774287B2 (ja) | 出力回路 | |
JP4738945B2 (ja) | デグリッチ回路 | |
US8451060B2 (en) | Amplifier device | |
CN103944556A (zh) | 电平转移电路 | |
JP2013247564A (ja) | 出力バッファ回路 | |
US8405428B2 (en) | Semiconductor integrated circuit | |
US20110279158A1 (en) | Slew rate control circuit and method thereof and slew rate control device | |
JPWO2012132439A1 (ja) | 制御信号生成回路、チャージポンプ駆動回路、クロックドライバ、チャージポンプの駆動方法 | |
JP2021027549A (ja) | 半導体増幅回路 | |
JP5689778B2 (ja) | 入力回路 | |
JP2006108778A (ja) | 出力回路 | |
US9287874B2 (en) | Level-shifting device | |
WO2013179565A1 (ja) | 増幅回路 | |
JP4031373B2 (ja) | 小振幅出力バッファ |