CN105207663B - 一种兼容pecl/ttl/cmos电平的输出电路 - Google Patents

一种兼容pecl/ttl/cmos电平的输出电路 Download PDF

Info

Publication number
CN105207663B
CN105207663B CN201510621940.7A CN201510621940A CN105207663B CN 105207663 B CN105207663 B CN 105207663B CN 201510621940 A CN201510621940 A CN 201510621940A CN 105207663 B CN105207663 B CN 105207663B
Authority
CN
China
Prior art keywords
level
input
output
pecl
ttl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510621940.7A
Other languages
English (en)
Other versions
CN105207663A (zh
Inventor
林少衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Youxun Chip Co ltd
Original Assignee
Xiamen UX High Speed IC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen UX High Speed IC Co Ltd filed Critical Xiamen UX High Speed IC Co Ltd
Priority to CN201510621940.7A priority Critical patent/CN105207663B/zh
Publication of CN105207663A publication Critical patent/CN105207663A/zh
Application granted granted Critical
Publication of CN105207663B publication Critical patent/CN105207663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明提供了一种兼容PECL/TTL/CMOS电平的输出电路，包括：一路输入信号INPUT和两路选择信号SEL0/SEL1，其通过一逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N1、PMOS管P2以及PMOS管P3的栅极；其中，通过逻辑控制模块使得控制电平控制NMOS管N1、PMOS管P2以及PMOS管P3的导通或关断，使得输出电平分别满足PECL/TTL/CMOS的逻辑输出标准。

Description

一种兼容PECL/TTL/CMOS电平的输出电路
技术领域
本发明涉及一种输出电路，尤其涉及一种兼容PECL/TTL/CMOS电平的输出电路。
背景技术
PECL(positive emitter coupled logic)、TTL(transistor-transistorlogic)、CMOS(complementary metal oxide semiconductor)是三种常见的逻辑电平标准，常用于3.3或5V供电的电子器件的通信接口中。其逻辑电平定义如下：
电平逻辑 PECL TTL CMOS
逻辑高(V) >VCC-1 >2.4 >VCC-0.5
逻辑低(V) <VCC-1.7 <0.4 <0.5
表1.逻辑电平标准
传统的PECL电平输出驱动电路需要采用NPN bipolar器件来实现，TTL/CMOS可以采用CMOS器件来实现。同时对于许多集成电路产品，由于不同的应用场合需要，要求同时提供PECL/TTL/CMOS三种不同的输出逻辑电平接口。传统方法需要使用3个管脚(PIN I/O)来实现，这样的代价将是占用有限的管脚资源，造成芯片成本增加，同时也对于芯片产品的应用PCB布板造成不方便。
发明内容
本发明所要解决的主要技术问题是提供一种输出电路，能够兼容PECL/TTL/CMOS电平的输出，使用者可以根据需要自由选择需要的逻辑电平标准。
为了解决上述的技术问题，本发明提供了一种兼容PECL/TTL/CMOS电平的输出电路，包括：
一路输入信号INPUT和两路选择信号SEL0/SEL1，所述输入信号INPUT和两路选择信号SEL0/SEL1分别输入至一逻辑控制模块，所述逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N1、PMOS管P2以及PMOS管P3的栅极；其中，
当第一选择信号SEL0为低电平时，若INPUT为高电平，输出电平为PECL高电平；若INPUT为低电平，输出电平为PECL低电平；
当第一选择信号SEL0为高电平、第二选择信号SEL1为低电平时，若INPUT为高电平，输出电平为TTL高电平；若INPUT为低电平，输出电平为TTL低电平；
当第一选择信号SEL0、第二选择信号SEL1均为高电平时，若INPUT为高电平，输出电平为CMOS高电平；若INPUT为低电平，输出电平为CMOS低电平。
在一较佳实施例中：所述输入信号INPUT为CMOS电平，即高电平为VCC，低电平为0。
在一较佳实施例中：所述NMOS管N1的源极接地，漏极与PMOS管P2的漏极、PMOS管P3的漏极连接形成输出端。
在一较佳实施例中：还包括一REF生成模块，其输入端与输入信号INPUT连接，输出端连接一反馈回路；所述反馈回路的输出电平等于所述REF生成模块的输出参考电平。
在一较佳实施例中：所述反馈回路包括OP-AMP运放以及PMOS管P1。
在一较佳实施例中：所述OP-AMP运放的负极输入端与REF生成模块的输出端连接、输出端与PMOS管P1的栅极连接、正极输入端与PMOS管P1的漏极连接。
在一较佳实施例中：所述REF生成模块包括PMOS管P4，其栅极与输入电平INPUT连接；漏极通过电流源I1接地，源极为输出端；另有一电流源I0连接于PMOS管P4的源极与地之间，以及上拉电阻R连接于PMOS管P4的源极与VCC之间。
在一较佳实施例中：所述REF生成模块的输出电平VREF的计算公式为：
在一较佳实施例中：所述电阻R和电流源I0、I1设计满足如下计算式：R*(I0+I1)＝1.7V,R*I0＝1V。
相较于现有技术，本发明具有以下有益效果：
本发明提供了一种兼容PECL/TTL/CMOS电平的输出电路可应用在集成电路芯片产品中，利用芯片内部的编程控制位，实现在通过单个输出管脚(I/O PIN)上复用输出PECL/TTL/CMOS三种不同的逻辑接口电平，提高了芯片产品应用的适用性及便利性。
附图说明
图1为本发明优选实施例的电路图；
图2为本发明优选实施例中REF生成模块的电路图。
具体实施方式
下文结合附图和具体实施例对本发明做进一步说明。
参考图1,一种兼容PECL/TTL/CMOS电平的输出电路，包括：
一路输入信号INPUT和两路选择信号SEL0/SEL1；所述输入信号INPUT为CMOS电平，即高电平为VCC，低电平为0。输入信号INPUT和两路选择信号SEL0/SEL1通过一逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N1、PMOS管P2以及PMOS管P3的栅极；其中，P3＝SEL0；因此输出信号INPUT、选择信号SEL0、SEL1以及控制电平N1、P2、P3的逻辑关系真值表如下：
SEL0 SEL1 INPUT N1 P2 P3
0 0 0 0 1 0
0 0 1 0 1 0
0 1 0 0 1 0
0 1 1 0 1 0
1 0 0 1 1 1
1 0 1 0 1 1
1 1 0 1 1 1
1 1 1 0 0 1
表2
所述NMOS管N1的源极接地，漏极与PMOS管P2的漏极、PMOS管P3的漏极连接形成输出端。
以及一REF生成模块，其输入端与输入信号INPUT连接，输出端连接一反馈回路；所述反馈回路的输出电平等于所述REF生成模块的输出参考电平。
所述反馈回路包括OP-AMP运放以及PMOS管P1。所述OP-AMP运放的负极输入端与REF生成模块的输出端连接、输出端与PMOS管P1的栅极连接、正极输入端与PMOS管P1的漏极连接。
所述REF生成模块包括PMOS管P4，其栅极与输入电平INPUT连接；漏极通过电流源I1接地，源极为输出端；另有一电流源I0连接于PMOS管P4的源极与地之间，以及上拉电阻R连接于PMOS管P4的源极与VCC之间。所述REF生成模块的输出电平VREF的计算公式为：
下面具体分析每种状态下，所述输出电路的输出电平逻辑：
1)参考表2，当SEL0为0时，当SEL0为0时，无论SEL0为0或1，控制电平N1、P2、P3均为0、1、0。因此NMOS管N1关断、PMOS管P2关断、PMOS管P3导通。因此，此时输出的电平为反馈回路的输出参考电平。又如前所述，反馈回来的输出参考电平等于REF生成模块的输出电平VREF。其计算值为：
因此，当INPUT为高电平时，PMOS管P4关断，VREF＝VCC-R*I0，因此设计电阻R和电流源I0满足R*I0＝1V，即可使得VREF＝VCC-1,从而满足PECL高电平的输出条件。
同理，当INPUT为低电平时，PMOS管P4导通，VREF＝VCC-R*(I0+I1)，因此设计电阻R和电流源I0满足R*(I0+I1)＝1.7V，即可使得VREF＝VCC-1.7,从而满足PECL低电平的输出条件。
2)当第一选择信号SEL0为1、第二选择信号SEL1为0时；控制电平P2、P3均为1，因此PMOS管P2和PMOS管P3总是处于关断状态，因此，此时输出的电平呈开漏的状态。当INPUT为高电平时，控制电平N1为0，NMOS管N1关断，输出为高电平，满足TTL高电平的输出条件。
同理，当INPUT为低电平时，控制电平N1为1，NMOS管N1导通，输出为低电平，满足TTL低电平的输出条件。
3)当第一选择信号SEL0为1、第二选择信号SEL1为1时；控制电平P3、总为高电平，因此PMOS管P3总是处于关断状态。当INPUT为高电平时，控制电平N1为0，P2为0，NMOS管N1关断，PMOS管P2导通；输出为高电平，满足CMOS高电平的输出条件。
同理，当INPUT为低电平时，控制电平N1为1，P2为1，NMOS管N1导通，PMOS管P2关断；输出为低电平，满足CMOS低电平的输出条件。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于包括：
一路输入信号INPUT和两路选择信号SEL0/SEL1，所述输入信号INPUT和两路选择信号SEL0/SEL1分别输入至一逻辑控制模块，所述逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N1、PMOS管P2以及PMOS管P3的栅极；其中，P3＝SEL0；
当第一选择信号SEL0为低电平时，若INPUT为高电平，输出电平为PECL高电平；若INPUT为低电平，输出电平为PECL低电平；
当第一选择信号SEL0为高电平、第二选择信号SEL1为低电平时，若INPUT为高电平，输出电平为TTL高电平；若INPUT为低电平，输出电平为TTL低电平；
当第一选择信号SEL0、第二选择信号SEL1均为高电平时，若INPUT为高电平，输出电平为CMOS高电平；若INPUT为低电平，输出电平为CMOS低电平。
2.根据权利要求1所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述输入信号INPUT为CMOS电平，即高电平为VCC，低电平为0。
3.根据权利要求2所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述NMOS管N1的源极接地，漏极与PMOS管P2的漏极、PMOS管P3的漏极连接形成输出端。
4.根据权利要求3所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：还包括一REF生成模块，其输入端与输入信号INPUT连接，输出端连接一反馈回路；所述反馈回路的输出电平等于所述REF生成模块的输出参考电平。
5.根据权利要求4所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述反馈回路包括OP-AMP运放以及PMOS管P1。
6.根据权利要求5所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述OP-AMP运放的负极输入端与REF生成模块的输出端连接、输出端与PMOS管P1的栅极连接、正极输入端与PMOS管P1的漏极连接。
7.根据权利要求6所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述REF生成模块包括PMOS管P4，其栅极与输入电平INPUT连接；漏极通过电流源I1接地，源极为输出端；另有一电流源I 0连接于PMOS管P4的源极与地之间，以及上拉电阻R连接于PMOS管P4的源极与VCC之间。
8.根据权利要求7所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述REF生成模块的输出电平VREF的计算公式为：
9.根据权利要求8所述的一种兼容PECL/TTL/CMOS电平的输出电路，其特征在于：所述电阻R和电流源I 0、I1设计满足如下计算式：R*(I0+I1)＝1.7V,R*I0＝1V。
CN201510621940.7A 2015-09-25 2015-09-25 一种兼容pecl/ttl/cmos电平的输出电路 Active CN105207663B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510621940.7A CN105207663B (zh) 2015-09-25 2015-09-25 一种兼容pecl/ttl/cmos电平的输出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510621940.7A CN105207663B (zh) 2015-09-25 2015-09-25 一种兼容pecl/ttl/cmos电平的输出电路

Publications (2)

Publication Number Publication Date
CN105207663A CN105207663A (zh) 2015-12-30
CN105207663B true CN105207663B (zh) 2018-04-17

Family

ID=54955142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510621940.7A Active CN105207663B (zh) 2015-09-25 2015-09-25 一种兼容pecl/ttl/cmos电平的输出电路

Country Status (1)

Country Link
CN (1) CN105207663B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106656156B (zh) * 2016-11-14 2020-12-08 北京时代民芯科技有限公司 一种减小输出信号下降时间的pecl发送器接口电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388664A (zh) * 2007-09-13 2009-03-18 株式会社理光 输出电路
CN205039798U (zh) * 2015-09-25 2016-02-17 厦门优迅高速芯片有限公司 兼容pecl/ttl/cmos电平的输出电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158787B2 (ja) * 2005-06-14 2008-10-01 セイコーエプソン株式会社 半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388664A (zh) * 2007-09-13 2009-03-18 株式会社理光 输出电路
CN205039798U (zh) * 2015-09-25 2016-02-17 厦门优迅高速芯片有限公司 兼容pecl/ttl/cmos电平的输出电路

Also Published As

Publication number Publication date
CN105207663A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
US10009029B1 (en) Interface control circuit to match voltage levels between USB devices upon connection
US9813064B2 (en) Apparatus for high voltage tolerant driver
CN103066988B (zh) 一种限制输出端电压摆率的接口电路及其实现方法
CN106027012B (zh) 一种下拉电阻开关电路
US10135442B2 (en) Current-mode logic circuit
CN105207663B (zh) 一种兼容pecl/ttl/cmos电平的输出电路
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
US20240007106A1 (en) Interface circuit, control method thereof, chip, and terminal device
CN205039798U (zh) 兼容pecl/ttl/cmos电平的输出电路
CN109144925B (zh) 通用串行总线电路
CN104052457B (zh) 差动信号传输器电路
CN203708369U (zh) Mhl接口和hdmi接口共用控制电路及显示装置
CN109960677B (zh) 一种用于usb接口的扩展电路
CN105322940B (zh) 传送电路
CN103117739A (zh) 氮化镓基增强耗尽型电平转换电路
CN208863013U (zh) 一种hdmi输入热插拔检测电路
CN202713266U (zh) 高电压兼容输入系统
CN207200682U (zh) 双向接口电路
CN205792498U (zh) 一种下拉电阻开关电路
US8779808B2 (en) Output circuit for a bus
WO2003055073A1 (en) Cmos ecl output buffer
CN216751301U (zh) 电源切换电路和电子设备
CN204652542U (zh) 一种基于mtk平台的usb扩展电路
EP2356746B1 (en) A level translation circuit
CN216162699U (zh) 一种隔离式输入电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 361000 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian

Patentee after: Xiamen Youxun Chip Co.,Ltd.

Country or region after: China

Address before: 361000 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian

Patentee before: XIAMEN UX HIGH-SPEED IC Co.,Ltd.

Country or region before: China