CN207082323U - 移位寄存器单元、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN207082323U
CN207082323U CN201720996225.6U CN201720996225U CN207082323U CN 207082323 U CN207082323 U CN 207082323U CN 201720996225 U CN201720996225 U CN 201720996225U CN 207082323 U CN207082323 U CN 207082323U
Authority
CN
China
Prior art keywords
input
output end
signal
phase
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201720996225.6U
Other languages
English (en)
Inventor
黄飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201720996225.6U priority Critical patent/CN207082323U/zh
Application granted granted Critical
Publication of CN207082323U publication Critical patent/CN207082323U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本实用新型提供了一种移位寄存器单元、栅极驱动电路和显示装置。所述移位寄存器单元包括：输入反相模块，分别与起始输入端和反相信号输出端连接；起始控制模块，分别与起始输入端、起始复位端、第一时钟信号输入端、起始控制端和第一电平输入端连接；起始信号反相模块；起始信号输出模块，分别与起始控制端、起始信号反相端、起始信号输出端和反相信号输出端连接；以及，栅极驱动信号输出模块，分别与起始信号输出端、第二时钟信号输入端、使能端、第一电平输入端和栅极驱动信号输出端连接。本实用新型采用传输门和反相器来替代工作状态较多并结构复杂的三态门，工作原理简单有效，防止误输出。

Description

移位寄存器单元、栅极驱动电路和显示装置
技术领域
本实用新型涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。
背景技术
目前随着液晶显示面板业竞争趋于激烈，降低面板成本且要提升性能成为面板厂商竞争点。现有的GOA(Gate On Array，设置于阵列基板上的栅极驱动电路)电路采用工作状态较多并结构复杂的三态门，工作原理复杂，并容易误输出，功耗高。
实用新型内容
本实用新型的主要目的为提供一种移位寄存器单元、栅极驱动电路和显示装置，解决现有的移位寄存器单元采用工作状态较多并结构复杂的三态门，工作原理复杂，并容易误输出，功耗高的问题。
为了达到上述目的，本实用新型提供了一种移位寄存器单元，包括：
输入反相模块，分别与起始输入端和反相信号输出端连接，用于对由所述起始输入端输入的输入信号进行反相，并由所述反相信号输出端输出反相后的输入信号；
起始控制模块，分别与起始输入端、起始复位端、第一时钟信号输入端、起始控制端和第一电平输入端连接，用于在所述起始输入端和所述起始复位端的控制下，控制所述起始控制端是否与所述第一时钟信号输入端连接，并控制所述起始控制端是否与所述第一电平输入端连接；
起始信号反相模块，分别与起始信号输出端和起始信号反相端连接，用于对所述起始信号输出端输出的起始信号进行反相，并将反相后的起始信号由所述起始信号反相端输出；
起始信号输出模块，分别与所述起始控制端、所述起始信号反相端、所述起始信号输出端和所述反相信号输出端连接，用于在所述起始控制端的控制下，根据所述反相信号输出端输出的信号或所述起始信号反相端输出的信号，以得到所述起始信号输出端输出的起始信号；以及，
栅极驱动信号输出模块，分别与所述起始信号输出端、第二时钟信号输入端、使能端、所述第一电平输入端和栅极驱动信号输出端连接，用于在所述起始信号输出端的控制下控制所述第二时钟信号输入端是否与所述栅极驱动信号输出端连接，并在所述起始信号输出端和所述使能端的控制下，控制所述栅极驱动信号输出端是否与所述第一电平输入端连接。
实施时，本实用新型所述的移位寄存器单元还包括：
公共电极信号控制模块，分别与所述起始输入端、所述第二时钟信号输入端、所述起始信号输出端和公共电极信号控制端连接，用于在所述起始输入端、所述第二时钟信号输入端和所述起始信号输出端的控制下控制所述公共电极信号控制端的电位；
公共电极信号反相模块，分别与公共电极信号输出端和公共电极信号反相端连接，用于对所述公共电极信号输出端输出的公共电极信号进行反相，并由所述公共电极信号反相端输出反相后的公共电极信号；以及，
公共电极信号输出模块，分别与所述公共电极信号控制端、所述公共电极信号反相端、公共电极信号输入端和所述公共电极信号输出端连接，用于在所述公共电极信号控制端的控制下，根据所述公共电极信号反相端输出的信号或所述公共电极信号输入端输入的信号，以得到所述公共电极信号输出端输出的公共电极信号。
实施时，所述起始控制模块包括：
第一或非门，第一输入端与所述起始输入端连接，第二输入端与所述起始复位端连接；
第一反相器，输入端与所述第一或非门的输出端连接；
第一CMOS传输门，正相控制端与所述第一反相器的输出端连接，反相控制端与所述第一或非门的输出端连接，输入端与所述第一时钟信号输入端连接，输出端与所述起始控制端连接；以及，
第一NMOS管，栅极与所述第一或非门的输出端连接，第一极与所述起始控制端连接，第二极与所述第一电平输入端连接；
所述起始信号反相模块包括：第二反相器，输入端与所述起始信号输出端连接，输出端与所述起始信号反相端连接；
所述起始信号输出模块包括第三反相器、第二CMOS传输门、第三CMOS传输门和第四反相器，其中，
所述第三反相器的输入端与所述起始控制端连接；
所述第二CMOS传输门的输入端与所述起始信号反相端连接，所述第二CMOS传输门的反相控制端与所述起始控制端连接，所述第二CMOS传输门的正相控制端与所述第三反相器的输出端连接，所述第二CMOS传输门的输出端与所述第四反相器的输入端连接；
所述第三CMOS传输门的输入端与所述反相信号输出端连接，所述第三CMOS传输门的反相控制端与所述第三反相器的输出端连接，所述第三CMOS传输门的正相控制端与所述起始控制端连接，所述第三CMOS传输门的输出端与所述第四反相器的输入端连接；
所述第四反相器的输出端与所述起始信号输出端连接。
实施时，所述输入反相模块包括第四CMOS传输门、第五CMOS传输门和第五反相器；
所述第四CMOS传输门的输入端与相邻上一级移位寄存器单元的起始信号输出端连接，所述第四CMOS传输门的正相控制端与第一扫描控制端连接，所述第四CMOS传输门的反相控制端与第二扫描控制端连接，所述第四CMOS传输门的输出端与所述第五反相器的输入端连接；
所述第五CMOS传输门的输入端与相邻下一级移位寄存器单元的起始信号输出端连接，所述第五CMOS传输门的正相控制端与所述第二扫描控制端连接，所述第五CMOS传输门的反相控制端与第一扫描控制端连接，所述第五CMOS传输门的输出端与所述第五反相器的输入端连接；
所述第五反相器的输出端与所述起始信号反相端连接；
在正向扫描时，所述相邻上一级移位寄存器单元的起始信号输出端与所述起始输入端连接，所述相邻下一级移位寄存器单元的起始信号输出端与所述起始复位端连接；
在反向扫描时，所述相邻上一级移位寄存器单元的起始信号输出端与所述起始复位端连接，所述相邻下一级移位寄存器单元的起始信号输出端与所述起始输入端连接。
实施时，本实用新型所述的移位寄存器单元还包括：
使能模块，分别与所述使能端、所述第二电平输入端和所述第四反相器的输入端连接，用于在所述使能端的控制下，控制所述第四反相器的输入端是否与所述第二电平输入端连接；
所述栅极驱动信号输出模块还与第二电平输入端连接，用于当所述使能端输入第一电平时控制所述栅极驱动信号输出端与所述第二电平输入端连接。
实施时，所述使能模块包括：第一PMOS管，栅极与所述使能端连接，第一极与所述第四反相器的输入端连接，第二极与所述第二电平输入端连接；
所述栅极驱动信号输出模块包括第六CMOS传输门、第六反相器、第二NMOS管、第三NMOS管和第二PMOS管，其中，
所述第六反相器的输入端与所述起始信号输出端连接；
所述第六CMOS传输门的输入端与所述第二时钟信号输入端连接，所述第六CMOS传输门的正相控制端与所述起始信号输出端连接，所述第六CMOS传输门的反相控制端与所述第六反相器的输出端连接，所述第六CMOS传输门的输出端与所述栅极驱动信号输出端连接；
所述第二NMOS管的栅极与所述使能端连接，所述第二NMOS管的第一极与所述栅极驱动信号输出端连接；
所述第三NMOS管的栅极与所述使能端连接，所述第三NMOS管的第一极与所述第二NMOS管的第二极连接，所述第三NMOS管的第二极与所述第一电平输入端连接；
所述第二PMOS管的栅极与所述使能端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输入端连接。
实施时，所述公共电极信号控制模块包括：
第一与非门，第一输入端与所述第二时钟信号输入端连接，第二输入端与所述第四CMOS传输门的输出端连接；以及，
第二或非门，第一输入端与所述第一与非门的输出端连接，第二输入端与所述起始信号输出端连接，输出端与所述公共电极信号控制端连接；
所述公共电极信号反相模块包括：第七反相器，输入端与所述公共电极信号输出端连接，输出端与所述公共电极信号反相端连接；
所述公共电极信号输出模块包括：
第八反相器，输入端与所述公共电极信号控制端连接；
第九反相器，输入端与所述公共电极信号输入端连接；
第七CMOS传输门，输入端与所述公共电极信号反相端连接，反相控制端与所述公共电极信号控制端连接，正相控制端与所述第八反相器的输出端连接；
第八CMOS传输门，输入端与所述第九反相器的输出端连接，反相控制端与所述第八反相器的输出端连接，正相控制端与所述公共电极信号控制端连接；以及，
第十反相器，输入端分别与所述第七CMOS传输门的输出端和所述第八CMOS传输门的输出端连接，输出端与所述公共电极信号输出端连接。
实施时，所述栅极驱动信号输出模块还包括连接于所述第六CMOS传输门的输出端和所述栅极驱动信号输出端之间的第十一反相器和第十二反相器；
所述第十一反相器的输入端与所述第六CMOS传输门的输出端连接；
所述第十二反相器的输入端与所述第十一反相器的输出端连接，所述第十二反相器的输出端与所述栅极驱动信号输出端连接；
所述公共电极信号输出模块还包括连接于所述第十反相器的输出端与所述公共电极信号输出端之间的第十三反相器和第十四反相器；
所述第十三反相器的输入端与所述第十反相器的输出端连接；
第十四反相器的输入端与所述第十三反相器的输出端连接，第十四反相器的输出端与所述公共电极信号输出端连接。
本实用新型还提供了一种栅极驱动电路，包括多个级联的上述的移位寄存器单元。
本实用新型还提供了一种显示装置，包括上述的栅极驱动电路。
与现有技术相比，本实用新型所述的移位寄存器单元、栅极驱动电路和显示装置采用传输门和反相器来替代工作状态较多并结构复杂的三态门，工作原理简单有效，防止误输出。
附图说明
图1是本实用新型实施例所述的移位寄存器单元的结构图；
图2是本实用新型另一实施例所述的移位寄存器单元的结构图；
图3是本实用新型又一实施例所述的移位寄存器单元的结构图；
图4是本实用新型再一实施例所述的移位寄存器单元的结构图；
图5是本实用新型另一实施例所述的移位寄存器单元的结构图；
图6是本实用新型所述的移位寄存器单元的一具体实施例的电路图；
图7是本实用新型如图6所示的移位寄存器单元的具体实施例的工作时序图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，本实用新型实施例所述的移位寄存器单元包括：
输入反相模块11，分别与起始输入端STV_IN和反相信号输出端FOUT连接，用于对由所述起始输入端STV_IN输入的输入信号进行反相，并由所述反相信号输出端FOUT输出反相后的输入信号；
起始控制模块12，分别与起始输入端STV_IN、起始复位端STV_R、第一时钟信号输入端CK、起始控制端STV_CTRL和第一电平输入端VI1连接，用于在所述起始输入端STV_IN和所述起始复位端STV_R的控制下，控制所述起始控制端STV_CTRL是否与所述第一时钟信号输入端CK连接，并控制所述起始控制端STV_CTRL是否与所述第一电平输入端VI1连接；
起始信号反相模块13，分别与起始信号输出端STV_OUT和起始信号反相端STV_F连接，用于对所述起始信号输出端STV_OUT输出的起始信号进行反相，并将反相后的起始信号由所述起始信号反相端STV_F输出；
起始信号输出模块14，分别与所述起始控制端STV_CTRL、所述起始信号反相端STV_F、所述起始信号输出端STV_OUT和所述反相信号输出端FOUT连接，用于在所述起始控制端STV_CTRL的控制下，根据所述反相信号输出端FOUT输出的信号或所述起始信号反相端STV_F输出的信号，以得到所述起始信号输出端STV_OUT输出的起始信号；以及，
栅极驱动信号输出模块15，分别与所述起始信号输出端STV_OUT、第二时钟信号输入端CKB、使能端EN、所述第一电平输入端VI1和栅极驱动信号输出端OUT连接，用于在所述起始信号输出端STV_OUT的控制下控制所述第二时钟信号输入端CKB是否与所述栅极驱动信号输出端OUT连接，并在所述起始信号输出端STV_OUT和所述使能端EN的控制下，控制所述栅极驱动信号输出端OUT是否与所述第一电平输入端VI1连接。
本实用新型所述的移位寄存器单元采用传输门和反相器来替代工作状态较多并结构复杂的三态门，工作原理简单有效，防止误输出。
在具体实施时，所述传输门为CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)传输门。
在实际操作时，在本实用新型实施例所述的移位寄存器单元中，输入反相模块11用于对起始输入端STV_IN输入的信号进行反相；起始控制模块12的作用即在起始输入端STV_IN和起始复位端STV_R的控制下控制该起始控制端STV_CTRL的电位；起始信号反相模块13用于对起始信号输出端STV_OUT输出的信号进行反相；起始信号输出模块14用于在起始控制端STV_CTRL的控制下，根据输入反相模块11输出的信号以及起始信号反相模块13输出的信号，来控制所述起始信号输出端STV_OUT输出的信号；栅极驱动信号输出模块15用于在起始信号输出端STV_OUT的控制下控制栅极驱动信号输出端OUT输出的信号。
在具体实施时，假设如图1所示的移位寄存器单元为栅极驱动电路包括的第N级移位寄存器单元时(N为大于1的整数)，
当正向扫描时，STV_IN与相邻上一级移位寄存器单元的起始信号输出端STV_N-1连接，STV_R与相邻下一级移位寄存器单元的起始信号输出端STV_N+1连接；
当反向扫描时，STV_IN与相邻下一级移位寄存器单元的起始信号输出端STV_N-+1连接，STV_R与相邻上一级移位寄存器单元的起始信号输出端STV_N-1连接。
优选的，如图2所示，本实用新型实施例所述的移位寄存器单元还可以包括：
公共电极信号控制模块16，分别与所述起始输入端STV_IN、所述第二时钟信号输入端CKB、所述起始信号输出端STV_OUT和公共电极信号控制端VCOM_CTRL连接，用于在所述起始输入端STV_IN、所述第二时钟信号输入端CKB和所述起始信号输出端STV_OUT的控制下控制所述公共电极信号控制端VCOM_CTRL的电位；
公共电极信号反相模块17，分别与公共电极信号输出端VCOM_OUT和公共电极信号反相端VCOM_F连接，用于对所述公共电极信号输出端VCOM_OUT输出的公共电极信号进行反相，并由所述公共电极信号反相端VCOM_F输出反相后的公共电极信号；以及，
公共电极信号输出模块18，分别与所述公共电极信号控制端VCOM_CTRL、所述公共电极信号反相端VCOM_F、公共电极信号输入端VCOM_IN和所述公共电极信号输出端VCOM_OUT连接，用于在所述公共电极信号控制端VCOM_CTRL的控制下，根据所述公共电极信号反相端VCOM_F输出的信号或所述公共电极信号输入端VCOM_IN输入的信号，以得到所述公共电极信号输出端VCOM_OUT输出的公共电极信号。
在优选情况下，本实用新型所述的移位寄存器单元还包括公共电极信号控制模块16、公共电极信号反相模块17和公共电极信号输出模块18，公共电极信号(在实际操作时，所述公共电极信号为公共电极电压信号)通过每一级移位寄存器单元输出，增强公共电极信号的驱动能力，使得公共电极信号更加稳定有效并在面板上分布均匀，形成一个稳定有效的基准电极，使得像素电极与公共电极间的存储电压更加稳定有效，显示效果更佳。
具体的，所述起始控制模块可以包括：
第一或非门，第一输入端与所述起始输入端连接，第二输入端与所述起始复位端连接；
第一反相器，输入端与所述第一或非门的输出端连接；
第一CMOS传输门，正相控制端与所述第一反相器的输出端连接，反相控制端与所述第一或非门的输出端连接，输入端与所述第一时钟信号输入端连接，输出端与所述起始控制端连接；以及，
第一NMOS管(Negative channel Metal Oxide Semiconductor，N沟道金属氧化物半导体场效应晶体管)，栅极与所述第一或非门的输出端连接，第一极与所述起始控制端连接，第二极与所述第一电平输入端连接；
所述起始信号反相模块可以包括：第二反相器，输入端与所述起始信号输出端连接，输出端与所述起始信号反相端连接；
所述起始信号输出模块可以包括第三反相器、第二CMOS传输门、第三CMOS传输门和第四反相器，其中，
所述第三反相器的输入端与所述起始控制端连接；
所述第二CMOS传输门的输入端与所述起始信号反相端连接，所述第二CMOS传输门的反相控制端与所述起始控制端连接，所述第二CMOS传输门的正相控制端与所述第三反相器的输出端连接，所述第二CMOS传输门的输出端与所述第四反相器的输入端连接；
所述第三CMOS传输门的输入端与所述反相信号输出端连接，所述第三CMOS传输门的反相控制端与所述第三反相器的输出端连接，所述第三CMOS传输门的正相控制端与所述起始控制端连接，所述第三CMOS传输门的输出端与所述第四反相器的输入端连接；
所述第四反相器的输出端与所述起始信号输出端连接。
具体的，如图3所示，所述起始控制模块可以包括：
第一或非门ORF1，第一输入端与所述起始输入端STV_IN连接，第二输入端与所述起始复位端STV_R连接；
第一反相器F1，输入端与所述第一或非门ORF1的输出端连接；
第一CMOS传输门TG1，正相控制端与所述第一反相器F1的输出端连接，反相控制端与所述第一或非门ORF1的输出端连接，输入端与所述第一时钟信号输入端CK连接，输出端与所述起始控制端STV_CTRL连接；以及，
第一NMOS管N1，栅极与所述第一或非门ORF1的输出端连接，漏极与所述起始控制端STV_CTRL连接，源极与第一电平输入端VI1(在图3所示的实施例中，VI1可以输入低电平)连接；
所述起始信号反相模块包括：第二反相器F2，输入端与所述起始信号输出端STV_OUT连接，输出端与所述起始信号反相端STV_F连接；
所述起始信号输出模块包括第三反相器F3、第二CMOS传输门TG2、第三CMOS传输门TG3和第四反相器F4，其中，
所述第三反相器F3的输入端与所述起始控制端STV_CTRL连接；
所述第二CMOS传输门TG2的输入端与所述起始信号反相端STV_F连接，所述第二CMOS传输门TG2的反相控制端与所述起始控制端STV_CTRL连接，所述第二CMOS传输门TG2的正相控制端与所述起始信号反相端STV_F连接，所述第二CMOS传输门TG2的输出端与所述第四反相器F4的输入端连接；
所述第三CMOS传输门TG3的输入端与所述反相信号输出端FOUT连接，所述第三CMOS传输门TG3的反相控制端与所述起始信号反相端STV_F连接，所述第三CMOS传输门TG3的正相控制端与所述起始控制端STV_CTRL连接，所述第三CMOS传输门TG3的输出端与所述第四反相器F4的输入端连接；
所述第四反相器F4的输出端与所述起始信号输出端STV_OUT连接。
具体的，所述输入反相模块可以包括第四CMOS传输门、第五CMOS传输门和第五反相器；
所述第四CMOS传输门的输入端与相邻上一级移位寄存器单元的起始信号输出端连接，所述第四CMOS传输门的正相控制端与第一扫描控制端连接，所述第四CMOS传输门的反相控制端与第二扫描控制端连接，所述第四CMOS传输门的输出端与所述第五反相器的输入端连接；
所述第五CMOS传输门的输入端与相邻下一级移位寄存器单元的起始信号输出端连接，所述第五CMOS传输门的正相控制端与所述第二扫描控制端连接，所述第五CMOS传输门的反相控制端与第一扫描控制端连接，所述第五CMOS传输门的输出端与所述第五反相器的输入端连接；
所述第五反相器的输出端与所述起始信号反相端连接；
在正向扫描时，所述相邻上一级移位寄存器单元的起始信号输出端与所述起始输入端连接，所述相邻下一级移位寄存器单元的起始信号输出端与所述起始复位端连接；
在反向扫描时，所述相邻上一级移位寄存器单元的起始信号输出端与所述起始复位端连接，所述相邻下一级移位寄存器单元的起始信号输出端与所述起始输入端连接。
在实际操作时，当第一扫描控制端输出高电平信号，第二扫描控制端输出低电平信号时，移位寄存器单元处于正向扫描状态；当第一扫描控制端输出低电平信号，第二扫描控制端输出高电平信号时，移位寄存器单元处于反向扫描状态。
优选的，如图4所示，在如图3所示的移位寄存器单元的实施例的基础上，本实用新型实施例所述的移位寄存器单元还包括：
使能模块19，分别与使能端EN、所述第二电平输入端VI2和所述第四反相器F4的输入端连接，用于在所述使能端EN的控制下，控制所述第四反相器F4的输入端是否与所述第二电平输入端VI2连接；
所述栅极驱动信号输出模块15还与第二电平输入端VI2连接，用于当所述使能端EN输入第一电平时控制所述栅极驱动信号输出端OUT与所述第二电平输入端VI2连接。
在如图4所示的优选实施例中，本实用新型实施例所述的移位寄存器单元还可以包括使能模块19；当使能端EN输出第二电平(所述第二电平例如可以为高电平)时正常工作；当使能端EN输出第一电平(第一电平例如可以为低电平)时，使能模块19在使能端EN的控制下控制第四反相器F4的输入端与第二电平输入端VI2连接，使得起始信号输出端STV_OUT输出低电平，同时，栅极驱动信号输出模块15在使能端EN输入第一电平时控制所述栅极驱动信号输出端OUT与第二电平输入端VI2连接，在实际操作时，VI2输入高电平，则OUT输出高电平，像素区的TFT(Thin Film Transistor，薄膜晶体管)被打开，快速释放像素区存储的电荷。
具体的，所述使能模块可以包括：第一PMOS管(Positive channel Metal OxideSemiconductor，P沟道金属氧化物半导体场效应晶体管)，栅极与所述使能端连接，第一极与所述第四反相器的输入端连接，第二极与所述第二电平输入端连接；
所述栅极驱动信号输出模块可以包括第六CMOS传输门、第六反相器、第二NMOS管、第三NMOS管和第二PMOS管，其中，
所述第六反相器的输入端与所述起始信号输出端连接；
所述第六CMOS传输门的输入端与所述第二时钟信号输入端连接，所述第六CMOS传输门的正相控制端与所述起始信号输出端连接，所述第六CMOS传输门的反相控制端与所述第六反相器的输出端连接，所述第六CMOS传输门的输出端与所述栅极驱动信号输出端连接；
所述第二NMOS管的栅极与所述使能端连接，所述第二NMOS管的第一极与所述栅极驱动信号输出端连接；
所述第三NMOS管的栅极与所述使能端连接，所述第三NMOS管的第一极与所述第二NMOS管的第二极连接，所述第三NMOS管的第二极与所述第一电平输入端连接；
所述第二PMOS管的栅极与所述使能端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输入端连接。
如图5所示，在图4所示的移位寄存器单元的实施例的基础上，
所述使能模块包括：第一PMOS管P1，栅极与所述使能端EN连接，源极与所述第四反相器F4的输入端连接，漏极与第二电平输入端VI2连接；
所述栅极驱动信号输出模块包括第六CMOS传输门TG6、第六反相器F6、第二NMOS管N2、第三NMOS管N3和第二PMOS管P2，其中，
所述第六反相器F6的输入端与所述起始信号输出端STV_OUT连接；
所述第六CMOS传输门TG6的输入端与所述第二时钟信号输入端CKB连接，所述第六CMOS传输门TG6的反相控制端与所述起始信号输出端STV_OUT连接，所述第六CMOS传输门TG6的正相控制端与所述第六反相器F6的输出端连接，所述第六CMOS传输门TG6的输出端与所述栅极驱动信号输出端OUT连接；
所述第二NMOS管N2的栅极与所述使能端EN连接，所述第二NMOS管N2的漏极与所述栅极驱动信号输出端OUT连接；
所述第三NMOS管N3的栅极与所述使能端EN连接，所述第三NMOS管N3的漏极与所述第二NMOS管N2的源极连接，所述第三NMOS管N3的源极与所述第一电平输入端VI1连接；
所述第二PMOS管P2的栅极与所述使能端EN连接，源极与所述栅极驱动信号输出端OUT连接，漏极与所述第二电平输入端VI2连接。
具体的，所述公共电极信号控制模块可以包括：
第一与非门，第一输入端与所述第二时钟信号输入端连接，第二输入端与所述第四CMOS传输门的输出端连接；以及，
第二或非门，第一输入端与所述第一与非门的输出端连接，第二输入端与所述起始信号输出端连接，输出端与所述公共电极信号控制端连接；
所述公共电极信号反相模块包括：第七反相器，输入端与所述公共电极信号输出端连接，输出端与所述公共电极信号反相端连接；
所述公共电极信号输出模块可以包括：
第八反相器，输入端与所述公共电极信号控制端连接；
第九反相器，输入端与所述公共电极信号输入端连接；
第七CMOS传输门，输入端与所述公共电极信号反相端连接，反相控制端与所述公共电极信号控制端连接，正相控制端与所述第八反相器的输出端连接；
第八CMOS传输门，输入端与所述第九反相器的输出端连接，反相控制端与所述第八反相器的输出端连接，正相控制端与所述公共电极信号控制端连接；以及，
第十反相器，输入端分别与所述第七CMOS传输门的输出端和所述第八CMOS传输门的输出端连接，输出端与所述公共电极信号输出端连接。
优选的，所述栅极驱动信号输出模块还可以包括连接于所述第六CMOS传输门的输出端和所述栅极驱动信号输出端之间的第十一反相器和第十二反相器，以增强栅极驱动信号输出端的驱动能力；
所述第十一反相器的输入端与所述第六CMOS传输门的输出端连接；
所述第十二反相器的输入端与所述第十一反相器的输出端连接，所述第十二反相器的输出端与所述栅极驱动信号输出端连接；
所述公共电极信号输出模块还可以包括连接于所述第十反相器的输出端与所述公共电极信号输出端之间的第十三反相器和第十四反相器，以增强公共电极信号输出端的驱动能力；
所述第十三反相器的输入端与所述第十反相器的输出端连接；
第十四反相器的输入端与所述第十三反相器的输出端连接，第十四反相器的输出端与所述公共电极信号输出端连接。
下面通过一具体实施例来说明本实用新型所述的移位寄存器单元。
在下面的具体实施例中，以正向扫描为例说明本实用新型所述的移位寄存器单元。
如图6所示，本实用新型所述的移位寄存器单元的一具体实施例包括输入反相模块、起始控制模块、起始信号反相模块、起始信号输出模块、栅极驱动信号输出模块、公共电极信号控制模块、公共电极信号反相模块、公共电极信号输出模块和使能模块，其中，
所述起始控制模块包括：
第一或非门ORF1，第一输入端与相邻上一级移位寄存器单元的起始信号输出端STV_N-1连接，第二输入端与相应下一级移位寄存器单元的起始信号输出端STV_N+1连接；
第一反相器F1，输入端与所述第一或非门ORF1的输出端连接；
第一CMOS传输门TG1，正相控制端与所述第一反相器F1的输出端连接，反相控制端与所述第一或非门ORF1的输出端连接，输入端与所述第一时钟信号输入端CK连接，输出端与所述起始控制端STV_CTRL连接；以及，
第一NMOS管N1，栅极与所述第一或非门ORF1的输出端连接，漏极与所述起始控制端STV_CTRL连接，源极与输入低电平VGL的低电平输入端连接；
所述起始信号反相模块包括：第二反相器F2，输入端与起始信号输出端STV_OUT连接，输出端与所述起始信号反相端STV_F连接；
所述起始信号输出模块包括第三反相器F3、第二CMOS传输门TG2、第三CMOS传输门TG3和第四反相器F4，其中，
所述第三反相器F3的输入端与所述起始控制端STV_CTRL连接；
所述第二CMOS传输门TG2的输入端与所述起始信号反相端STV_F连接，所述第二CMOS传输门TG2的反相控制端与所述起始控制端STV_CTRL连接，所述第二CMOS传输门TG2的正相控制端与所述第三反相器F3的输出端连接，所述第二CMOS传输门TG2的输出端与所述第四反相器F4的输入端连接；
所述第三CMOS传输门TG3的输入端与所述反相信号输出端FOUT连接，所述第三CMOS传输门TG3的反相控制端与所述第三反相器F3的输出端连接，所述第三CMOS传输门TG3的正相控制端与所述起始控制端STV_CTRL连接，所述第三CMOS传输门TG3的输出端与所述第四反相器F4的输入端连接；
所述第四反相器F4的输出端与所述起始信号输出端STV_OUT连接；
所述输入反相模块包括第四CMOS传输门TG4、第五CMOS传输门TG5和第五反相器F5；
所述第四CMOS传输门TG4的输入端与相邻上一级移位寄存器单元的起始信号输出端STV_N-1连接，所述第四CMOS传输门TG4的正相控制端与第一扫描控制端CN连接，所述第四CMOS传输门TG4的反相控制端与第二扫描控制端CNB连接，所述第四CMOS传输门TG4的输出端与所述第五反相器F5的输入端连接；
所述第五CMOS传输门TF5的输入端与相邻下一级移位寄存器单元的起始信号输出端STV_N+1连接，所述第五CMOS传输门TG5的正相控制端与所述第二扫描控制端CNB连接，所述第五CMOS传输门TG5的反相控制端与第一扫描控制端CN连接，所述第五CMOS传输门TG的输出端与所述第五反相器F5的输入端连接；
所述第五反相器F5的输出端与所述起始信号反相端STV_F连接；
所述使能模块包括：第一PMOS管P1，栅极与使能端EN连接，漏极与所述第四反相器F4的输入端连接，源极与输入高电平VGH的高电平输入端连接；
所述栅极驱动信号输出模块包括第六CMOS传输门TG6、第六反相器F6、第二NMOS管N2、第三NMOS管N3和第二PMOS管P2，其中，
所述第六反相器F6的输入端与起始信号输出端STV_OUT连接；
所述第六CMOS传输门TG6的输入端与第二时钟信号输入端CKB连接，所述第六CMOS传输门TG6的反相控制端与所述起始信号输出端STV_OUT连接，所述第六CMOS传输门TG6的正相控制端与所述第六反相器F6的输出端连接，所述第六CMOS传输门TG6的输出端与栅极驱动信号输出端OUT连接；
所述第二NMOS管N2的栅极与所述使能端EN连接，所述第二NMOS管N2的漏极与所述栅极驱动信号输出端OUT连接；
所述第三NMOS管N3的栅极与所述使能端EN连接，所述第三NMOS管N3的漏极与所述第二NMOS管N2的源极连接，所述第三NMOS管N3的源极与输入低电平VGL的低电平输入端连接；
所述第二PMOS管P2的栅极与所述使能端EN连接，源极与所述栅极驱动信号输出端OUT连接，漏极与所述第二NMOS管N2的漏极连接。
所述使能模块包括：第一PMOS管P1，栅极与所述使能端EN连接，源极与所述第四反相器F4的输入端连接，漏极与输入高电平VGH的高电平输入端连接；
所述栅极驱动信号输出模块包括第六CMOS传输门TG6、第六反相器F6、第二NMOS管N2、第三NMOS管N3和第二PMOS管P2，其中，
所述第六反相器F6的输入端与所述起始信号输出端STV_OUT连接；
所述第六CMOS传输门TG6的输入端与所述输入高电平VGH的高电平输入端连接，所述第六CMOS传输门TG6的正相控制端与所述起始信号输出端STV_OUT连接，所述第六CMOS传输门TG6的反相控制端与所述第六反相器F6的输出端连接，所述第六CMOS传输门TG6的输出端与所述栅极驱动信号输出端OUT连接；
所述第二NMOS管N2的栅极与所述使能端EN连接，所述第二NMOS管N2的漏极与所述栅极驱动信号输出端OUT连接；
所述第三NMOS管N3的栅极与所述使能端EN连接，所述第三NMOS管N3的漏极与所述第二NMOS管N2的源极连接，所述第三NMOS管N3的源极与输入低电平VGL的低电平输入端连接；
所述第二PMOS管P2的栅极与所述使能端EN连接，所述第二PMOS管P2的源极与所述栅极驱动信号输出端OUT连接，所述第二PMOS管P2的漏极与所述输入高电平VGH的高电平输入端连接；
所述公共电极信号控制模块包括：
第一与非门AF1，第一输入端与所述第二时钟信号输入端CKB连接，第二输入端与所述第四CMOS传输门TG4的输出端连接；以及，
第二或非门ORF1，第一输入端与所述第一与非门AF1的输出端连接，第二输入端与所述起始信号输出端STV_OUT连接，输出端与公共电极信号控制端VCOM_CTRL连接；
所述公共电极信号反相模块包括：第七反相器F7，输入端与所述公共电极信号输出端VCOM_OUT连接，输出端与公共电极信号反相端VCOM_F连接；
所述公共电极信号输出模块包括：
第八反相器F8，输入端与所述公共电极信号控制端VCOM_CTRL连接；
第九反相器F9，输入端与所述公共电极信号输入端VCOM_IN连接；
第七CMOS传输门TG7，输入端与所述公共电极信号反相端VCOM_F连接，反相控制端与所述公共电极信号控制端VCOM_CTRL连接，正相控制端与所述第八反相器F8的输出端连接；
第八CMOS传输门TG8，输入端与所述第九反相器F9的输出端连接，反相控制端与所述第八反相器F8的输出端连接，正相控制端与所述公共电极信号控制端VCOM_CTRL连接；以及，
第十反相器F10，输入端分别与所述第七CMOS传输门TG7的输出端和所述第八CMOS传输门TG8的输出端连接，输出端与所述公共电极信号输出端VCOM_OUT连接；
所述公共电极信号控制模块包括：
第一与非门AF1，第一输入端与所述第二时钟信号输入端CKB连接，第二输入端与所述第四CMOS传输门TG4的输出端连接；以及，
第二或非门ORF2，第一输入端与所述第一与非门AF1的输出端连接，第二输入端与所述起始信号输出端STV_OUT连接，输出端与所述公共电极信号控制端VCOM_CTRL连接；
所述公共电极信号反相模块包括：第七反相器F7，输入端与所述公共电极信号输出端VCOM_OUT连接，输出端与所述公共电极信号反相端VCOM_F连接；
所述公共电极信号输出模块包括：
第八反相器F8，输入端与所述公共电极信号控制端VCOM_CTRL连接；
第九反相器F9，输入端与所述公共电极信号输入端VCOM_IN连接；
第七CMOS传输门TG7，输入端与所述公共电极信号反相端VCOM_F连接，反相控制端与所述公共电极信号控制端VCOM_CTRL连接，正相控制端与所述第八反相器F8的输出端连接；
第八CMOS传输门TG8，输入端与所述第九反相器F9的输出端连接，反相控制端与所述第八反相器F8的输出端连接，正相控制端与所述公共电极信号控制端VCOM_CTRL连接；以及，
第十反相器F10，输入端分别与所述第七CMOS传输门TG7的输出端和所述第八CMOS传输门TG8的输出端连接，输出端与所述公共电极信号输出端VCOM_OUT连接；
所述栅极驱动信号输出模块还包括连接于所述第六CMOS传输门TG6的输出端和所述栅极驱动信号输出端OUT之间的第十一反相器F11和第十二反相器F12，以增强栅极驱动信号输出端GOUT的驱动能力；
所述第十一反相器F11的输入端与所述第六CMOS传输门TG6的输出端连接；
所述第十二反相器F12的输入端与所述第十一反相器F11的输出端连接，所述第十二反相器F12的输出端与所述栅极驱动信号输出端OUT连接；
所述公共电极信号输出模块还包括连接于所述第十反相器F10的输出端与所述公共电极信号输出端VCOM_OUT之间的第十三反相器F13和第十四反相器F14，以增强公共电极信号输出端VCOM_OUT的驱动能力；
所述第十三反相器F13的输入端与所述第十反相器F10的输出端连接；
第十四反相器F14的输入端与所述第十三反相器F13的输出端连接，第十四反相器F14的输出端与所述公共电极信号输出端VCOM_OUT连接。
当CN输出高电平，CNB输出低电平，CK输入的第一时钟信号和CKB输入的第二时钟信号的波形如图7中所示时，本实用新型如图6所示的移位寄存器单元的具体实施例处于正向扫描状态。
当CN输出低电平，CNB输出高电平，CK输入的第一时钟信号与图7中的CK输入第一时钟信号反相，CKB输入的第二时钟信号与图7中的CKB输入第二时钟信号反相时，本实用新型如图6所示的移位寄存器单元的具体实施例处于反向扫描状态。
在实际操作时，VCOM_IN输入来自IC(Integrated Circuit，集成电路)的公共电极电压信号，VCOM_OUT输出的信号给入公共电极。并且在正常工作时，EN输出高电平；当EN输出低电平时如图6所示的移位寄存器单元的具体实施例进入快速放电模式。
如图7所示，在图6所示的移位寄存器单元的具体实施例工作时，STV_OUT初始输出的信号为低电平信号，以EN输出高电平信号，CN输出高电平信号，CNB输出低电平信号为例说明；
在第一时间段T1，STV_N-1输出高电平信号，CK输入低电平信号，CKB输入高电平信号，STV_N+1输出低电平信号，ORF1输出低电平信号至F1的输入端以及N1的栅极，F1输出高电平信号至TG1的正相控制端，TG1打开，N1关闭，CK通过TG1输入低电平信号至STV_CTRL，F3的输入端接入低电平信号，F3通过其输出端输出高电平信号至TG2的正相控制端以及TG3的反相控制端，所以TG2打开，TG3关闭；CN输出高电平信号，CNB输出低电平信号，因此TG4打开，TG5关闭，STV_N-1输出的高电平信号经过TG4写入F5的输入端，F5通过其输出端输出低电平信号至FOUT，由于STV_OUT初始输出的信号为低电平信号，所以F2通过其输出端写入高电平信号至STV_F，TG2开启，则F4的输入端写入高电平信号，STV_OUT仍旧输出低电平信号至F6的输入端，F6通过其输出端输出高电平信号至TG6的反相控制端，使得TG6关闭，CKB输入的高电平信号不能输出至OUT，且EN输出高电平信号，P2关闭，N2和N3都打开，OUT输出低电平信号，F11和F12为输出端缓冲器，能够增强OUT的驱动能力，F11和F12包括的MOS管的尺寸较大；
在第二时间段T2，CK输入高电平信号，CKB输入低电平信号，STV_N-1输出高电平信号，STV_N+1输出低电平信号，保持前一时间段状态的TG1仍然打开，CK输入的高电平信号通过TG1输入至STV_CTRL，F3通过其输出端输出低电平信号至TG2的正相控制端和TG3的反相控制端，TG2关闭，TG3打开，STV_N-1输入的高电平信号经过TG4接入F5的输入端，F5输出的低电平信号经过打开的TG3输入至F4的输入端，F4通过其输出端输出高电平信号至STV_OUT，F6通过其输出端输出低电平信号至TG6的反相控制端和N3的栅极，TG6打开，CKB输入低电平信号，EN输出高电平信号，P2关闭，N2和N3都打开，OUT输出低电平信号；
在第三时间段T3，CKB输入高电平信号，CK输入低电平信号，STV_N-1输出低电平信号，STV_N+1输出高电平信号，EN输出高电平信号，ORF1输出低电平信号至TG1的反相控制端和F1的输入端，F1通过其输出端输出高电平信号至TG1的正相控制端，TG1打开，CK输入的低电平信号经过TG1写入F3的输入端，F3通过其输出端输出高电平信号至TG2的正相控制端和TG3的反相控制端，TG2打开，TG3关闭，反相器环路由F2、F4首尾相接组成使得STV_OUT保持输出上一时间段的高电平信号至F6的输入端，F6通过其输出端输出低电平信号至TG6的反相控制端和N3的栅极，TG6打开N3关闭，N2打开，P2关闭，CKB输入的高电平信号通过打开的TG6，再经过F11和F12两次反相，OUT输出高电平信号；
在第四时间段T4，CK输入高电平信号，CKB输入低电平信号，STV_N-1输出低电平信号，STV_N+1输出高电平信号，ORF1输出低电平信号至TG1的反相控制端和F1的输入端，TG1打开，F1输出高电平信号，CK输入的高电平信号经过TG1输入至F3的输入端，F3通过其输出端输出低电平信号至TG2的正相控制端和TG3的反相控制端，使得TG2关闭，TG3打开，STV_N-1输入的低电平信号经过TG4写入F5的输入端，F5通过其输出端输出高电平信号至TG3的输入端，TG3通过其输出端输出高电平信号至F4的输入端，F4通过其输出端输出低电平信号，则STV_OUT的电位为低电平，STV_OUT输出低电平信号至F6的输入端，F6通过其输出端输出高电平信号至TG6的反相控制端，使得TG6关闭，CKB输入的高电平信号不能输出至OUT，且EN输出高电平信号，P2关闭，N2和N3都打开，OUT输出低电平信号。
本实用新型如图6所示的具体实施例在工作时，通过STV_N-1与STV_N+1的或非逻辑运算通过传输门的控制使得CK输入的第一时钟信号在每一行扫描时间内只输入两个脉冲(如图7中输入脉冲信号CK’所示)，降低开关频率，很好的降低功耗；移位寄存器单元通过简单的CMOS传输门和反相器环路实现，简洁有效且避免不定态带来的误输出；栅极驱动信号输出模块利用STV_OUT对CMOS传输门的控制来输出CKB的一个脉冲作为OUT输出的栅极信号；EN输出的使能信号在正常工作时为高电平，当在快速放电状态时EN输出的使能为低电平，移位寄存器单元被锁住，STV_OUT的电位为低电平，同时OUT输出的栅极驱动信号的电位被置高电平，像素区TFT管子被打开，快速释放像素区存储的电荷；同时在OUT输出栅极驱动信号的同时，VCOM_OUT也输出公共电极电压信号。
具体的，当EN输出的使能信号为低电平信号时，P2打开，VGH通打开的P2写入至F11的输入端，OUT输出高电平，从而能够快速释放像素区存储的电荷。
本实用新型如图6所示的移位寄存器单元的具体实施例通过较多的使用简单的传输门和反相器来替代工作状态较多及结构较复杂的三态门，工作原理简单有效，防止误输出，降低功耗；同时公共电极电压信号通过从每一级的移位寄存器单元输出，增强公共电极电压信号的驱动能力，使得公共电极电压信号更加稳定有效且在面板上分布均匀，形成一个稳定有效的基准电极，使得像素电极间的存储电压更加稳定有效，显示效果更佳。本实用新型实施例充分利用传输门的无损传输功能，提升信号传输质量，提升显示效果，以此更好提高面板良率。
本实用新型栅极驱动电路包括多个级联的上述的移位寄存器单元。
本实用新型所述的显示装置包括上述的栅极驱动电路。
本实用新型实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：
输入反相模块，分别与起始输入端和反相信号输出端连接，用于对由所述起始输入端输入的输入信号进行反相，并由所述反相信号输出端输出反相后的输入信号；
起始控制模块，分别与起始输入端、起始复位端、第一时钟信号输入端、起始控制端和第一电平输入端连接，用于在所述起始输入端和所述起始复位端的控制下，控制所述起始控制端是否与所述第一时钟信号输入端连接，并控制所述起始控制端是否与所述第一电平输入端连接；
起始信号反相模块，分别与起始信号输出端和起始信号反相端连接，用于对所述起始信号输出端输出的起始信号进行反相，并将反相后的起始信号由所述起始信号反相端输出；
起始信号输出模块，分别与所述起始控制端、所述起始信号反相端、所述起始信号输出端和所述反相信号输出端连接，用于在所述起始控制端的控制下，根据所述反相信号输出端输出的信号或所述起始信号反相端输出的信号，以得到所述起始信号输出端输出的起始信号；以及，
栅极驱动信号输出模块，分别与所述起始信号输出端、第二时钟信号输入端、使能端、所述第一电平输入端和栅极驱动信号输出端连接，用于在所述起始信号输出端的控制下控制所述第二时钟信号输入端是否与所述栅极驱动信号输出端连接，并在所述起始信号输出端和所述使能端的控制下，控制所述栅极驱动信号输出端是否与所述第一电平输入端连接。
2.如权利要求1所述的移位寄存器单元，其特征在于，还包括：
公共电极信号控制模块，分别与所述起始输入端、所述第二时钟信号输入端、所述起始信号输出端和公共电极信号控制端连接，用于在所述起始输入端、所述第二时钟信号输入端和所述起始信号输出端的控制下控制所述公共电极信号控制端的电位；
公共电极信号反相模块，分别与公共电极信号输出端和公共电极信号反相端连接，用于对所述公共电极信号输出端输出的公共电极信号进行反相，并由所述公共电极信号反相端输出反相后的公共电极信号；以及，
公共电极信号输出模块，分别与所述公共电极信号控制端、所述公共电极信号反相端、公共电极信号输入端和所述公共电极信号输出端连接，用于在所述公共电极信号控制端的控制下，根据所述公共电极信号反相端输出的信号或所述公共电极信号输入端输入的信号，以得到所述公共电极信号输出端输出的公共电极信号。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述起始控制模块包括：
第一或非门，第一输入端与所述起始输入端连接，第二输入端与所述起始复位端连接；
第一反相器，输入端与所述第一或非门的输出端连接；
第一CMOS传输门，正相控制端与所述第一反相器的输出端连接，反相控制端与所述第一或非门的输出端连接，输入端与所述第一时钟信号输入端连接，输出端与所述起始控制端连接；以及，
第一NMOS管，栅极与所述第一或非门的输出端连接，第一极与所述起始控制端连接，第二极与所述第一电平输入端连接；
所述起始信号反相模块包括：第二反相器，输入端与所述起始信号输出端连接，输出端与所述起始信号反相端连接；
所述起始信号输出模块包括第三反相器、第二CMOS传输门、第三CMOS传输门和第四反相器，其中，
所述第三反相器的输入端与所述起始控制端连接；
所述第二CMOS传输门的输入端与所述起始信号反相端连接，所述第二CMOS传输门的反相控制端与所述起始控制端连接，所述第二CMOS传输门的正相控制端与所述第三反相器的输出端连接，所述第二CMOS传输门的输出端与所述第四反相器的输入端连接；
所述第三CMOS传输门的输入端与所述反相信号输出端连接，所述第三CMOS传输门的反相控制端与所述第三反相器的输出端连接，所述第三CMOS传输门的正相控制端与所述起始控制端连接，所述第三CMOS传输门的输出端与所述第四反相器的输入端连接；
所述第四反相器的输出端与所述起始信号输出端连接。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述输入反相模块包括第四CMOS传输门、第五CMOS传输门和第五反相器；
所述第四CMOS传输门的输入端与相邻上一级移位寄存器单元的起始信号输出端连接，所述第四CMOS传输门的正相控制端与第一扫描控制端连接，所述第四CMOS传输门的反相控制端与第二扫描控制端连接，所述第四CMOS传输门的输出端与所述第五反相器的输入端连接；
所述第五CMOS传输门的输入端与相邻下一级移位寄存器单元的起始信号输出端连接，所述第五CMOS传输门的正相控制端与所述第二扫描控制端连接，所述第五CMOS传输门的反相控制端与第一扫描控制端连接，所述第五CMOS传输门的输出端与所述第五反相器的输入端连接；
所述第五反相器的输出端与所述起始信号反相端连接；
在正向扫描时，所述相邻上一级移位寄存器单元的起始信号输出端与所述起始输入端连接，所述相邻下一级移位寄存器单元的起始信号输出端与所述起始复位端连接；
在反向扫描时，所述相邻上一级移位寄存器单元的起始信号输出端与所述起始复位端连接，所述相邻下一级移位寄存器单元的起始信号输出端与所述起始输入端连接。
5.如权利要求4所述的移位寄存器单元，其特征在于，还包括：
使能模块，分别与所述使能端、第二电平输入端和所述第四反相器的输入端连接，用于在所述使能端的控制下，控制所述第四反相器的输入端是否与所述第二电平输入端连接；
所述栅极驱动信号输出模块还与第二电平输入端连接，用于当所述使能端输入第一电平时控制所述栅极驱动信号输出端与所述第二电平输入端连接。
6.如权利要求5所述的移位寄存器单元，其特征在于，所述使能模块包括：第一PMOS管，栅极与所述使能端连接，第一极与所述第四反相器的输入端连接，第二极与所述第二电平输入端连接；
所述栅极驱动信号输出模块包括第六CMOS传输门、第六反相器、第二NMOS管、第三NMOS管和第二PMOS管，其中，
所述第六反相器的输入端与所述起始信号输出端连接；
所述第六CMOS传输门的输入端与所述第二时钟信号输入端连接，所述第六CMOS传输门的正相控制端与所述起始信号输出端连接，所述第六CMOS传输门的反相控制端与所述第六反相器的输出端连接，所述第六CMOS传输门的输出端与所述栅极驱动信号输出端连接；
所述第二NMOS管的栅极与所述使能端连接，所述第二NMOS管的第一极与所述栅极驱动信号输出端连接；
所述第三NMOS管的栅极与所述使能端连接，所述第三NMOS管的第一极与所述第二NMOS管的第二极连接，所述第三NMOS管的第二极与所述第一电平输入端连接；
所述第二PMOS管的栅极与所述使能端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输入端连接。
7.如权利要求6所述的移位寄存器单元，其特征在于，所述公共电极信号控制模块包括：
第一与非门，第一输入端与所述第二时钟信号输入端连接，第二输入端与所述第四CMOS传输门的输出端连接；以及，
第二或非门，第一输入端与所述第一与非门的输出端连接，第二输入端与所述起始信号输出端连接，输出端与所述公共电极信号控制端连接；
所述公共电极信号反相模块包括：第七反相器，输入端与所述公共电极信号输出端连接，输出端与所述公共电极信号反相端连接；
所述公共电极信号输出模块包括：
第八反相器，输入端与所述公共电极信号控制端连接；
第九反相器，输入端与所述公共电极信号输入端连接；
第七CMOS传输门，输入端与所述公共电极信号反相端连接，反相控制端与所述公共电极信号控制端连接，正相控制端与所述第八反相器的输出端连接；
第八CMOS传输门，输入端与所述第九反相器的输出端连接，反相控制端与所述第八反相器的输出端连接，正相控制端与所述公共电极信号控制端连接；以及，
第十反相器，输入端分别与所述第七CMOS传输门的输出端和所述第八CMOS传输门的输出端连接，输出端与所述公共电极信号输出端连接。
8.如权利要求7所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出模块还包括连接于所述第六CMOS传输门的输出端和所述栅极驱动信号输出端之间的第十一反相器和第十二反相器；
所述第十一反相器的输入端与所述第六CMOS传输门的输出端连接；
所述第十二反相器的输入端与所述第十一反相器的输出端连接，所述第十二反相器的输出端与所述栅极驱动信号输出端连接；
所述公共电极信号输出模块还包括连接于所述第十反相器的输出端与所述公共电极信号输出端之间的第十三反相器和第十四反相器；
所述第十三反相器的输入端与所述第十反相器的输出端连接；
第十四反相器的输入端与所述第十三反相器的输出端连接，第十四反相器的输出端与所述公共电极信号输出端连接。
9.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1至8中任一权利要求所述的移位寄存器单元。
10.一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动电路。
CN201720996225.6U 2017-08-10 2017-08-10 移位寄存器单元、栅极驱动电路和显示装置 Expired - Fee Related CN207082323U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720996225.6U CN207082323U (zh) 2017-08-10 2017-08-10 移位寄存器单元、栅极驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720996225.6U CN207082323U (zh) 2017-08-10 2017-08-10 移位寄存器单元、栅极驱动电路和显示装置

Publications (1)

Publication Number Publication Date
CN207082323U true CN207082323U (zh) 2018-03-09

Family

ID=61420069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720996225.6U Expired - Fee Related CN207082323U (zh) 2017-08-10 2017-08-10 移位寄存器单元、栅极驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN207082323U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389559A (zh) * 2018-05-03 2018-08-10 京东方科技集团股份有限公司 移位寄存器模块及驱动方法、栅极驱动电路和显示装置
CN109686334A (zh) * 2019-02-18 2019-04-26 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、和显示装置
CN110942742A (zh) * 2019-12-10 2020-03-31 京东方科技集团股份有限公司 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN111431522A (zh) * 2020-04-22 2020-07-17 上海微阱电子科技有限公司 一种能够兼容输出的mipi驱动电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389559A (zh) * 2018-05-03 2018-08-10 京东方科技集团股份有限公司 移位寄存器模块及驱动方法、栅极驱动电路和显示装置
CN109686334A (zh) * 2019-02-18 2019-04-26 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、和显示装置
CN110942742A (zh) * 2019-12-10 2020-03-31 京东方科技集团股份有限公司 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN110942742B (zh) * 2019-12-10 2020-05-22 京东方科技集团股份有限公司 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN111431522A (zh) * 2020-04-22 2020-07-17 上海微阱电子科技有限公司 一种能够兼容输出的mipi驱动电路
CN111431522B (zh) * 2020-04-22 2023-05-12 上海微阱电子科技有限公司 一种能够兼容输出的mipi驱动电路

Similar Documents

Publication Publication Date Title
CN207082323U (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
CN104867438B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN104282255B (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN202677790U (zh) 移位寄存器单元、移位寄存器和显示装置
CN105609072B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN106486049B (zh) 移位寄存器单元、驱动方法、goa电路和显示装置
CN104299652B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107039017A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104766576B (zh) 基于p型薄膜晶体管的goa电路
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN107564458A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106157874A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN102800289A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN204189456U (zh) 移位寄存器单元、栅极驱动电路、显示面板
US11307707B2 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
CN108389545A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN202736497U (zh) 移位寄存器单元、移位寄存器和显示装置
WO2022062415A1 (zh) 电荷共享电路、方法、显示驱动模组和显示装置
CN107808650A (zh) Goa电路
CN109243351A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2024045983A1 (zh) 栅极驱动电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180309

CF01 Termination of patent right due to non-payment of annual fee