CN100449935C

CN100449935C - 低电压差分信号环形压控振荡器

Info

Publication number: CN100449935C
Application number: CNB2003101092197A
Authority: CN
Inventors: 陈后鹏
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2003-12-10
Filing date: 2003-12-10
Publication date: 2009-01-07
Anticipated expiration: 2023-12-10
Also published as: CN1627628A

Abstract

本发明提供一种能够产生低电压差分信号的压控振荡器，包含：包含偶数级延迟单元的环形振荡回路，其中，前一级延迟单元的同相输出端和反相输出端分别与后一级延迟单元的反相输入端和同相输入端相连，最后一级延迟单元的同相输出端和反相输出端分别与第一级延迟单元的同相输入端和反相输入端相连，每级延迟单元的差分信号振荡频率控制端和差分信号振荡幅度控制端分别接于频率控制信号线和振荡幅度控制信号线；以及共模网络，其与环形振荡回路的最后一级延迟单元的输出端相连以将最后一级延迟单元输出的差分信号分别叠加在一直流电平上后输出。上述压控振荡器通过输出低电压差分信号明显降低了系统的功耗并提高了抗串扰和抗电磁辐射的能力。

Description

低电压差分信号环形压控振荡器

技术领域

本发明涉及产生高频振荡信号发生装置，特别涉及一种低电压差分信号环形压控振荡器。

背景技术

集成电路的高速度与低功耗一直是集成电路设计者不懈追求的目标。低电压差分信号通过降低信号的幅度，实现了信号传输的高速度，大大地减少了系统的功耗。同时由于信号幅度的减小，在一定程度上克服了串扰和电磁辐射干扰(EMI)等问题。

压控振荡器是一种用途广泛的电路，它可以单独用于产生局部时钟，也可以作为高频信号源使用于频率合成、数据与时钟恢复等电路与系统之中。

如果能够使压控振荡器输出信号为低电压差分信号，则将提高压控振荡器的信号速度，降低功耗并且减少各种干扰。由此可见，需要一种产生低电压差分信号的压控振荡器。

发明内容

本发明的目的是提供一种能够产生低电压差分信号的压控振荡器。

本发明的上述发明目的通过以下技术方案实现：

一种低电压差分信号环形压控振荡器，包含：

包含偶数级延迟单元的环形振荡回路，其中，前一级延迟单元的同相输出端和反相输出端分别与后一级延迟单元的反相输入端和同相输入端相连，最后一级延迟单元的同相输出端和反相输出端分别与第一级延迟单元的同相输入端和反相输入端相连，每级延迟单元的差分信号振荡频率控制端和差分信号振荡幅度控制端分别接于频率控制信号线和振荡幅度控制信号线；以及

共模网络，其与环形振荡回路的最后一级延迟单元的输出端相连以将最后一级延迟单元输出的差分信号分别叠加在一直流电平上后输出。

本发明的上述发明目的还通过以下技术方案实现：

一种低电压差分信号环形压控振荡器，其特征在于，包含：

包含奇数级延迟单元的环形振荡回路，其中，前一级延迟单元的同相输出端和反相输出端分别与后一级延迟单元的反相输入端和同相输入端相连，最后一级延迟单元的同相输出端和反相输出端分别与第一级延迟单元的反相输入端和同相输入端相连，每级延迟单元的差分信号振荡频率控制端和差分信号振荡幅度控制端分别接于频率控制信号线和振荡幅度控制信号线；以及

比较好的是，在上述低电压差分信号环形压控振荡器中，最后一级延迟单元包含8个MOS管，其中，第一MOS管的源极与直流电源(VDD)相连，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端(Actrl)控制，第三，第四MOS管的源极与第二MOS管的漏极共接而漏极分别与第五，第六MOS管的漏极相连，第三，第五MOS管的栅极共接于该延迟单元的同相输入端(In_P)，第四，第六MOS管的栅极共接于该延迟单元的反相输入端(In_N)，第五，第七MOS管的漏极以及第六，第八MOS管的漏极分别共接于该延迟单元的反相输出端(Out_N)和同相输出端(Out_P)，第五，六，七，八MOS管的源极与接地(Gnd)共接，第七，第八MOS管的栅极共接于差分信号振荡频率控制信号线(Vctrl)，第三，第四MOS管与第五，六，七，八MOS管为不同类型的MOS管。

比较好的是，在上述低电压差分信号环形压控振荡器中，其它各级延迟单元包含6个MOS管，其中，第一MOS管的源极与直流电源(VDD)相连，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端(Actrl)控制，第三，第四MOS管的源极与第二MOS管的漏极共接而漏极分别与第七，第八MOS管的漏极相连，第三MOS管的栅极接于该延迟单元的同相输入端(In_P)，第四MOS管的栅极接于该延迟单元的反相输入端(In_N)，第三，第七MOS管的漏极以及第四，第八MOS管的漏极分别共接于该延迟单元的反相输出端(Out_N)和同相输出端(Out_P)，第七，第八MOS管的源极与接地(Gnd)共接，第七，第八MOS管的栅极共接于差分信号振荡频率控制信号线(Vctrl)，第三，第四MOS管与第七，第八MOS管为不同类型的MOS管。

比较好的是，在上述低电压差分信号环形压控振荡器中，共模网络包含串联在最后一级延迟单元的同相输出端(Out_P)与反相输出端(Out_N)之间的第一，第二电阻和从第一，第二电阻之间引出的共模电压输入端(Vcm)。

本发明的压控振荡器通过输出低电压差分信号，降低了信号幅度，从而明显降低了系统的功耗，并且提高了抗串扰和抗电磁辐射的能力。此外，由于输出信号的振荡频率和幅度可调并且可向外部提供一定驱动能力，因此输出级的电路结构和输出的信号可满足LVDS接口的标准。

附图说明

通过以下结合附图对本发明较佳实施例的描述，可以进一步理解本发明的目的、特征和优点，附图中相同或相似的部分采用相同的标号表示，其中：

图1为按照本发明一个较佳实施例的低电压差分信号环形压控振荡器的电路结构示意图。

图2为图1所示环形压控振荡器输出的低电压差分信号的波形原理图。

图3为图1所示环形压控振荡器的D_1和D_2延迟单元电路的示意图。

图4为图1所示环形压控振荡器的D_3延迟单元电路示意图。

图5为图1所示环形压控振荡器的D_4延迟单元电路的示意图。

具体实施方式

以下借助附图描述本发明的较佳实施例。

本发明较佳实施例的低电压差分信号环形压控振荡器包含偶数级延迟单元的环形振荡回路和共模网络。如图1所示，环形振荡单元包含延迟单元D_1～D_4，前一级延迟单元的同相输出端和反相输出端分别与后一级延迟单元的反相输入端和同相输入端相连，最后一级延迟单元D_4的同相输出端和反相输出端分别与第一级延迟单元D_1的同相输入端和反相输入端相连，每级延迟单元的差分信号振荡频率控制端和差分信号振荡幅度控制端分别接于频率控制信号线Vcontrl和振荡幅度控制信号线Acontrl，因此可通过Actrl控制差分信号的幅度并通过控制电压Vctrl控制差分信号的频率。共模网络CM与延迟单元D_4的输出端相连以将最后一级延迟单元输出的差分信号叠加在一直流电平Vcm上后从而输出图2所示的低电平差分信号Vout_P和Vout_N，图2为低电压差分信号的波形原理图。

以下描述延迟单元D_1～D_4的电路结构。

图3为图1所示环形压控振荡器的D_1和D_2延迟单元电路的示意图。如图3所示，延迟单元D_1和D_2包含6个MOS管，其中，MOS管M1的源极与直流电源VDD相连，MOS管M1和M2的栅极共接于偏置电压输入Vbias，MOS管M1的漏极与MOS管M2的源极连接，MOS管M2的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端Actrl控制，MOS管M3和M4的源极与MOS管M2的漏极共接而漏极分别与MOS管M7和M8的漏极相连，MOS管M3的栅极接于该延迟单元的同相输入端In_P(也即延迟单元D_4的同相输出端)，MOS管M4的栅极接于该延迟单元的反相输入端In_N(也即延迟单元D_4的反相输出端)，MOS管M3和M7的漏极以及MOS管M4和M8的漏极分别共接于该延迟单元的反相输出端Out_N和同相输出端Out_P，MOS管M7和M8的源极与接地Gnd共接，MOS管M7和M8的栅极共接于差分信号振荡频率控制信号线Vctrl，MOS管M3和M4与MOS管M7和M8为不同类型的MOS管，在这里，M3和M4为P型MOS管而M7，M8为N型MOS管，但是也可以是M3和M4为N型MOS管而M7，M8为P型MOS管，这些对于本发明技术效果的实现没有本质上的影响。

在延迟单元D_1和D_2中，通过调节MOS管M1和M2的宽长比W/L，可以调节振荡信号幅值的变化范围。

图4为最后一级延迟单元之前一级延迟单元D_3的电路结构图，其与图3所示延迟单元的主要区别在于，为了形成较大的差分信号从而驱动最后一级延迟单元以形成驱动电流的泻放回路，MOS管M2被旁路，因此M3和M4源极的电压升高。

图5为图1所示环形压控振荡器的D_4延迟单元电路的示意图。如图5所示，该级延迟单元包含8个MOS管，其中，MOS管M1的源极与直流电源VDD相连，MOS管M1和M2的栅极共接于偏置电压输入Vbias，MOS管M1的漏极与MOS管M2的源极连接，MOS管M2的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端Actrl控制，MOS管M3和M4的源极与MOS管M2的漏极共接而漏极分别与MOS管M5和M6的漏极相连，MOS管M3和M5的栅极共接于该延迟单元的同相输入端In_P(也即延迟单元D_3的反相输出端)，MOS管M4和M6的栅极共接于该延迟单元的反相输入端In_N(也即延迟单元D_3的同相输出端)，MOS管M5和M7的漏极以及MOS管M6和M8的漏极分别共接于该延迟单元的反相输出端Out_N和同相输出端Out_P，MOS管M5～M8的源极与接地Gnd共接，MOS管M7和M8的栅极共接于差分信号振荡频率控制信号线Vctrl，MOS管M3和M4与MOS管M5～M8为不同类型的MOS管，在这里，M3和M4为P型MOS管而M5～M8为N型MOS管，但是也可以是M3和M4为N型MOS管而M5～M8为P型MOS管，这些对于本发明技术效果的实现没有本质上的影响。

再次参见图5，在本实施例中，共模网络CM采用电阻网络，其包含串联在最后一级延迟单元D_4的同相输出端Out_P与反相输出端Out_N之间的电阻R1、R2和从电阻R1、R2之间引出的共模电压输入端Vcm，因此可获得如图2所示的差分信号。

以下描述环形振荡回路的工作原理。参见图3～5，In_P和InN上输入的是一对差分信号，在正半周期，MOS管M4和M5导通，从而形成历经M4、节点Out_P、外部连线、节点Out_N和M5的电流回路；在负半周期，M3和M6导通，从而形成历经M3、节点Out_N、外部连线、节点Out_P和M6的电流回路。偏置电流Is在任一状态下只能流经上述电流回路中的一条，从而对节点Out_P或Out_N处的寄生电容充电。为简化起见，假设两个节点处的寄生电容皆为C_l，MOS管M1～M8具有相同的特征参数，并且忽略MOS管M5和M6的寄生电容，由此得到每个单元的延迟t_d为：

t_{d} = \frac{V_{out} \cdot C_{l}}{I_{s}} - - - (1)

这里的V_out为每个延迟单元输出的差分信号幅度值。

在一级近似的情况下，由延迟单元D_1～D_4构成的环形振荡回路的振荡频率f_vco为：

f_{VCO} = \frac{I_{s}}{M \cdot V_{out} \cdot C_{l}} = \frac{μ_{n} C_{ox} \frac{W}{L} (V_{ctrl} - V_{thn} - \frac{V_{out}}{2})}{M \cdot C_{l}} - - - (2)

在上式中，M为延迟单元的级数(这里为4)，μ_n为载流子迁移率，C_ox为每个MOS管的栅极电容，V_thn为每个MOS管的门限电压，W和L分别为每个MOS管的宽度和长度。由公式(2)可见，在一级近似的情况下，压控振荡器的振荡频率f_VCO与控制电压Vctrl近似成正比，而且在实际设计中，可以通过调整MOS管M7和M8的宽长比或M3和M4的宽长比来调整压控振荡器的振荡频率。

值得指出的是，在上述较佳实施例中，低电压差分信号环形压控振荡器的环形振荡回路包含了偶数级延迟单元，但是也可以包含奇数级延迟单元，与图1所示的压控振荡器相比，此时前一级延迟单元的同相输出端和反相输出端仍然分别与后一级延迟单元的反相输入端和同相输入端相连，但是最后一级延迟单元的同相输出端和反相输出端分别与第一级延迟单元的反相输入端和同相输入端相连。

本发明低电压差分信号环形压控振荡器产生的低电压差分信号既可以作为符合LVDS的接口标准的高频同步时钟源在印刷电路板上传输，也可以作为锁相环系统的高频信号源。

Claims

1.一种低电压差分信号环形压控振荡器，其特征在于，包含：

共模网络，所述共模网络包含串联在最后一级延迟单元的同相输出端(Out_P)与反相输出端(Out_N)之间的第一、第二电阻和从第一、第二电阻之间引出的共模电压输入端(Vcm)，所述共模网络与环形振荡回路的最后一级延迟单元的输出端相连以将最后一级延迟单元输出的差分信号分别叠加在一直流电平上后输出。

2.如权利要求1所述的低电压差分信号环形压控振荡器，其特征在于，最后一级延迟单元包含8个MOS管，其中，第一MOS管的源极与直流电源(VDD)相连，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端(Actrl)控制，第三、第四MOS管的源极与第二MOS管的漏极共接而漏极分别与第五、第六MOS管的漏极相连，第三、第五MOS管的栅极共接于该延迟单元的同相输入端(In_P)，第四、第六MOS管的栅极共接于该延迟单元的反相输入端(In_N)，第五、第七MOS管的漏极以及第六、第八MOS管的漏极分别共接于该延迟单元的反相输出端(Out_N)和同相输出端(Out_P)，第五、六、七、八MOS管的源极与接地(Gnd)共接，第七、第八MOS管的栅极共接于差分信号振荡频率控制信号线(Vctrl)，第三、第四MOS管与第五、六、七、八MOS管为不同类型的MOS管。

3.如权利要求2所述的低电压差分信号环形压控振荡器，其特征在于，其它各级延迟单元包含6个MOS管，其中，第一MOS管的源极与直流电源(VDD)相连，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端(Actrl)控制，第三、第四MOS管的源极与第二MOS管的漏极共接而漏极分别与第七、第八MOS管的漏极相连，第三MOS管的栅极接于该延迟单元的同相输入端(In_P)，第四MOS管的栅极接于该延迟单元的反相输入端(In_N)，第三、第七MOS管的漏极以及第四、第八MOS管的漏极分别共接于该延迟单元的反相输出端(Out_N)和同相输出端(Out_P)，第七、第八MOS管的源极与接地(Gnd)共接，第七、第八MOS管的栅极共接于差分信号振荡频率控制信号线(Vctrl)，第三、第四MOS管与第七、第八MOS管为不同类型的MOS管。

4.一种低电压差分信号环形压控振荡器，其特征在于，包含：

5.如权利要求4所述的低电压差分信号环形压控振荡器，其特征在于，最后一级延迟单元包含8个MOS管，其中，第一MOS管的源极与直流电源(VDD)相连，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端(Actrl)控制，第三、第四MOS管的源极与第二MOS管的漏极共接而漏极分别与第五、第六MOS管的漏极相连，第三、第五MOS管的栅极共接于该延迟单元的同相输入端(In_P)，第四、第六MOS管的栅极共接于该延迟单元的反相输入端(In_N)，第五、第七MOS管的漏极以及第六、第八MOS管的漏极分别共接于该延迟单元的反相输出端(Out_N)和同相输出端(Out_P)，第五、六、七、八MOS管的源极与接地(Gnd)共接，第七、第八MOS管的栅极共接于差分信号振荡频率控制信号线(Vctrl)，第三、第四MOS管与第五、六、七、八MOS管为不同类型的MOS管。

6.如权利要求5所述的低电压差分信号环形压控振荡器，其特征在于，其它各级延迟单元包含6个MOS管，其中，第一MOS管的源极与直流电源(VDD)相连，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的漏极与源极之间并联一旁路，该旁路的闭合由差分信号振荡幅度控制端(Actrl)控制，第三、第四MOS管的源极与第二MOS管的漏极共接而漏极分别与第七、第八MOS管的漏极相连，第三MOS管的栅极接于该延迟单元的同相输入端(In_P)，第四MOS管的栅极接于该延迟单元的反相输入端(In_N)，第三、第七MOS管的漏极以及第四、第八MOS管的漏极分别共接于该延迟单元的反相输出端(Out_N)和同相输出端(Out_P)，第七、第八MOS管的源极与接地(Gnd)共接，第七、第八MOS管的栅极共接于差分信号振荡频率控制信号线(Vctrl)，第三、第四MOS管与第七、第八MOS管为不同类型的MOS管。