TWI495279B - 連結校準技術及晶片與系統 - Google Patents

連結校準技術及晶片與系統 Download PDF

Info

Publication number
TWI495279B
TWI495279B TW097147454A TW97147454A TWI495279B TW I495279 B TWI495279 B TW I495279B TW 097147454 A TW097147454 A TW 097147454A TW 97147454 A TW97147454 A TW 97147454A TW I495279 B TWI495279 B TW I495279B
Authority
TW
Taiwan
Prior art keywords
transmitter
wafer
receiver
driver
circuits
Prior art date
Application number
TW097147454A
Other languages
English (en)
Other versions
TW200943748A (en
Inventor
Joseph Kennedy
Ganesh Balamurugan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200943748A publication Critical patent/TW200943748A/zh
Application granted granted Critical
Publication of TWI495279B publication Critical patent/TWI495279B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Transmitters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

連結校準技術及晶片與系統
本發明一般是關於一種數位連結，例如一差動位元連結，其可以是兩個晶片之間的一多位元連結之部分。特別地，其本發明關於用於提供電源給一連結內的一或多個發射器之方法及電路。
 發明背景
第1圖一般顯示了具有耦接於一通道101的一發射器(Tx)102及接收器(Rx)104之一習知收發器，該通道101與該通道之另一端上的一對應收發器連結，例如在一不同晶片上。該接收器104包含電流模式邏輯(CML)及互補金屬氧半導體(CMOS)信號調節邏輯，如同該發射器102。該發射器102也具有一電流模式輸出驅動器電路以透過該通道101驅動一被發射的信號。一全域Vcc供應103對該等CMOS及CML電路(包括輸出驅動器)提供其等的供應電壓。
一全域CML IBias供應器107提供一電流偏壓信號(ILBias)給該CML信號調節邏輯，且用於該發射器內的驅動器之一電流偏壓源105提供一電流偏壓信號(IDBias)給該驅動器。該驅動器偏壓信號主要影響發射器之輸出擺動，而該電壓供應(Vcc)及CML偏壓電流(ILBias)主要影響發射器及接收器之資料率能力。
由於功率消耗繼續成為一個重要考慮，故用以提供該等供應及/或偏壓信號之新的方法可是被期望的。
依據本發明之一實施例，係特地提出一種晶片，其包含有：一發射器，用以驅動一連結內的一差動信號，該發射器具有由一第一類型的邏輯組件形成的電路以及由一第二類型的邏輯組件形成的電路，其中用於該第一類型邏輯組件之一供應器基於針對該連結之一資料率被控制，且用於該第二邏輯組件類型之一個別供應器基於針對該連結之一被監測的錯誤率被控制。
圖式簡單說明
本發明之實施例透過舉例被描述且在附圖之圖式中沒有限制，其中類似的參考符號表示類似的元件。
第1圖是一習知連結收發器之一示意圖；
第2圖是依據本發明之一些實施例的用於提供電源且偏壓一發射器之不同部分的電路之一示意圖；
第3圖是依據額外實施例的用於提供電源且偏壓一發射器及接收器之不同部分的電路之一示意圖；
第4圖是依據一些實施例的較詳細地顯示了第3圖之電路之多個層面的圖式；
第5圖是依據一些實施例的用於校準第2及3圖之電路的一子程序之一流程圖；
第6圖是顯示了依據一些實施例的用於自第5圖之子程序偏壓該驅動器之方法的流程圖；
第7A圖是顯示了依據一些實施例的一頻率對電壓轉換器之圖式；
第7B圖是顯示了依據一些實施例的適合與第7A圖之頻率對電壓轉換器一起使用的一電壓對頻率轉換器之圖式；
第8圖是依據一些實施例的具有與一發射器之一連結的一電腦系統之一方塊圖。
 較佳實施例之詳細說明
在一些實施例中，提供一種用以控制一可縮放調整I/O連結(其頻寬及電源可被調整以滿足變化的效能需求之一連結)內的一收發器或發射器之電源效率的方法及電路。
第2圖顯示了對其驅動器及前置驅動器電路具有個別可控供應(電壓及/或電流)之一發射器電路。在此描述中，該發射器包含一前置驅動器塊212，該前置驅動器塊212包含耦接於一輸出驅動器216之信號調節及定時邏輯213及緩衝器215以透過至一接收器(Rx)232的通道101驅動差動位元資料。
該前置驅動器電路212可包含CML及/或CMOS電路且被提供可調整供應(Vcc1)203。Vcc1之電壓位準由一控制電路210(實際上可包含用於控制所指示的電壓及/或偏壓供應之個別電路)設定。當操作時，該前置驅動器電路212提供位元資料給該發射器驅動器216，接著該發射器驅動器216透過該通道101驅動位元資料。該前置驅動器電路212可提供資料之速率一般與其供應(Vcc1)之位準相關。即，當Vcc1上升時，較高的資料率可被提供。
該發射器驅動器216是自一差動放大器電路形成的一電流模式驅動器。該電路包含一可控電流源Is、匹配差動電晶體M1、M2，以及終止電阻器R1、R2，所有都如所示地被耦接。(注意到這是一差動輸入/差動輸出電路，但是為了方便，兩個輸入IP-IN未被顯示都連接於該前置驅動器電路。)該驅動器216被提供一可控電壓供應(Vcc2)205。該驅動器之驅動強度由電流源(IS)之強度決定，該電流源(IS)之強度受到供應Vcc2之強度及其偏壓控制信號IDBias影響。該驅動強度控制該等輸出節點OP/ON之間的輸出擺動差值。為了使一信號被適當地發射給接收器232，該擺動位準需要以一足夠的位準，其之值取決於通道特性、接收器參數、溫度、製程變化及類似者。
因為提供給該前置驅動器電路212及該輸出驅動器216的電源部分被獨立控制，所以它們可被獨立控制以獲得每個方塊內之適合的效能(例如，前置驅動器電路中適合的資料率以及驅動器輸出之足夠的擺動位準)，沒有消耗過多的電源。注意到該驅動器之電源調整可藉調整電壓供應Vcc2且/或調整電流源IS而實施。例如，在一些實施例中，Vcc1可被調整，Vcc2可以是固定的(雖然可能以一不同於Vcc1之位準)，且該電流源IS可是可被調整的。
該控制電路210可包含用以有效地控制Vcc1、IS及可能Vcc2以所討論的適合的位準之任何適合的電路或多個電路。在所描述的實施例中，一位元錯誤率(BER)電路234被包括在該連結之接收器端(例如，在一不同的晶片上)以當資料透過該通道101被發射時，對該控制電路210指出該接收器232上的一位元錯誤率。該BER資訊可透過一適合的連結被數位地傳遞回給該控制電路210。在一些實施例中，該驅動器電流源(IS)基於被監測的BER被控制以獲得一足夠的驅動器輸出擺動位準以達成一適合的低BER。在一些實施例中，該電流源位準可根據在一校準模式期間(例如，在啟動時)發射的一測試信號基於該BER被設定。若期望，該電流源位準可在連接操作期間被完全或週期性地調整。
在一些實施例中，該控制電路包含用以對該前置驅動器電路設定供應(Vcc1)之一電路(例如，一頻率對電壓轉換器)，基於對應該連結發射資料之速率的一參考頻率(圖未示)。例如，該參考頻率可來自另一晶片(例如，在一前向時鐘方案中)，或者其可來自包括該發射器的晶片。可選擇地，該控制電路可基於對應該連結資料率的一設定控制Vcc1。該項領域內具有通常知識者將瞭解的是，可具有幾種或許多用以控制該等不同供應之方法，且本發明不應被限制於此等。
參看第3圖，一具有用於不同的操作要求之不同的供應(偏壓及/或電壓)之收發器依據額外的實施例被顯示。所描述的收發器包含耦接於一通道101之一發射器302及接收器304、一頻率對電壓轉換器306、可控電壓供應(Vcc)303、驅動器偏壓控制電路312及接收器延遲或鎖相回路電路(D/PLL)308，如所示地被耦接在一起。
在此實施例中，一共同可控Vcc 303被用於提供電壓給該發射器302內的前置驅動器及驅動器部分(未被個別顯示)。(在該實施例之其他版本中，個別供應電壓可被使用。)該驅動器偏壓控制電路312提供一偏壓控制信號(IsCtl)給該發射器302以控制其輸出驅動器內的電流源之強度以控制其輸出擺動位準。在此描述中，也顯示了耦接於該發射器(不包括由IsCtl控制的輸出驅動器)及接收器內的一CML電路元件之CML偏壓控制信號(ICMLBias)。
該頻率對電壓(F對V)轉換器306產生一參考電壓以控制該可控Vcc 303。在一些實施例中，該F對V轉換器以一供應-調整電壓可控振盪器(VCO)實施。雖然任何適合的設計可被用於該F對V轉換器，但是其可自利用來自該發射器前置驅動器輸出級的等效(或適合的類似)部分設計的一環振盪器之一VCO製造。該發射器之前置驅動輸出級一般是一收發器之一重要路徑元件，由於其一般必須支援全速率資料串流。因此，一具有一VCO(自利用此級的元件建立)的F對V轉換器(例如，具有所有重要的負載完整且最小佈局修改)一般提供適用於提供給相同的邏輯系列類型之發射器電路(例如，在此實施例中是CMOS)之供應電壓的一精確值。第7A圖顯示了此類型的F對V轉換器之一例子。
該驅動器偏壓控制電路312根據該連結內被監測的信號錯誤產生IsCtl以控制該輸出驅動器之電流源。例如，如同第2圖之連結，可基於在該通道之另一端上被監測的一位元錯誤率。(注意到，此偏壓控制信號IsCtl被表示為一電流信號。然而，其以及本揭露內的其他偏壓信號不應被限制於此。一電路元件可能需要一電壓或一電流信號以供具適合的控制，但是這並不表示一控制信號必須是相同的類型。即，一仲介元件或電路可被用以將任何控制信號適當地轉換成一所需的形式。例如，一電流源可以一施加的電壓被控制。該電壓可直接作為來自一控制電路的一電壓信號，或可選擇地，該電壓可在電源輸入端產生，利用來自一控制電路的一電流信號被施加給位於電壓輸入端的一負載，例如在電流源之控制電壓輸入端的二極體連結電晶體。)
在所描述的實施例中，來自該接收器的一DLL或PLL(例如，被用以驅動一被接收的時鐘，例如一正向時鐘或類似者)被用以提供輸入參考頻率給該F對V轉換器306。其也提供偏壓電流(ICMLBias)給發射器及接收器內的至少一些CML元件。以此方式產生偏壓電流一般確保用以支援一給定頻寬所需的最小偏壓電流被提供。在一些實施例中(例如，參看第4圖)，在D/PLL鎖定之後，D/PLL之VCO控制電壓可用以驅動被用以產生偏壓電流給該等CML電路的驅動電流鏡。(注意到當CML電路(可能除了驅動器延遲單元、放大器等之外)使用類似的電路架構(例如，對稱負載)時，此方法運作良好。也注意到該D/PLL可以是局部的(每個位元一個)或者全域的(一D/PLL在一多位元連結內的幾個位元之間共用))。
第4圖較詳細地顯示了依據一些實施例的發射器302、接收器304及接收器D/PLL 308，對其等實施態樣具有特定電路塊。在此圖中，發射器及接收器內的暗色塊以CMOS邏輯元件實施，而非暗色塊以CML邏輯元件實施。該等CMOS塊可基於操作資料率被提供一電壓供應，例如被提供可控Vcc 303。該等CML方塊可被提供相同的供應或一不同的供應，該供應可以是固定的或根據操作需求而變化。從此實施例中可看出，CML電路利用一偏壓電流信號被偏壓，該偏壓電流信號利用由該接收器D/PLL 308控制的電流鏡而產生。
第5圖顯示了用於對一收發器(例如，第3圖中的收發器)設定供應及/或偏壓位準之一流程。開始時，在502，一供應電壓(例如，至少負責對CMOS/CML電路內的重要路徑電路提供電源)根據該收發器操作之資料率被校準(設定、調整、調諧)。例如，其可利用一頻率對電壓轉換器被執行，如以上所討論的。
接著，在504，用於該收發器內的CML電路(例如，用於TX/RX時鐘緩衝器)之偏壓電流基於一參考時鐘被校準。此參考時鐘可以是被用於剛才討論的供應校準之相同的參考時鐘。例如，用於偏壓電流校準之電路可包含是相同的收發器之部分的鎖定及接收器電路內的CML電路。
最後，在506，該輸出驅動器之驅動功率基於該接收器端的一被監測(被量測、被測試、被決定)的位元錯誤率被校準。取決於所使用的輸出驅動器之類型，這可包含對該輸出驅動器改變一供應電壓或一偏壓電流，雖然使用電流模式驅動器，但是其一般包含調整其電流源內的電流。第6圖顯示了在輸出驅動器上執行校準之一實施例。
參看第6圖，在602，該輸出驅動器被設定至其最大功率，且連結被啟動(例如)以發送一適合的測試圖案以測量一位元錯誤率(BER)。在604，決定BER是否大於一預定義臨界值。若其確實超過此臨界值，則在608，明白該連結無法支援所請求的資料率，至少在給定條件下利用目前的通道無法支援。接著藉(例如)請求一較慢的資料率或指示一錯誤訊息，一些其他控制裝置或電路可作用。
另一方面，若該BER不大於該臨界值，則該子程序前進到606且減少輸出驅動器之功率。其接著前進到610且決定BER是否小於預定義臨界值。若如此，其回到606以再次減少功率。其繼續這樣直到在610決定BER不小於該臨界值。接著其前進到620，且將驅動器偏壓設定至前一位準，此前一位準是允許BER錯誤率恰好低於該臨界值的位準。以此位準，操作是令人滿意的，且同時若一最差情形保護帶被建立成一固定設定，則將消耗較少的電源。
第7A圖顯示了用於此處所討論的收發器之一適合的F-V電路。其一般包含一頻率差值檢測器702、迴圈濾波器704以及電壓對頻率轉換器706，如所顯示地耦接在一起。基於一施加的輸入參考頻率，其產生一與該參考頻率成正比的輸出控制電壓(Vcc)。
第7B圖顯示了一示範性電壓對頻率轉換器電路706。其自差動延遲級(部分)708形成，每個差動延遲級708對應一前置輸出部分。每個部分708包含差動延遲元件(例如，匹配MOS電晶體)709及驅動器腿711，如所示與一差動輸入(ip/in)及一差動輸出(op/on)耦在一起接。該等部分708依據一典型的差動環振盪器如所示地被耦接在一起。所示的連線性僅是用以達成此的一種可能的方式。
參看第8圖，一行動平臺801(例如，計算系統，如一行動個人電腦、PDA、行動電話或類似者)之一部分的一例子被顯示。給出的部分包含一或多個處理器802、電源供應器803、介面控制功能804、記憶體806、無線網路介面808以及一天線809。該電源供應器803(可包括一或多個AC轉接器、電池及/或DC-DC電壓調整器)提供DC供應給平臺元件。該(等)處理器802透過該控制功能804耦接於該記憶體806及無線網路介面808。該控制功能可包含用以執行各種介面控制功能(例如，記憶體控制、圖像控制、I/O介面控制及類似者)的一或多個電路塊。該等電路可在一或多個個別晶片上實施，且/或可部分或全部在該(等)處理器802實施。
該記憶體806包含一或多個記憶體塊以提供額外的隨機存取記憶體給該(等)處理器802。其可以任何適合的記憶體實施，包括下列但不限於下列：動態隨機存取記憶體、靜態隨機存取記憶體、快閃記憶體或類似者。該無線網路介面808耦接於該天線809以將該(等)處理器802無線地耦接於一無線網路(圖未示)，例如，一無線區域網路或一蜂巢網路。該平臺包含與具有多個偏壓及/或電壓供應的發射器之至少一連結，如以上所討論的。例如，其可包含自此等連結形成的多位元連結以互連記憶體及控制功能或無線網路介面及控制功能或(多個)處理器本身。
該行動平臺801可實施各種不同的計算裝置或其他具有計算能力之設備。此等裝置包括下列但不限於下列：膝上型電腦、筆記型電腦、個人數位助理裝置(PDA)、行動電話、音訊及/或視訊媒體播放器及類似者。其可組成一或多個完整的計算系統，或可選擇地，其可組成可用於一計算系統之一或多個元件。
在之前的描述中，許多特定細節已被闡述。然而，需明白的是，本發明之實施例可不需要該等特定細節被實踐。在其他情況下，眾所周知的電路、結構及技術已被詳細顯示以不模糊本描述之理解。利用此思想，“一實施例”、“示範性實施例”、“各個實施例”等之參考表示所描述的本發明之實施例可包括特定特徵、結構或特性，但並不是每個實施例都必須包括該等特定特徵、結構或特性。此外，一些實施例可具有被描述給其他實施例的特徵之一些、所有，或不具有該等特徵。
在之前的描述及以下申請專利範圍中，以下詞語應被解讀為如下：詞語“耦接”及“連接”以及其等衍生物可被使用。應明白的是，該等詞語並不意指為彼此之同義詞。而是，在特定實施例中，“連接”被用以表示兩個或多個元件彼此直接實體或電氣接觸。“耦接”被用以表示兩個或多個元件彼此協作或互動，但是它們可直接實體或電氣接觸或者可不直接實體或電氣接觸。
詞語“PMOS電晶體”表示一P型金屬氧半導體場效電晶體。類似地，“NMOS電晶體”表示一N型金屬氧半導體場效電晶體。應瞭解的是，每當詞語：“MOS電晶體”、“NMOS電晶體”或“PMOS電晶體”被使用時，除非它們以它們之用途的本質被指示或規定，否則它們以一示範性方式被使用。它們包含各種不同的MOS裝置，包括具有不同VT、材料類型、絕緣體厚度、(多個)閘極組態之裝置，僅舉幾個例子。而且，除非被特別稱為一MOS或類似者，否則詞語電晶體可包括其他適合的電晶體類型，例如，接面場效電晶體、雙極接面電晶體、金屬半導體FET以及各種類型的三維電晶體、MOS或其他的現在或還未被發展的電晶體。
本發明不限於所描述的實施例，但是在附加的申請專利範圍之精神及範圍內可被修改及改變。例如，應瞭解的是，本發明可應用於所有類型的半導體積體電路(“IC”)晶片。此等IC晶片之例子包括下列但不限於下列：處理器、控制器、晶片組元件、可程式化邏輯陣列(PLA)、記憶體晶片、網路晶片及類似者。
也應瞭解的是，在一些圖式中，信號導線以直線表示。一些導線可以較厚以表示一些組合信號路徑，具有一數字標號以指示一些組合信號路徑，且/或在一或多個端具有箭頭以表示主資訊流方向。然而，這不應以一限制方式被解讀。而是此等被加入的細節可結合一或多個示範性實施例被使用以促進較易理解一電路。任何所呈現的信號線(無論是否具有額外的資訊)實際上可包含在多個方向傳播的一或多個信號，且可以任何適合類型的信號方案實施(例如數位或類比信號線)、以差動對實施(光線導線及/或單端導線)。
應瞭解的是，示範性尺寸/模型/值/範圍已被給出，雖然本發明不限於相同的示範性尺寸/模型/值/範圍。隨著製造技術(例如，光刻)隨著時間成熟，期望可製造較小尺寸的裝置。除此之外，為了說明且討論之目的，IC晶片及其他元件之眾所周知的電源/地連接可在該等圖式中被顯示或不被顯示，且不模糊本發明。此外，配置可以方塊圖形式被顯示以避免模糊本發明，且按照以下事實：關於此等方塊圖配置之實施態樣之特定細節與本發明需被實施的平臺高度相關，即，此等特定細節應良好地在該項領域內具有通常知識者之範圍內。在特定細節(即，電路)被闡述以描述本發明之示範性實施例之情況下，該項領域內具有通常知識者應顯而易見的是，本發明可沒有該等特定細節或以該等特定細節之變化而被實踐。因此，該描述應被認為是說明性的而不是限制性的。
101．．．通道
102．．．發射器(Tx)
103．．．全域Vcc供應
104．．．接收器(Rx)
105．．．電流偏壓源
107．．．全域CML IBias供應器
203．．．Vcc1
205．．．Vcc2
210．．．控制電路
212．．．前置驅動器塊
213．．．信號調節及定時邏輯
215．．．緩衝器
216．．．輸出驅動器
232．．．接收器
234．．．位元錯誤率電路
302．．．發射器
303．．．可控Vcc
304．．．接收器
306．．．頻率對電壓轉換器
308．．．D/PLL
312．．．驅動器偏壓控制電路
502~506,602~612．．．步驟
702．．．頻率差值檢測器
704．．．迴圈濾波器
706．．．電壓對頻率轉換器
708．．．差動延遲級
709A~B、711A~B．．．差動延遲元件
801．．．行動平臺
802．．．處理器
803．．．電源供應器
804．．．介面控制功能
806．．．記憶體
808．．．無線網路介面
809．．．天線
第1圖是一習知連結收發器之一示意圖；
第2圖是依據本發明之一些實施例的用於提供電源且偏壓一發射器之不同部分的電路之一示意圖；
第3圖是依據額外實施例的用於提供電源且偏壓一發射器及接收器之不同部分的電路之一示意圖；
第4圖是依據一些實施例的較詳細地顯示了第3圖之電路之多個層面的圖式；
第5圖是依據一些實施例的用於校準第2及3圖之電路的一子程序之一流程圖；
第6圖是顯示了依據一些實施例的用於自第5圖之子程序偏壓該驅動器之方法的流程圖；
第7A圖是顯示了依據一些實施例的一頻率對電壓轉換器之圖式；
第7B圖是顯示了依據一些實施例的適合與第7A圖之頻率對電壓轉換器一起使用的一電壓對頻率轉換器之圖式；
第8圖是依據一些實施例的具有與一發射器之一連結的一電腦系統之一方塊圖。
502~506‧‧‧步驟

Claims (32)

  1. 一種具有電力控制功能的晶片，其包含：一發射器，用以驅動一連結內的一差動信號，該發射器具有由一第一類型之邏輯組件所形成的數個電路以及由一第二類型之邏輯組件所形成的數個電路，其中用於該第一類型邏輯組件的一供應器係基於針對該連結的一資料率而受到控制，且用於該第二類型邏輯組件的另一供應器係基於針對該連結的受監測之一錯誤率而受到控制。
  2. 如申請專利範圍第1項之晶片，其中該第一類型邏輯組件是互補金氧半導體(CMOS)。
  3. 如申請專利範圍第2項之晶片，其中該第二類型邏輯組件是電流模式邏輯(CML)組件。
  4. 如申請專利範圍第1項之晶片，其中該等第一類型邏輯組件電路包含數個發射器前置驅動器電路，且該等第二類型邏輯組件電路包含一電流模式差動輸出驅動器。
  5. 如申請專利範圍第4項之晶片，其中用於該第一類型邏輯組件的該供應器是一電壓供應器，且用於該第二類型邏輯組件的該另一供應器是一電流源。
  6. 如申請專利範圍第1項之晶片，其中該錯誤率是在連結至該發射器的一接收器處受監測，該接收器是在另一晶片上。
  7. 一種具有電力控制功能的晶片，其包含：一發射器，用以透過一通道驅動一信號至另一晶片 內的一接收器，該發射器具有數個互補金氧半導體(CMOS)電路以及數個電流模式邏輯(CML)電路，其中用於該等CMOS電路的一電壓供應器以及用於該等CML電路的一偏壓電流係基於針對該發射器的一資料率而受到控制。
  8. 如申請專利範圍第7項之晶片，其進一步包含一頻率對電壓轉換器，該頻率對電壓轉換器由對應於該資料率的一參考頻率驅動，以控制用於該等CMOS電路的該電壓供應器。
  9. 如申請專利範圍第8項之晶片，其中該頻率對電壓轉換器包含一電壓對頻率轉換器，該電壓對頻率轉換器具有與該發射器中之至少一些該等CMOS電路類似的數個特性。
  10. 如申請專利範圍第8項之晶片，其中該參考頻率係導自與一接收器相關聯的一延遲鎖定迴路電路(DLL)或相位鎖定迴路電路(PLL)，該接收器為針對該發射器的一收發器之一部分。
  11. 如申請專利範圍第7項之晶片，其中該發射器包含一電流模式輸出驅動器，該電流模式輸出驅動器具有用於控制其驅動強度的一可控電流源。
  12. 如申請專利範圍第11項之晶片，其中該電流源係基於在通訊性地與該發射器連結的一接收器處受監測的一錯誤率而受到控制。
  13. 如申請專利範圍第12項之晶片，其中該輸出驅動器是一 差動電流模式驅動器。
  14. 一種行動平臺系統，其包含：具有一發射器的一處理器晶片，該發射器係用於透過一通道驅動一信號至一所連結接收器，該發射器具有：數個電流模式邏輯(CML)電路，其基於針對該發射器的一資料率而被以一偏壓電流控制；以及具有一電流源的一輸出電流模式驅動器，該電流源被控制來達到在該所連結接收器處的一夠低錯誤率；一控制功能晶片，其具有該所連結接收器，用以自該處理器接收資料；以及一天線，用以通訊性地將該處理器連結至一無線網路。
  15. 如申請專利範圍第14項之系統，其中該發射器包含數個互補金氧半導體(CMOS)電路，該等CMOS電路有基於該資料率而受到控制的一電壓供應器。
  16. 如申請專利範圍第15項之系統，其進一步包含一頻率對電壓轉換器，該頻率對電壓轉換器由對應於該資料率的一參考頻率驅動，以控制用於該等CMOS電路的該電壓供應器。
  17. 如申請專利範圍第16項之系統，其中該頻率對電壓轉換器包含一電壓對頻率轉換器，該電壓對頻率轉換器具有與該發射器中之至少一些該等CMOS電路類似的數個特性。
  18. 如申請專利範圍第16項之系統，其中該參考頻率係導自與一接收器相關聯的一延遲鎖定迴路電路(DLL)或相位鎖定迴路電路(PLL)，該接收器為針對該發射器的一收發器之一部分。
  19. 如申請專利範圍第14項之系統，其中該控制功能晶片會執行記憶體及圖像控制功能。
  20. 如申請專利範圍第14項之系統，其進一步包含一輸入/輸出控制晶片，該輸入/輸出控制晶片具有耦接在該天線與該處理器之間的一無線介面控制器，用以將該處理器連結至該無線網路。
  21. 一種能夠控制發射器之一或多個參數的晶片，該晶片包含：一發射器，其係組配來建立與在一不同晶片中之一接收器的經由一有線發射路徑的一連結；以及一電路，用以基於在不同於一正常操作模式的一測試模式中從該發射器至該接收器的一測試信號之一受監測效能而控制該發射器的一或多個參數，其中受控制的該一或多個參數包括至該發射器之電力。
  22. 如申請專利範圍第21項之晶片，其中受控制的該至該發射器之電力包括針對在該發射器中之一驅動器的電流源電壓位準。
  23. 如申請專利範圍第22項之晶片，其中該發射器驅動器是屬於一CML類型。
  24. 如申請專利範圍第21項之晶片，其中該受監測發射效能 包括監測位元錯誤率(BER)。
  25. 如申請專利範圍第21項之晶片，其中該發射器包括CMOS電路元件也包括CML電路元件。
  26. 如申請專利範圍第25項之晶片，其中該等CML電路元件之強度係基於該受監測效能而受到控制。
  27. 如申請專利範圍第25項之晶片，其中該等CMOS電路元件之強度係基於測試信號頻率而受到控制。
  28. 一種電腦系統，其包含：具有一輸入/輸出埠的一處理器，其包括一發射器；一周邊晶片，其具有一介面，該介面包括經由一有線傳導發射通道耦接至該發射器以接收一發射信號的一接收器；以及一電路，用以至少基於針對至該發射器的二或更多個不同電力位準之在不同於一正常操作模式的一測試模式中受到監測的該發射信號之效能而控制該發射信號之量值。
  29. 如申請專利範圍第28項之電腦系統，其中至該發射器的該等電力位準係針對數個發射器驅動器電流源位準。
  30. 如申請專利範圍第28項之電腦系統，其中受監測之該發射效能包括監測位元錯誤率(BER)。
  31. 如申請專利範圍第28項之電腦系統，其中該發射器包括一輸出驅動器和一前置驅動器，至該發射器的該等二或更多個不同電力位準包括針對該前置驅動器和該輸出驅動器的不同電力位準組合。
  32. 如申請專利範圍第31項之電腦系統，其中該前置驅動器之強度係以發射信號頻率為基礎。
TW097147454A 2007-12-26 2008-12-05 連結校準技術及晶片與系統 TWI495279B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/964,598 US8064536B2 (en) 2007-12-26 2007-12-26 Link calibration

Publications (2)

Publication Number Publication Date
TW200943748A TW200943748A (en) 2009-10-16
TWI495279B true TWI495279B (zh) 2015-08-01

Family

ID=40798395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147454A TWI495279B (zh) 2007-12-26 2008-12-05 連結校準技術及晶片與系統

Country Status (3)

Country Link
US (1) US8064536B2 (zh)
KR (1) KR101160726B1 (zh)
TW (1) TWI495279B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US8232819B2 (en) * 2009-12-02 2012-07-31 Lsi Corporation Closed-loop soft error rate sensitivity control
CN102244547B (zh) * 2011-06-28 2013-09-25 大唐移动通信设备有限公司 基站链路校准方法和设备
JP6304262B2 (ja) * 2013-12-13 2018-04-04 富士通株式会社 マルチキャリア光伝送システム、マルチキャリア光伝送方法、光送信器、及び、光受信器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633411A (en) * 1982-12-27 1986-12-30 Rockwell International Corporation Link quality analyzer
US20030219253A1 (en) * 2002-05-21 2003-11-27 Hrl Laboratories, Llc Proactive techniques for sustenance of high-speed fixed wireless links

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304141B1 (en) * 2000-06-30 2001-10-16 Intel Corporation Complementary input self-biased differential amplifier with gain compensation
US6847617B2 (en) * 2001-03-26 2005-01-25 Intel Corporation Systems for interchip communication
US20070252618A1 (en) 2006-04-28 2007-11-01 Karthik Gopalakrishnan Signal converter circuit
US20080123792A1 (en) * 2006-11-27 2008-05-29 Edoardo Prete Apparatus and method for transmitting signals over a signal line
KR100912964B1 (ko) * 2007-09-04 2009-08-20 주식회사 하이닉스반도체 Ｃｍｌ－ｃｍｏｓ 변환기
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633411A (en) * 1982-12-27 1986-12-30 Rockwell International Corporation Link quality analyzer
US20030219253A1 (en) * 2002-05-21 2003-11-27 Hrl Laboratories, Llc Proactive techniques for sustenance of high-speed fixed wireless links

Also Published As

Publication number Publication date
KR101160726B1 (ko) 2012-06-28
US8064536B2 (en) 2011-11-22
KR20090071453A (ko) 2009-07-01
TW200943748A (en) 2009-10-16
US20090168855A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US7541838B2 (en) Transmitter swing control circuit and method
US10523204B2 (en) Transmitter circuit and receiver circuit for operating under low voltage
TWI452832B (zh) 差動發信發射器及方法
JP5890181B2 (ja) 複数供給電圧の電力増加／減少検出器
TWI590068B (zh) 可重組態傳輸器
TWI495279B (zh) 連結校準技術及晶片與系統
US7902859B2 (en) Input/output circuitry with compensation block
TW201816790A (zh) 阻抗校準電路和包括其的半導體記憶體裝置
US20070200632A1 (en) Regulated cascode circuits and CMOS analog circuits include the same
US20220224336A1 (en) Digital logic compatible inputs in compound semiconductor circuits
US20090174507A1 (en) On-die termination circuit
US20100033211A1 (en) Link transmitter with reduced power consumption
US10063232B1 (en) Digitally controlled impedance calibration for a driver using an on-die reference resistor
JP2000134082A (ja) 半導体集積回路装置
US7692455B2 (en) Semiconductor devices for receiving a current mode signal and methods of operating the same
KR20170092434A (ko) 저전압 동작을 위한 송신 회로 및 수신 회로
TWI445334B (zh) 信號傳輸系統及其信號傳輸方法
US8829969B2 (en) Level-down shifter
US10382041B2 (en) Buffer circuit
TWI517575B (zh) 自動校正輸出緩衝器的驅動能力之裝置與方法
US8115522B2 (en) Flip-flop circuit and prescaler circuit including the same
JP2005115499A (ja) トランシーバ・インターフェース
JP2009088393A (ja) 入出力回路