JP5890181B2 - 複数供給電圧の電力増加/減少検出器 - Google Patents

複数供給電圧の電力増加/減少検出器 Download PDF

Info

Publication number
JP5890181B2
JP5890181B2 JP2011549238A JP2011549238A JP5890181B2 JP 5890181 B2 JP5890181 B2 JP 5890181B2 JP 2011549238 A JP2011549238 A JP 2011549238A JP 2011549238 A JP2011549238 A JP 2011549238A JP 5890181 B2 JP5890181 B2 JP 5890181B2
Authority
JP
Japan
Prior art keywords
supply voltage
coupled
power
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011549238A
Other languages
English (en)
Other versions
JP2012517193A (ja
Inventor
チェン・キ・クウォン
ヴィヴェック・モハン
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42331075&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5890181(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2012517193A publication Critical patent/JP2012517193A/ja
Application granted granted Critical
Publication of JP5890181B2 publication Critical patent/JP5890181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Description

本開示は、概して集積回路デバイスに関し、より詳細には、複数供給電圧デバイスに対する電力増加/減少(up/down)検出器に関する。
技術が進歩するにつれて、ますます多くのデバイスおよび構成要素を集積回路内に含むための能力が高められてきた。半導体製造技法により、これらの組み込みデバイスをより小さくし、また電圧要件をより低くしながら、依然として高速で動作することができるようになってきた。しかし、これらの新しい集積デバイスは、より以前の技術のデバイスまたは古い製品につながれることが多いため、集積回路内の入出力(I/O)回路は、これらのより以前のシステムのより高い電圧要件につながるように、より高い動作電圧で維持されてきた。したがって、多くのより新しい集積回路デバイスは2重電源を含み、一方の電圧が低い方の電源は内部で動作するアプリケーションまたはコアアプリケーション向けであり、第2の電圧が高い方の電源はI/O回路およびデバイス向けである。
コアデバイスおよびアプリケーションは、I/Oデバイスを通じて集積構成要素の外側の動作と通信する。コアデバイスとI/Oデバイスの間の通信を容易にするために、レベルシフタが用いられる。I/Oデバイスはレベルシフタを通じてコアデバイスに接続されるため、コアデバイスの電力が減少すると問題が発生することがある。電力減少または電力遮断は、いかなるデバイス動作も待ち状態中または進行中ではないときに電力を節約するために使用される一般的な技法である。たとえば、コア回路網の電力が遮断された場合、レベルシフタは、迷走電流(stray current)などによるかどうかにかかわらず、伝送のためにI/Oデバイスへ信号を送りうる。I/Oデバイスは、コアデバイスがこの通信を開始したと仮定し、したがって誤った信号を外部環境内へ伝送する。
コア回路網の電力が減少するとき、I/Oデバイスを既知の状態にすることが有用であることがわかっている。これらの既知の状態を保証するために、解決策は、さらなる外部信号を管理してI/O回路を制御するハードウェアまたはソフトウェアの追加を含めてきた。これらの外部信号を使用することによって、コアの電力が遮断されたときはいつでも、I/O回路を制御する(たとえば、既知の状態にする)ことができる。しかし、この外部信号管理システムを実施するのにハードウェアを使用するか、それともソフトウェアを使用するかにかかわらず、集積デバイスの動作にはかなりの量の遅延が追加される。ハードウェアは、ソフトウェアが制御するよりわずかに速いが、ハードウェアの解決策では、I/Oデバイス側の著しいさらなる電力漏れによって問題が引き起こされることがある。
現在使用されている1つのハードウェア解決策では、電力増加/減少検出器を提供して、電力投入/切断制御(POC(power on/off control))信号を内部で生成する。POC信号は、コアデバイスが遮断されるときにそれをI/Oデバイスに指示する。図1は、複数供給電圧デバイスに対する標準的なPOCシステム10を示す回路図である。POCシステム10は、電力増加/減少検出器100、信号増幅器101、および出力段102という3つの機能ブロックから構成される。電力増加/減少検出器100は、PMOSトランジスタM1およびNMOSトランジスタM2〜M3を有する。M1〜M3のそれぞれに対するゲート端子は、コア電源103、Vcoreに接続される。コア電源103の電力が遮断されると、M2およびM3をオフに切り換え、M1をオンに切り換えて、増幅器105への入力ノードをVI/O、すなわちI/O電源104へ引き上げる。「ハイ」信号が増幅器105内に入力され、増幅器105は出力を反転させて「ロー」信号にする。出力段102では、出力バッファ106内で増幅器105からのロー信号が処理され、再び反転させてPOC107に対してハイ信号にする。POC107に対するハイ信号は、I/O回路へ伝送され、コア電源103が遮断されたことを示す。
コア電源103、Vcoreがオンであるとき、M1は非常に弱くなり、M2とM3はどちらも強くオンに切り換わり、増幅器105への入力ノードはVSS、すなわちコア電源103になる。VSSは、論理ロー信号と見なされる。したがって、増幅器105はこの信号を反転させてハイ信号にし、次いで出力バッファ106で処理し、再び反転してロー信号にする。この信号検出プロセスは、I/O電源104がオンであり、コア電源103の電力が遮断されたとき、またはI/O電源104の電力が増加する前にコア電源103の電力が増加したとき、許容できる程度に動作する。しかし、コア電源103の電力が増加する前にI/O電源104の電力が増加したとき、電力増加/減少検出器100内またはPOC10内でかなりの電流漏れが発生する可能性がある。
I/O電源104がオンであり、コア電源103がオフである状況では、M1はオンに切り換えられ、M2およびM3はオフに切り換えられる。次いで、コア電源103の電力が増加すると、M2およびM3がオンに切り換わり、M1が非常に弱くなる。しかし、M1が完全にオフに切り換わる前に、電力増加/減少検出器100内の3つのトランジスタすべてがオンになる期間がある。したがって、接地への事実上の短絡が生じ、I/O電源104から接地へ著しい量の電流が流れる。この「グリッチ」電流は、不要な電力を消費する。
この迷走電力消費を低減させるには、1つの解決策を採用して、トランジスタM1〜M3のサイズを低減させることができる。M1〜M3のサイズを低減させることによって、トランジスタを通過できる電流の実際の量が物理的に制限される。しかし現在、トランジスタはより小さいため、トランジスタのスイッチング速度も低減される。スイッチング速度が低減されると、コア供給電圧103の電力増加/減少を検出する際の感度がより低くなり、または電力増加/減少事象に対する処理時間がより長くなる。
図2は、図1のPOC回路10内の信号の相互作用を提示するグラフ20を示す。グラフ20は、電源グラフ21およびPOCグラフ22を含む。I/O電源104の電力が増加すると、VI/Oに到達するまで着実に増大する。POC107は、電力が増加してハイレベルに到達するため、I/O電源104に続く。同様に、I/O電源104が時間200においてVI/Oで安定して維持されると、POC107はハイ信号で安定したままになる。時間201でコア電源103の電力が投入され始めると、電力増加/減少検出器100(図1)は、少し時間をかけてこの新しい電力レベルを実際に検出する。検出した後、時間202で、POC107がロー値に切り換えられる。その後POC107は、時間203と時間205の間でコア電源103の電力が遮断されるまで、ローレベルのままになるべきである。この場合も、電力増加/減少検出器100(図1)は少しの時間をかけて新しい電力レベルを実際に検出するため、電力増加/減少検出器100によって電力減少が実際に検出される時間204まで、POC107はロー状態のままである。時間202と時間204の間のこのロー状態の時間を、通常動作領域と呼ぶ。時間205でコア電源103が完全にオフになり、または電力が遮断された後、増幅器105(図1)への入力は、再びハイ信号に引き上げられる。次いでPOC107は、時間206と時間207の間で同じく電力が減少するため、I/O電源104に続く。
トランジスタサイズがより小さくなるため、I/O電源104と接地の間の漏れ電流を少なくすることができる。したがって、時間201と時間205の間の時間中、発生するあらゆる漏れが低減される。しかし、こうした漏れの低減は、より速い検出を犠牲にする。POC回路10が、閾値のより低いまたはより大型のトランジスタを含むことができる場合、スイッチング/検出時間はより速くなるはずである。たとえば、時間201でコア電源103の電力が増加し始めると、電力増加/減少検出器100の閾値のより低いまたはより大型のトランジスタは、時間202ではなく時間208で電力増加を検出するはずである。さらに、時間203でコア電源103の電力が減少し始めると、電力増加/減少検出器100は、時間204ではなく時間209で電力減少を検出するはずである。この増大は、時間202から時間204までの期間と時間208から時間209までの期間の差によって表すことができる。したがって、従来の解決策には依然として、漏れおよびスイッチング時間に伴う問題がある。
本開示の様々な代表的な実施形態は、複数の供給電圧を有する集積デバイスに関する。本開示のさらなる代表的な実施形態は、複数供給電圧デバイスの電力投入/切断制御(POC)回路網内の電力消費を低減させる方法に関する。本開示のさらなる代表的な実施形態は、複数供給電圧デバイスのPOC回路網内の電力消費を低減させるシステムに関する。
複数供給電圧デバイスは、第1の供給電圧で動作するコア回路網と、コア回路網に結合された制御回路網とを含む。制御回路網は、制御信号を伝送するように構成される。制御回路網は、コア回路網の電力状態を検出するように構成された増加/減少検出器を含む。制御回路網は、増加/減少検出器に結合された処理回路をさらに含み、電力状態に基づいて制御信号を生成するように構成される。制御回路網は、増加/減少検出器に結合された1つまたは複数のフィードバック回路をさらに含む。1つまたは複数のフィードバック回路は、フィードバック信号を提供して前記増加/減少検出器の電流容量を調整するように構成される。
複数供給電圧デバイスの電力投入/切断制御(POC)回路網内の電力消費を低減させる方法は、第1の供給電圧が既にオンであるときに第2の供給電圧の電力投入を検出するステップと、電力投入の検出に応答してPOC回路網の電力投入/切断検出器の電流容量を低減させるステップと、第1の供給電圧がオンであるときに第2の供給電圧の電力減少を検出するステップと、電力減少の検出に応答して電力投入/切断検出器の電流容量を増大させるステップとを含む。
複数供給電圧デバイスの電力投入/切断制御(POC)回路網内の電力消費を低減させるシステムは、第1の供給電圧が既にオンであるときに第2の供給電圧の電力投入を検出する手段を含む。このシステムは、電力投入の検出に応答してPOC回路網の電力投入/切断検出器の電流容量を低減させる手段をさらに含む。このシステムは、第1の供給電圧がオンであるときに第2の供給電圧の電力減少を検出する手段と、電力減少の検出に応答して電力投入/切断検出器の電流容量を増大させる手段とをさらに含む。
以上、本開示の以下の詳細な説明をよりよく理解できるように、実施形態の特徴および技術的利点についてかなり大まかに概説した。本開示の請求項に係る発明をなす実施形態のさらなる特徴および利点について、以下で説明する。開示される概念および特有の実施形態は、本開示と同じ目的を実施する他の構造を修正または設計するための基礎として容易に利用できることが、当業者には理解されるはずである。そのような同等の構造は、添付の特許請求の範囲に記載の本開示の思想および範囲から逸脱しないことも、当業者には理解されるはずである。本開示の特徴であると考えられる新規な特徴は、さらなる目的および利点とともにその構成と動作方法の両方に関して、以下の説明から、添付図面と併せて考えるとよりよく理解されるであろう。しかし、それぞれの図は、例示および説明のみを目的として提供され、本開示の制限を定義しようとするものではないことが特に理解されるものとする。
本開示をより完全に理解するために、添付図面と併せて以下の説明を次に参照されたい。
複数供給電圧デバイスに対する従来のPOCシステムを示す回路図である。 図1のPOC回路内の信号の相互作用を提示するグラフである。 本開示の教示によって構成された電力投入制御(POC)回路網を有する集積回路(IC)デバイスを示すブロック図である。 本開示の教示によって構成されたPOC回路網を示すブロック図である。 本開示の教示によって構成された別のPOC回路網を示す回路図である。 本開示の教示によって構成されたさらなるPOC回路網を示す回路図である。 本開示の教示によって構成されたさらに別のPOC回路網を示す回路図である。 本開示の教示による一実施形態を実施する処理ブロックを示すフロー図である。 例示的な無線通信システムを示す図である。
図3Aを次に参照すると、本開示の一実施形態によって構成された電力投入制御(POC)回路網305を有する集積回路(IC)デバイス30を示すブロック図が提示される。ICデバイス30は、VI/O300およびVcore301などの複数の電源によって電力供給される組み込み構成要素を含む集積回路である。VI/O300およびVcore301は、いくつかの異なる電圧レベルの電源を、ICデバイス30内の異なる構成要素および回路網に供給する。2つのそのような組み込み回路網は、I/O回路網302およびコア回路網303である。I/O回路網302は、VI/O300によって提供される電圧レベルで動作する。コア回路網303は、Vcore301によって提供される電圧レベルで動作する。この電圧レベルは通常、VI/O300によって提供される電圧より低い電圧である。I/O回路網302とコア回路網303は、異なる電圧で動作するため、通信のためにレベルシフタ304を通じてともに結合される。レベルシフタ304は、I/O回路網302とコア回路網303の間で行われるあらゆる通信の電圧レベルを本質的に変える。
POC回路網305は、コア回路網303の状態を感知し、I/O回路網302およびレベルシフタ304へPOC信号を伝送する。POC信号は、I/O回路網302およびレベルシフタ304をオンまたはオフにする。これにより、I/O回路網302によって受け取られる迷走信号がICデバイス30の外部のデバイスまたは構成要素へ誤って伝送されるのを防止する。
図3Bは、本開示の一実施形態によって構成されたPOC回路網305を示すブロック図である。POC回路網305は、電力増加/減少検出器306、処理回路307、およびフィードバック回路網310を含む。処理回路307は、信号処理装置308および出力バッファ309から構成される。VI/O300がオンであり、Vcore301がオフであるとき、電力増加/減少検出器306は信号処理装置308に検出信号を提供し、信号処理装置308は、この検出信号を処理して、処理された信号を出力バッファ309へ伝送する。次いで出力バッファ309は、処理された信号を調整してPOC信号311にし、次いでPOC信号311は、I/O回路網302へ伝送される。途中、フィードバック回路網310が信号処理装置308からフィードバックを受け取り、その信号を電力増加/減少検出器306へフィードバックする。電力増加/減少検出器306は、フィードバック信号を使用して、電力増加/減少検出器306の電流容量を調整する。Vcore301がオフまたはロー状態であるとき、このフィードバック信号により、電力増加/減少検出器306は最大電流容量を選択することができる。この最大電流容量状態で、電力増加/減少検出器306は、電力増加/減少検出器306の回路構成に応じて、Vcore301の電力が増加するか、もしくは減少するか、またはその両方のときにそれを検出する感度が高くなる。
VI/O300がオンであるときにVcore301の電力が増加するとき、電力増加/減少検出器306は電力増加を検出し、信号処理装置308へ伝送される検出信号の値を変化させる。次いで処理検出信号は、出力バッファ309によって調整されて変化されたPOC信号311になり、I/O回路網302へ伝送される。変化する信号が信号処理回路307を通じて処理されている状態で、フィードバック回路網310は新しいフィードバック信号を受け取る。このフィードバック信号は、電力増加/減少検出器306内へ入力されると、電力増加/減少検出器306内の電流容量を低減させる。この電流容量の低減は、電力増加/減少検出器306がVI/O300およびVcore301に接続されているため、電力増加/減少検出器306を通じて放散されうる漏れ電流の量を制限および低減させる。
図4は、本開示の一実施形態によって構成されたPOC回路網40の回路図である。POC回路網40は、POC回路網305(図3Aおよび3B)に類似の処理領域、すなわち電力増加/減少検出器306、信号処理装置308、出力バッファ309、およびフィードバック回路網310を有する。POC回路網40はまた、POC信号311を生成し、VI/O300およびVcore301に結合される。図4に示す実施形態に示すように、電力増加/減少検出器306は、ともに直列に結合された複数のトランジスタM4〜M7を備える。トランジスタM4〜M7の各ゲートはVcore301に結合され、トランジスタM4のソース端子はVI/O300に結合される。トランジスタM4およびM5はp型トランジスタであり、トランジスタM6およびM7はn型トランジスタである。したがって、Vcore301がオフ、すなわちロー状態であるとき、トランジスタM4およびM5はオンに切り換えられ、トランジスタM6およびM7はオフに切り換えられる。
一方、Vcore301がオン、すなわちハイ状態であるとき、トランジスタM4およびM5は非常に弱くなり、トランジスタM6およびM7は強くオンに切り換えられる。M6およびM7がオンになると、反転増幅器への入力の電圧がVSSになる。VSSは、VI/Oと比較すると論理ロー信号である。VSSは、論理ロー信号として設計され、接地、0V、または論理ロー信号を表わす何らかの他の選択された電圧レベルを含むことができる。したがって、Vcore301がオフであるとき、トランジスタM4およびM5は、反転増幅器400への入力の電圧レベルをVI/O300に引き上げる。したがって、反転増幅器400への入力は、Vcore301がオフであるときはハイであり、Vcore301がオンであるときはローである。次いで反転増幅器400は、検出信号を増幅して反転させてから、反転バッファ401へ伝送し、POC信号311に対して調整して反転させる。
フィードバック回路網310は、トランジスタM4と並列に接続されたトランジスタM8を備える。トランジスタM8もまたp型トランジスタとして構成され、したがって、反転増幅器400からのフィードバック信号がハイであるとき、トランジスタM8はオフに切り換えられ、フィードバック信号がローであるとき、トランジスタM8はオンに切り換えられる。したがって、Vcore301がオフであり、ハイの検出信号を生成するとき、反転増幅器400は、その信号を反転させて論理ローにし、それによってトランジスタM8をオンに切り換える。Vcore301の電力が投入されると、検出信号は論理ローに変化し、それによって反転増幅器400からのフィードバック信号を論理ハイに変化させ、それによってトランジスタM8をオフにする。トランジスタM8がオフであるとき、電力増加/減少検出器306の電流容量は低減され、すなわち、ロー信号が増幅されるため、トランジスタM8を通じてより小さい電流が流れる。M4およびM5のゲート端子上のVcore301によって引き起こされる電圧レベルは、何らかのグリッチまたは迷走信号状況にあり、M4およびM5を通じて漏れを引き起こす可能性がある。反転増幅器400からトランジスタM8に対するフィードバック信号を受け取るため、Vcore301の電力が減少したとき、フィードバック信号は論理ハイから論理ローに迅速に切り換わり、次いでトランジスタM8をオンに切り換える。したがって、図4に示す回路構成では、電力増加/減少検出器40は、Vcore301の電力が減少していることを既存のPOC回路網より迅速に検出する。
図5は、本開示の一実施形態によって構成されたPOC回路網50を示す回路図である。POC回路網50は、電力増加/減少検出器306内に、POC回路網40(図4)に類似の形でともに結合された複数のトランジスタM4〜M7を備え、各ゲートがVcore301に結合され、トランジスタM4のソース端子がVI/O300に結合される。信号処理装置308は反転増幅器400を備え、出力バッファ309は反転バッファ401を含む。POC回路網50はPOC信号311を生成し、POC信号311は、POC回路網50が結合されたI/O回路網へ伝送される。POC回路網50では、トランジスタM7と並列に結合されたトランジスタM9およびM10によって、フィードバック回路網310が構成される。トランジスタM6、M7、M10は、同じタイプのn型であり、または電力投入の検出を速めるために閾値が低いn型トランジスタとすることができる。トランジスタM9は、反転バッファ401の出力からフィードバック信号を受け取り、トランジスタM10のゲートは、Vcore301に接続される。
動作の際には、VI/O300がオンであり、Vcore301がオフであるとき、反転増幅器400は、VI/O300によって論理ハイ信号を受け取り、この信号は、反転増幅器400によって増幅および反転され、次いで反転バッファ401によって調整および反転されると、論理ハイフィードバック信号を提供する。このハイ信号は通常、フィードバック回路網310内のM9をオンに切り換える。しかし、M6、M7、およびM10がすべてオフであるため、トランジスタM9をオンに切り換えるためのチャネルがトランジスタM9内に形成されない。Vcore301の電力が投入されると、M4およびM5は非常に弱くなり、M6、M7、およびM10はオンに切り換わり、それによってM9は、そのゲートが既に論理ハイ入力に接続されているため、直ちにオンに切り換わる。M6およびM7がオンに切り換わると、反転増幅器400への入力を論理ロー信号、すなわちVSSに引き下げる。反転増幅器400に入力されるロー検出信号は、増幅および反転され、次いで反転バッファ401で再び調整および反転される。反転バッファ401がロー信号を出力した後、そのローをトランジスタM9にフィードバックすることでM9をオフに切り換え、M9をオフに切り換えることでトランジスタM10内のチャネル形成を停止させるため、トランジスタM10もオフに切り換わる。したがって、図5に示すPOC回路網50の構成は、Vcore301の電力が投入されることを既存のPOC回路網より速く検出するように動作しながら、それでもなおVcore301がオンである間に漏れ電流の量を低減させる。トランジスタM9によって使用されるフィードバック信号により、電力増加/減少検出器306は、その電流容量を調整することができ、それによって検出速度を改善すると同時に漏れ電流を低減させる。
図6は、本開示の一実施形態によって構成されたPOC回路網60を示す回路図である。POC回路網60は、POC回路網40(図4)とPOC回路網50(図5)の両方の回路構成によって構成されたフィードバック回路網310を含む。したがって、複数のトランジスタM4〜M7が電力増加/減少検出器306を構成する。フィードバック回路網310は、トランジスタM4と並列に結合されたトランジスタM8と、トランジスタM7と並列に結合されたトランジスタM9およびM10とを含む。電力増加/減少検出器306からの検出信号は、信号処理装置308の反転増幅器400への入力を提供し、反転増幅器400は、出力バッファ309の反転バッファ401へ入力するために、この検出信号を増幅して反転させる。次いで、調整および反転されたPOC信号311は、システムの適当なI/Oおよびレベルシフタ回路網へ伝送される。フィードバックトランジスタM8は、反転増幅器400の出力からそのフィードバック信号を取得し、フィードバックトランジスタM9は、反転バッファ401の出力からそのフィードバック信号を取得する。POC回路網40(図4)およびPOC回路網50(図5)に関して記載したように、これらのフィードバック信号を使用して、POC回路網60は、電力投入段と電力切断段の両方でVcore301を迅速に検出する速度を増大させることができる。同時に、フィードバック回路網310では、POC回路網60が電力増加/減少検出器306の電流容量を調整する能力を提供するため、Vcore301の通常動作期間中に望ましくない漏れ電流を低減させることもできる。
POC回路網40(図4)、POC回路網50(図5)、およびPOC回路網60(図6)に関して記載の実施形態にはそれぞれ独自の利点があることに留意されたい。たとえば、POC回路網50(図5)は、かなり改善された性能特性を有することができ、非常に小さくて薄い酸化物回路がシリコン全体に追加される。したがって、図示の実施形態のそれぞれ、ならびに本開示の様々な追加および/または代替の実施形態は、既存のシステムおよび方法に対する改善を表す。
図7は、本開示の一実施形態を実施する処理ブロックを示すフロー図である。ブロック700では、第1の供給電圧が既にオンであるときに、第2の供給電圧の電力投入が検出される。ブロック701では、電力投入の検出に応答して、POC回路網の電力投入/切断検出器の電流容量が低減される。ブロック702では、第1の供給電圧がオンであるときに、第2の供給電圧の電力減少が検出される。ブロック703では、電力減少の検出に応答して、電力投入/切断検出器の電流容量が増大される。
図8は、例示的な無線通信システムを示す図である。いくつかの実施形態では、システム800は、複数の遠隔機器820〜824および複数の基地局850〜852を含む。典型的な無線通信システムは、より多くの遠隔機器および基地局を有することができることを理解することができる。遠隔機器820〜824は、上記で論じたように、電力検出を有する複数の半導体デバイス830〜834を含む。図8は、基地局850〜852から遠隔機器820〜824への順方向リンク信号880、および遠隔機器820〜824から基地局850〜852への逆方向リンク信号890を示す。
他の実施形態において、図8では、遠隔機器820を携帯電話として示し、遠隔機器822を携帯型コンピュータとして示し、遠隔機器824を無線ローカルループシステム内の固定位置遠隔機器として示す。たとえば、遠隔機器は、携帯電話、ハンドヘルドパーソナル通信システム(PCS)機器、パーソナルデジタルアシスタントなどの携帯型データ機器、ナビゲーションデバイス(たとえば、GPS対応デバイス)、セットトップボックス、音楽再生装置、ビデオ再生装置、娯楽機器、計測機器などの固定位置データ機器、あるいはデータもしくはコンピュータ命令、またはこれらの任意の組合せを記憶または検索する任意の他のデバイスとすることができる。図8は、本開示の教示による遠隔機器を示すが、本開示は、これらの例示的な図示の機器に限定されるものではない。本開示のデバイスは、半導体デバイスを含む任意のデバイスで適切に用いることができる。
特有の回路について述べてきたが、開示した回路のすべてが本開示を実施するために必要とされるわけではないことが、当業者には理解されるであろう。さらに、本開示に焦点を維持するため、特定のよく知られている回路については説明していない。同様に、説明では特定の位置で論理「0」または「ロー」および論理「1」または「ハイ」に言及するが、本開示の動作に影響を及ぼすことなく、論理値を交換し、それに応じて回路の残り部分を調整できることが、当業者には理解される。
本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲に規定される本開示の思想および範囲から逸脱することなく、様々な変形、置換、および変更を本発明に加えることができることを理解されたい。さらに、本願の範囲は、本明細書に記載の処理、機械、製造、組成物、手段、方法、およびステップの特定の実施形態に限定されるものではない。本開示の実施形態から当業者には容易に理解されるように、本開示によれば、本明細書に記載の対応する実施形態と実質上同じ機能を実行しまたは実質上同じ結果を実現する、現在存在するまたは将来開発される処理、機械、製造、組成物、手段、方法、またはステップを利用することができる。したがって、添付の特許請求の範囲は、そのような処理、機械、製造、組成物、手段、方法、またはステップを範囲内に含むものとする。
30 集積回路デバイス
40、50、60、305 電力投入制御(POC)回路網
300 VI/O
301 Vcore
302 I/O回路網
303 コア回路網
304 レベルシフタ
306 電力増加/減少検出器
307 処理回路
308 信号処理装置
309 出力バッファ
310 フィードバック回路網
311 POC信号
400 反転増幅器
401 反転バッファ
M4、M5、M6、M7、M8、M9、M10 トランジスタ

Claims (5)

  1. 第1の供給電圧で動作するコア回路網と、
    前記コア回路網に結合され、制御信号を伝送するように構成された制御回路網と、
    を備え、
    前記制御回路網は、
    前記コア回路網の電力状態を検出して検出信号を生成するように構成された増加/減少検出器と、
    前記増加/減少検出器に結合され、前記検出信号に基づいて前記制御信号を生成するように構成された処理回路と、
    前記増加/減少検出器に結合され、フィードバック信号を提供して前記増加/減少検出器の電流容量を調整するように構成された1つまたは複数のフィードバック回路と、を備え、前記フィードバック信号は、前記検出信号の反転増幅された信号に基づいて生成され、
    前記増加/減少検出器は、
    第2の供給電圧に結合され、前記第1の供給電圧の電力が減少するとオンに切り換わり、前記第1の供給電圧の電力が投入されるとオフに切り換わるように構成された少なくとも1つの第1のトランジスタと、
    前記少なくとも1つの第1のトランジスタに直列に結合され、前記第1の供給電圧に結合され、前記第1の供給電圧の電力が投入されるとオンに切り換わり、前記第1の供給電圧の電力が減少するとオフに切り換わるように構成された少なくとも1つの第2のトランジスタと、
    前記少なくとも1つの第1のトランジスタおよび前記少なくとも1つの第2のトランジスタの間に直列に結合された少なくとも1つの第3のトランジスタと、
    を備え、
    前記1つまたは複数のフィードバック回路のうちの1つのフィードバック回路は、前記少なくとも1つの第2のトランジスタと並列に結合され、前記第1の供給電圧の電力が投入されたことを前記処理回路が示すときオフに切り換わるように構成された複数の第2のフィードバックトランジスタを備え、前記複数の第2のフィードバックトランジスタのうち1つのゲートは前記検出信号の反転増幅された信号が再度反転増幅された信号を受け取るように結合され、前記複数の第2のフィードバックトランジスタのうち他の1つのゲートは前記第1の供給電圧に結合された複数供給電圧デバイス。
  2. 前記1つまたは複数のフィードバック回路は、前記少なくとも1つの第1のトランジスタと並列に結合され、前記検出信号の反転増幅された信号を受け取るように結合され、前記第1の供給電圧の電力が投入されたことを前記処理回路が示すとオフに切り換わるように構成された1つまたは複数の第1のフィードバックトランジスタを備える請求項1に記載の複数供給電圧デバイス。
  3. 前記1つまたは複数のフィードバック回路は、
    前記少なくとも1つの第1のトランジスタと並列に結合され、前記検出信号の反転増幅された信号を受け取るように結合された1つまたは複数の第1のフィードバックトランジスタを備え、
    前記1つまたは複数の第1のフィードバックトランジスタは、前記第1の供給電圧の電力が投入されたことを前記処理回路が示すときオフに切り換わるように構成された請求項1に記載の複数供給電圧デバイス。
  4. 第2の供給電圧で動作し、前記コア回路網および前記制御回路網に結合され、前記制御信号を受け取るように構成された入出力(I/O)回路網をさらに備える請求項1に記載の複数供給電圧デバイス。
  5. コア回路網が、第1の供給電圧で動作するステップと、
    前記コア回路網に結合された制御回路網が、制御信号を伝送するステップと、
    を含み、
    前記制御信号を伝送するステップは、
    増加/減少検出器が、前記コア回路網の電力状態を検出して検出信号を生成するステップと、
    前記増加/減少検出器に結合された処理回路が、前記検出信号に基づいて前記制御信号を生成するステップと、
    前記増加/減少検出器に結合された1つまたは複数のフィードバック回路が、フィードバック信号を提供して前記増加/減少検出器の電流容量を調整するステップと、を含み、前記フィードバック信号は、前記検出信号の反転増幅された信号に基づいて生成され、
    前記検出信号を生成するステップは、
    第2の供給電圧に結合された少なくとも1つの第1のトランジスタが、前記第1の供給電圧の電力が減少するとオンに切り換わり、前記第1の供給電圧の電力が投入されるとオフに切り換わるステップと、
    前記少なくとも1つの第1のトランジスタに直列に結合され、前記第1の供給電圧に結合された少なくとも1つの第2のトランジスタが、前記第1の供給電圧の電力が投入されるとオンに切り換わり、前記第1の供給電圧の電力が減少するとオフに切り換わるステップと、
    を含み、
    前記増加/減少検出器は、前記少なくとも1つの第1のトランジスタおよび前記少なくとも1つの第2のトランジスタの間に直列に結合された少なくとも1つの第3のトランジスタを備え、
    前記1つまたは複数のフィードバック回路のうちの1つのフィードバック回路は、前記少なくとも1つの第2のトランジスタと並列に結合された複数の第2のフィードバックトランジスタを備え、
    前記電流容量を調整するステップは、
    前記複数の第2のフィードバックトランジスタが、前記第1の供給電圧の電力が投入されたことを前記処理回路が示すときオフに切り換わるステップを含み、前記複数の第2のフィードバックトランジスタのうち1つのゲートは前記検出信号の反転増幅された信号が再度反転増幅された信号を受け取るように結合され、前記複数の第2のフィードバックトランジスタのうち他の1つのゲートは前記第1の供給電圧に結合された、複数供給電圧デバイスの動作方法。
JP2011549238A 2009-02-04 2010-02-03 複数供給電圧の電力増加/減少検出器 Active JP5890181B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/365,559 US8063674B2 (en) 2009-02-04 2009-02-04 Multiple supply-voltage power-up/down detectors
US12/365,559 2009-02-04
PCT/US2010/023081 WO2010091105A2 (en) 2009-02-04 2010-02-03 Multiple supply-voltage power-up/down detectors

Publications (2)

Publication Number Publication Date
JP2012517193A JP2012517193A (ja) 2012-07-26
JP5890181B2 true JP5890181B2 (ja) 2016-03-22

Family

ID=42331075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011549238A Active JP5890181B2 (ja) 2009-02-04 2010-02-03 複数供給電圧の電力増加/減少検出器

Country Status (11)

Country Link
US (1) US8063674B2 (ja)
EP (2) EP3474450A1 (ja)
JP (1) JP5890181B2 (ja)
KR (1) KR101301285B1 (ja)
CN (2) CN102301596B (ja)
BR (1) BRPI1008813A2 (ja)
DK (1) DK2394364T3 (ja)
ES (1) ES2801977T3 (ja)
HU (1) HUE050824T2 (ja)
TW (1) TW201105035A (ja)
WO (1) WO2010091105A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570077B2 (en) 2010-12-17 2013-10-29 Qualcomm Incorporated Methods and implementation of low-power power-on control circuits
US8612789B2 (en) 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
US8667192B2 (en) * 2011-02-28 2014-03-04 Xilinx, Inc. Integrated circuit with programmable circuitry and an embedded processor system
DE102012203043A1 (de) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren
ES2962232T3 (es) 2015-12-30 2024-03-18 Dexcom Inc Sistemas y métodos de sensor de analito transcutáneo
US10094859B1 (en) * 2017-07-19 2018-10-09 Invecas, Inc. Voltage detector
US11382540B2 (en) 2017-10-24 2022-07-12 Dexcom, Inc. Pre-connected analyte sensors
US11331022B2 (en) 2017-10-24 2022-05-17 Dexcom, Inc. Pre-connected analyte sensors
US10514742B2 (en) * 2017-12-28 2019-12-24 Nxp B.V. Power down signal generating circuit
US10955864B2 (en) * 2018-03-06 2021-03-23 Arm Limited Context-aware power network
CN110248149B (zh) * 2018-10-19 2022-07-19 浙江大华技术股份有限公司 一种硬盘录像机dvr供电的方法及装置
EP3713089A1 (en) * 2019-03-22 2020-09-23 Nexperia B.V. Power supply detection circuit
JP6886545B1 (ja) * 2020-05-07 2021-06-16 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置
TWI795870B (zh) * 2020-11-06 2023-03-11 大陸商廣州印芯半導體技術有限公司 影像感測器以及影像感測方法
US11711076B2 (en) * 2021-04-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Power on control circuits and methods of operating the same
US11923840B1 (en) * 2022-11-11 2024-03-05 Nxp B.V. Power down signal generator

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602698A1 (de) * 1985-04-16 1986-10-16 SMS Schloemann-Siemag AG, 4000 Düsseldorf Walzgeruest mit axial verschiebbaren walzen
JPH01223820A (ja) * 1988-03-02 1989-09-06 Nec Corp パワーオン信号発生回路
US5130569A (en) 1991-03-12 1992-07-14 Harris Corporation Power-on reset circuit
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5723990A (en) * 1995-06-21 1998-03-03 Micron Quantum Devices, Inc. Integrated circuit having high voltage detection circuit
US5781051A (en) * 1996-07-26 1998-07-14 Exel Microelectronics, Inc. Power-up detector for low power systems
US6646844B1 (en) 1999-12-15 2003-11-11 Motorola, Inc. Apparatus for power-on disable in a multiple power supply system and a method therefor
KR100343380B1 (ko) * 2000-10-19 2002-07-15 윤종용 전압 레벨 검출회로 및 이를 이용한 전압 발생회로
FR2822956B1 (fr) 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
WO2003088289A2 (en) * 2002-04-12 2003-10-23 University Of Rochester Dual threshold voltage and low swing domino logic circuits
KR100487526B1 (ko) * 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
US7057907B2 (en) * 2003-11-21 2006-06-06 Fairchild Semiconductor Corporation Power converter having improved control
US7348814B2 (en) * 2004-08-24 2008-03-25 Macronix International Co., Ltd. Power-on reset circuit
KR100636933B1 (ko) 2004-11-15 2006-10-19 주식회사 하이닉스반도체 파워 온 리셋 회로
KR101097031B1 (ko) * 2005-06-06 2011-12-22 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 저전력의 저전압 검출 방법, 저전력의 전압 검출 회로 및 저전력 전압 검출 회로 형성 방법
JP2006352204A (ja) * 2005-06-13 2006-12-28 Seiko Epson Corp 電位検出回路及びそれを備える半導体集積回路
US7295052B2 (en) 2005-08-03 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Regenerative power-on control circuit
US7253655B2 (en) 2005-09-01 2007-08-07 Micron Technology, Inc. Output driver robust to data dependent noise
CN101379406A (zh) 2006-02-09 2009-03-04 Nxp股份有限公司 用于检测电压供电源关断状况的电路布置和方法
KR100788356B1 (ko) * 2006-10-26 2008-01-02 동부일렉트로닉스 주식회사 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기
JP2008219486A (ja) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc パワーオン検知回路

Also Published As

Publication number Publication date
JP2012517193A (ja) 2012-07-26
WO2010091105A2 (en) 2010-08-12
KR20110132360A (ko) 2011-12-07
US20100194200A1 (en) 2010-08-05
CN102301596A (zh) 2011-12-28
BRPI1008813A2 (pt) 2018-02-06
EP2394364B1 (en) 2020-03-25
US8063674B2 (en) 2011-11-22
ES2801977T3 (es) 2021-01-15
EP2394364A2 (en) 2011-12-14
DK2394364T3 (da) 2020-05-18
CN107491156B (zh) 2022-02-08
WO2010091105A3 (en) 2010-09-30
KR101301285B1 (ko) 2013-08-28
CN102301596B (zh) 2017-07-28
TW201105035A (en) 2011-02-01
HUE050824T2 (hu) 2021-01-28
CN107491156A (zh) 2017-12-19
EP3474450A1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
JP5890181B2 (ja) 複数供給電圧の電力増加/減少検出器
US8289060B2 (en) Pulsed state retention power gating flip-flop
TWI712264B (zh) 溫度不穩定性感知電路及用於此電路的方法
US7772887B2 (en) High signal level compliant input/output circuits
US20100026362A1 (en) High signal level compliant input/output circuits
KR20120100238A (ko) 반도체 장치, 이의 동작 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템
US11404094B2 (en) Transmitter circuitry with N-type pull-up transistor and low output voltage swing
US20100026348A1 (en) High signal level compliant input/output circuits
TWI694320B (zh) 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置
US20180096712A1 (en) Bandgap with system sleep mode
USRE47432E1 (en) Output stage circuit
US10594265B2 (en) Semiconductor device and semiconductor integrated circuit using the same
TWI495279B (zh) 連結校準技術及晶片與系統
KR101171679B1 (ko) 저누설 전력 검출 회로, 검출 시스템 및 검출 방법
US9154092B2 (en) Amplification circuit of semiconductor apparatus
US7539467B1 (en) Low leakage IC input structures including slaved standby current shut-off and increased gain for tighter hysteresis
KR102478114B1 (ko) 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법
US7692455B2 (en) Semiconductor devices for receiving a current mode signal and methods of operating the same
JP2016526821A (ja) 自己バイアス受信機
US20240097672A1 (en) Power Switching Circuitry with Feedback Control
US10382041B2 (en) Buffer circuit
JP2011014575A (ja) 半導体集積回路
KR20000000993A (ko) 데이타 입력버퍼
TW201308898A (zh) 具調節功能之緩衝器電路及其調節電路
KR20020001456A (ko) 저전압 데이터 출력버퍼

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131129

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160218

R150 Certificate of patent or registration of utility model

Ref document number: 5890181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250