TW201105035A - Multiple supply-voltage power-up/down detectors - Google Patents

Multiple supply-voltage power-up/down detectors Download PDF

Info

Publication number
TW201105035A
TW201105035A TW99103432A TW99103432A TW201105035A TW 201105035 A TW201105035 A TW 201105035A TW 99103432 A TW99103432 A TW 99103432A TW 99103432 A TW99103432 A TW 99103432A TW 201105035 A TW201105035 A TW 201105035A
Authority
TW
Taiwan
Prior art keywords
power
feedback
transistors
signal
network
Prior art date
Application number
TW99103432A
Other languages
English (en)
Inventor
Chang-Ki Kwon
Vivek Mohan
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42331075&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201105035(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201105035A publication Critical patent/TW201105035A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Description

201105035 六、發明說明: 【發明所屬之技術領域】 本發明大體上係關於積體電路裝置,且更特定言之係關 於多重電源電壓裝置之電力啟動/切斷偵測器。 【先前技術】 隨著技術進步,在積體電路内包括愈來愈多裝置及組件 之能力一直在增加。半導體製造技術已允許此等嵌入式麥 置變得更小且電壓要求更低,同時仍以高速操作。然而, 由於此等新積體裝置經常與較舊技術裝置或舊版產品介面 連接,因此積體電路内之輸入/輸出(1/0)電路已保持在較 高細作電壓以與此等較舊系統之較高電壓要求介面連接。 因此,許多較新積體電路裝置包括雙電源:用於内部操作 或核心應用之一較低電壓電源及用於1/〇電路及裝置之第 二較局電壓電源。 核心裝置及應用程式經由1/0裝置與積體組件外部之操 作通信。為了促進核心褒置與I/O裝置之間的通信,採用 位準偏移器。由於1/0裝置經由位準偏移器連接至核心裝 置’因此問題會在核心裝置雷六 珉罝電力切斷時發生。電力切斷 電力衰減為裝置操作未迫近哎 个、处4小在進仃中時用於節省
之常見技術。舉例而兮,总社、A 而。右核心網路電力衰減,則不管是 否通過雜散電流等等,位準 、 ^偏移@有可能可將信號發送至 I/O裝置以用於傳輸。u ^ m 0裝置饭疋核心裝置已開始此通 5,且因此將錯誤信號傳輸至外部環境中。 已發現當核心網路電力切斷 叮呎ι/υ裝置處於已知狀態 146350.doc 201105035 中為有用的。為了保證此等已知狀態,解決方案已包括添 加用於管理額外外部信號以控制1/〇電路之硬體或軟體。 藉由使用此等外部信號,無論何時核心電力衰減,1/〇電 路可經控制(例如,處於已知狀態中)。然而,不管使用硬 體或軟體實施此外部信號管理系統,仍將相當大量之延遲 添加至積體裝置之操作中。儘管硬體稱微快於軟體控制, 但I/O裝置側上之顯著額外電力漏泄往往會引起硬體解決 方案的問題。 一種目前使用令之硬體解決方案提供電力啟動/切斷偵 測器以在内部產生電力開啟/關閉控制(POC)信號。p〇c信 號指示I/O裝置核心裝置何時停機。圖i為說明用於多重電 源電壓裝置之標準POC系統1 〇之電路圖。p〇c系統丨〇由三 功能區塊構成:電力啟動/切斷偵測器1〇〇、信號放大器 ιοί及輸出級102。電力啟動/切斷偵測器1〇〇具有1>]^1〇3電 日日體Ml及NMOS電晶體M2-M3。M1-M3中之每一者之閘極 鳊子連接至核心電源1 〇3,vc()re。當核心電源! 〇3電力衰減 時,M2及M3斷開而Ml接通,從而將至放大器1〇5之輸入 節點上拉至VI/0,亦即,1/0電源104。將「高」信號輸入 至放大器105,該放大器105使輸出反相為「低」信號。在 輸出級102中,在輸出緩衝器1〇6中處理來自放大器1〇5之 低信號且再次使該低信號反相為用於p〇c 1〇7之高信號。 用於POC 107之高信號傳輸至1/〇電路,其指示核心電源 103已停機。 當核心電源103,Ve()re開啟時,M1變得非常弱且厘2與 I46350.doc 201105035 M3兩者強接通’從而將至放大器1 〇5之輸入節點拉至 Vss,亦即,核心電源103。vss被認為邏輯低信號。因 此,放大器105使其反相為高信號,該高信號接著在輸出 緩衝器106中經處理且再次反相為低信號。當1/〇電源1〇4 開啟且核心電源103電力衰減時或當核心電源} 〇3在I/O電 源104電力啟動之前電力啟動時,此信號偵測過程可接受 地操作。然而,當I/O電源104在核心電源i 03電力啟動之 前電力啟動時,實質電流漏泄可在電力啟動/切斷偵測器 100或在POC 10中發生。 在I/O電源104開啟且核心電源1 〇3關閉之情形下,μ 1接 通同時M2及M3斷開。當核心電源ι〇3接著電力啟動時, M2及M3接通,且Ml變得非常弱。然而,在厘丨可完全斷 開之前’存在電力啟動/切斷偵測器1 〇〇内之所有三個電晶 體均開啟之時期。因此,形成至接地之虛短路,從而引起 大量電流自I/O電源104流動至地。此「短時脈衝波形干擾 (glitch)」電流消耗不必要的電力。 為了減小此雜散功率消耗,可採用一種解決方案減小電 晶體M1-M3之尺寸。藉由減小M1_M3之尺寸,可穿過電晶 體之電流之實際數量實際上有限。然而,由於如今電晶體 車又小’因此其切換速度亦減小。減小之切換速度轉化為偵 測核心電源電壓103之電力啟動/切斷中之較小敏感度或電 力啟動/切斷事件之較長處理時間。 圖2為呈現圖iipoc電路10中之信號交互作用之圖式2〇 的說明。圖式20包括電源圖式21及POC圖式22。當I/O電源 146350.doc 201105035 1.04電力啟動時’存在穩定增加直至其達到vI/Q » p〇c 107 在I/O電源104電力啟動時追隨I/O電源1 〇4以達到高位準。 同樣地’當I/O電源104在時間200在Vi/〇維持穩定.日夺,p〇c 107在高信號保持穩定。當核心電源1 〇3在時間2〇 1開始電 力開啟時,電力啟動/切斷偵測器1〇〇(圖〗)花費少許時間以 貫際上彳貞測此新功率位準。一旦彳貞測到,則在時間202, POC 107切換至低值。POC 107此後應保持在低位準直至 核心電源103在時間203與205之間電力衰減。此外,由於 電力啟動/切斷偵測器100(圖1)花費少許時間以實際上偵測 新功率位準,因此POC 1〇7保持在低狀態直至時間2〇4,此 時電力切斷實際上由電力啟動/切斷偵測器1〇〇偵測。在時 間202與204之間的此低狀態時間被稱為正常操作區域。一 旦核心電源103在時間205完全關閉或電力衰減,則將至放 大器105(圖1)之輸入再次上拉至高信號。p〇c 1〇7接著將 在I/O電源104亦在時間206與207之間電力切斷時追隨j/〇電 源 104。 在I/O電源1 04與接地之間的漏電流可由於較小電晶體尺 寸而減少。因此,在時間201與205期間,減少任何發生之 •漏泄。然而,此減少之漏泄以較快偵測為代價而出現。若 . POC電路10可包括較低臨限值或較大電晶體,則切換/偵測 時間將更快。舉例而言,當核心電源丨〇3在時間2〇丨開始電 力啟動時,電力啟動/切斷偵測器1〇〇之較低臨限值或較大 電晶體將在時間208而非時間202偵測電力啟動。此外,當 核心電源1〇3在時間203開始電力切斷時,電力啟動/切斷 146350.doc 201105035 偵測器1 00將在時間209而非時間204偵測電力切斷。此增 加可由在時間202至204對時間208至209之時間週期之間的 差表示。因此’習知解決方案仍具有關於漏泄及切換時間 之問題。 【發明内容】 本發明之各種代表性實施例係關於具有多重電源電壓之 積體裝置。本發明之其他代表性實施例係關於用於減小多 重電源電壓裝置之電力開啟/關閉控制(p〇c)網路中之功率 消耗的方法。本發明之額外代表性實施例係關於用於減小 多重電源電壓裝置之POC網路中之功率消耗的系統。 多重電源電壓裝置包括以第一電源電壓操作之核心網路 及耦合至核心網路之控制網路。控制網路經組態以傳輸控 制信號❶控制網路包括一啟動/切斷(啟動/切斷)偵測器, 該啟動/切斷偵測器經組態以偵測核心網路之電源狀態。 控制網路進一步包括處理電路,該處理電路耦合至啟動/ 切斷偵測器且經組態以基於電源狀態產生控制信號。控制 網路進一步包括-或多個反饋電路,該—或多個反饋電路 耦合至啟動/切斷偵測器。一或多個反饋電路經組態以提 供反饋信號從而調整該啟動/切斷偵測器之電流容量。 用於減小多重電源電壓裝置之電力開啟/關閉控制(p〇C) 網路中之功率消耗的方法包括在第一電源電壓已開啟時偵 測第二電源電壓的電力開啟,回應於電力開啟偵測減小 poc網路之電力開啟/關閉偵測器的電流容量,在第一電源 電壓開啟時偵測第二電源電壓的電力切斷,及回應於電力 146350.doc 201105035 切斷偵測,增加電力開啟/關閉偵測器的電流容量。 用於減小多重電源電壓裝置之電力開啟/關閉控制(p〇c) 凋路中之功率消耗的系統包括用於在第一電源電壓已開啟 時偵測第二電源電壓之電力開啟的構件。該系統進一步包 括用於回應於電力開啟偵測而減小POC網路之電力開啟/關 閉偵測器之電流容量的構件。該系統進一步包括用於在第 一電源電壓開啟時偵測第二電源電壓之電力切斷的構件, 及用於回應於電力切斷偵測而增加電力開啟/關閉偵測器 之電流容量的構件。 上文已相當廣泛地概述本實施例之特徵及技術優點,以 便可更好地理解以下本發明之詳細敘述。在下文中,將描 述形成本發明之申料利範圍之標的物之該等實施例的額 外特徵及優點。熟習此項技術者應瞭解,所揭示之概念及 特定實施例可以地㈣歸修改或設計詩實現本發明 之相同目的之其他結構的基礎。熟習此項技術者亦應認識 到,此等等效構造不脫離如隨附申請專利範圍中所陳述之 本發明的精神及範t t結合附圖考慮時自以下描述將 更好地理解咸信為本發明特性之新穎特徵(關於其組織與 操作方法兩者)連同其他目標及優點。然而,應明確理 解丄圖中之每—者僅為達成說明及描述之目的而提供,且 不意欲作為本發明之限制的界定。 【實施方式】 為了更完整地理冑本發明,;見參考結合隨附圖式進行 以下描述。 146350.doc 201105035 現參看圖3A,呈現說明具有根據本發明之一實施例組態 之電力開啟控制(POC)網路305之積體電路(1C)裝置30的方 鬼圖。1C裝置30為積體電路’其包括由諸如3〇〇及 Vcore 301之多重電源供電之嵌入式組件。v㈣3〇〇及 3〇1將若干不同的電壓位準電源供應至IC裝置30内之不同 組件及網路。兩個此等嵌入式網路為1/〇網路3〇2及核心網 路3 03。I/O網路3 02以由yI/〇 300所提供之電壓位準操作。 核心網路303以由VeQre 301所提供之電壓位準操作,該電 壓位準之電壓通常低於由Vi/o 300所提供之電壓。由於1/(=) 網路302及核心網路303以不同電壓操作,因此其經由位準 偏移器304耦合在一起以用於通信。位準偏移器3〇4實質上 偏移發生在I/O網路3 02與核心網路3 03之間的任何通信之 電壓位準。 POC網路305感測核心網路303之狀態且將p〇c信號傳輸 至I/O網路302及位準偏移器3〇4。p〇c信號開啟或關閉l/c> 網路302及位準偏移器3 〇4。此防止由"ο網路3 〇2所接收之 雜散信號錯誤地傳輸至IC裝置3〇外部之裝置或組件。 圖3B為說明根據本發明之一實施例所組態之p〇c網路 305的方塊圖^ pOC網路3〇5包括電力啟動/切斷偵測器 306、處理電路307及反饋網路3 1〇。處理電路3〇7由信號處 理器308及輸出緩衝器3〇9構成。當Vi/〇 3〇〇開啟且Vc。^ 3〇1 關閉時’電力啟動/切斷偵測器3〇6將偵測信號提供至信號 處理器308,該信號處理器3〇8處理偵測信號且將經處理信 號傳輸至輸出緩衝器309。輸出緩衝器309接著將經處理信 146350.doc 201105035 號調節為POC信號311,該POC信號311接著傳輸至I/〇網路 302。在此過程中’反饋網路310自信號處理器3〇8接收反 饋且將彼信號反饋至電力啟動/切斷偵測器306。電力啟動/ 切斷偵測器306使用反饋信號以調整其電流容晉。者v ^ 田 v core 301在關閉或低狀態中時,反饋信號允許電力啟動/切斷偵 測器306選擇最大電流容量。視電力啟動/切斷偵測器3〇6 之電路組態而定,此最大電流容量狀態使電力啟動/切斷 偵測器306對偵測VC()re 301何時電力啟動或電力切斷或兩 者更敏感。 當乂。(^301電力啟動同時乂1/〇3〇〇開啟時,電力啟動/切 斷偵測器306偵測電力啟動且改變傳輸至信號處理器3〇8之 4貞測b號之值。處理偵測信號接著由輸出緩衝器3〇9調節 為經改變之POC信號3 11且傳輸至I/O網路3 〇2。在改變信號 經由信號處理電路307處理同時,反饋網路31〇接收新的反 饋信號,該新的反饋信號在輸入至電力啟動/切斷偵測器 3〇6時引起電力啟動/切斷偵測器3〇6内之電流容量減小。 此電流容量之減小將限制且減少漏電流之數量,該漏電流 由於電力啟動/切斷偵測器3〇6至Vi/〇 3〇〇及VC。” 3〇1之連接 可經由電力啟動/切斷偵測器3〇6耗散。 圖4為說明根據本發明之一實施例所組態之p〇c網路 的電路圖。POC網路4〇具有與p〇c網路3〇5(圖3A及圖3B) 類似的處理區域,亦即,電力啟動/切斷偵測器3〇6、信號 處理器308、輸出緩衝器3〇9及反饋網路31〇。p〇c網路 亦產生卩0(:信號311且轉合至%/〇3〇〇及¥。。“3〇1。如圖4中 146350.doc 201105035 所說明之實施例中所示,電力啟動/切斷偵測器3〇6包含多 個串聯耦合在一起之電晶體Μ4·Μ7。電晶體M4_M7之每一 閘極耦合至Ve(3re 301,而電晶體M4之源極端子耦合至Vi/〇 3〇〇。電晶體M4及M5為p型電晶體且電晶體河6及]^7為11型 電晶體。因此,當VC()re 301關閉(亦即,在低狀態中)時, 電晶體M4及M5接通,而電晶體M6及M7斷開。 與此相反,當Vcore 301開啟(亦即,在高狀態中)時,電 晶體M4及M5變得非常弱,而電晶體]^6及M7強接通。M6 及M7接通將至反相放大器之輸入電壓拉至vss,該vss與 Vi/0相比為邏輯低信號^ 設計為邏輯低信號且可包含 接地0 V或表示邏輯低符號之某個其他選定電壓位準。因 此’當Vcore 301關閉時,電晶體M4及M5將至反相放大器 4〇〇之輸入處之電壓位準上拉至V1/〇 3〇〇。因此,當vc〇re 301關閉時,至反相放大器400之輸入高’且當Vc〇re 3〇1開 啟時,至反相放大器400之輸入低。反相放大器4〇〇接著在 將偵測信號傳輸至反相緩衝器4〇 1之前放大且使偵測信號 反相以用於POC信號3 11之調節及反相。 反饋網路3 10包含並聯連接至電晶體M4之電晶體M8。電 晶體M8亦經組態為p型電晶體,以使得當來自反相放大器 400之反饋信號高時電晶體M8斷開,且當反饋信號低時電 晶體M8接通。因此,當vc()re 301關閉時,產生高偵測信 號’反相放大器400使彼信號反相為引起電晶體M8接通之 邏輯低信號。當VeQre 301電力開啟時,偵測信號改變為邏 輯低’該情況將來自反相放大器4〇〇之反饋信號改變為邏 146350.doc -12- 201105035 輯高’該情況又關閉電晶體M8。當電晶體M8關閉時,電 力啟動/切斷偵測器306具有減小之電流容量,亦即,由於 放大之低信號較小電流將流過電晶體M8。M4及M5之問極 端子上由Vcore 3 01所引起之電壓位準在一些短時脈衝波形 干擾或雜散信號情形下可引起通過M4及M5之漏泄。由於 自反相放大器400接收電晶體M8之反饋信號,因此當v w 田 v core 3〇1電力切斷時,反饋信號將快速自邏輯高切換至邏輯 低,該情況接著將接通電晶體M8。因此,在圖4中所描綠 之電路組態中’電力啟動/切斷偵測器4〇將比現存p〇C網路 更快速地偵測Vc〇re 301電力切斷。 圖5為說明根據本發明之一實施例所組態之p〇c網路5〇 的電路圖。POC網路50包含以類似於p〇c網路4〇(圖4)之方 式耦合在一起之在電力啟動/切斷偵測器3〇6中的多個電晶 體M4-M7’其中每一閘極耦合至Vc〇re 3〇1,且電晶體河4之 源極端子耦合至\^0 300。信號處理器308包含反相放大器 400 ’且輸出緩衝器309包括反相緩衝器4〇1。p〇c網路5 〇 產生POC信號311,該p〇C信號311將傳輸至p〇c網路5〇所 耦合之I/O網路。在P〇C網路5〇中,反饋網路31〇經組態有 與電晶體M7並聯耦合之電晶體]^9及]^1〇。電晶體M6、 M7、M10為相同類型,n型或可為低臨限值n型電晶體以加 速電力開啟偵測。電晶體M9自反相緩衝器4〇1之輸出接收 其反饋信號,而電晶體M10之閘極連接至、…3〇1。 操作中,當VI/0 300開啟且Vc〇re 3〇1關閉時,反相放大器 400依靠VI/0 300接收邏輯高信號,該邏輯高信號在由反相 H6350.doc •13- 201105035 放大器400放大且反相且接著由反相緩衝器40 1調節且反相 時提供邏輯高反饋信號。此高信號通常將接通反饋網路 310中之M9。然而,由於M6、M7及M10全部關閉,因此 電晶體M9内無通道形成以使M9接通。當VC(jre 301電力開 啟時,M4及M5變得非常弱,而M6、M7及M10接通,該情 況立即引起M9接通,因為其閘極已連接至邏輯高輸入。 M6及M7接通將至反相放大器400之輸入下拉至邏輯低信 號,亦即,Vss。至反相放大器400之低偵測信號輸入經放 大且反相且接著在反相緩衝器401處再次經調節且反相。 一旦反相緩衝器40 1輸出低信號,則彼低信號至電晶體M9 之反饋將斷開M9,由於斷開M9停止電晶體M10中之通道 形成因此該情況引起電晶體M10亦斷開。因此,如圖5中 所說明之POC網路50之組態操作以比現存p〇C網路更快地 偵測VCC)re 301電力開啟’同時在Vecre 301開啟時仍減少漏 電流之數量。由電晶體M9所使用之反饋信號允許電力啟 動/切斷偵測器306調整其電流容量,該情況在改良偵測速 度的同時減少漏電流。 圖6為說明根據本發明之—實施例所組態之p〇c網路6〇 的電路圖。POC網路60包括根據p〇C網路40(圖4)與POC網 路50(圖5)兩者之電路配置組態的反饋網路3丨〇。同樣地, 多個電晶體M4-M7構成電力啟動/切斷偵測器3〇6。反饋網 路3 1 0包括並聯耦合至電晶體M4之電晶體M8,及與電晶體 M7並聯耦合之電晶體M9及M1〇。來自電力啟動/切斷偵測 3 06之偵測信號輸入至信號處理器3〇8之反相放大器 146350.doc 14 201105035 40〇,該反相放大器400放大偵測信號且使偵測信號反相以 用於至輸出緩衝器309之反相緩衝器401之輸入。接著將經 調節且反相之P0C信號311傳輸至系統之適當1/()及位準偏 移态網路。反饋電晶體M8自反相放大器400之輸出獲得其 反饋信號,而反饋電晶體M9自反相緩衝器401之輸出獲得 其反饋信號。使用此等反饋信號,如關於p〇C網路4〇(圖4) 及POC網路5〇(圖5)所描述,p〇c網路60能夠增加在電力開 啟與電力關閉兩階段中快速偵測Vc(>re 3〇1之速度。同時, 由於反饋網路310提供POC網路60調整電力啟動/切斷偵測 器306之電流容量之能力,因此在1叩3〇1正常操作週期 期間亦可減少不需要的漏電流。 應注意關於POC網路40(圖4)、POC網路50(圖5)及POC網 路60(圖6)所描述之實施例中之每一者具有其自身優點。舉 例而言,POC網路50(圖5)在將非常小的薄氧化層電路添加 至全部矽的情況下能夠具有顯著改良之效能特性。因此, 所說明實施例中之每一者以及本發明之各種額外及/或替 代實施例表示對現存系統及方法之改良。 圖7為說明用於實施本發明之一實施例之程序區塊的流 程圖。在區塊700中,在第一電源電壓已開啟時偵測第二 電源電壓之電力開啟。在區塊7〇1,回應於電力開啟偵測 減小POC網路之電力開啟/關閉偵測器之電流容量。在區塊 702,在第一電源電壓開啟時偵測第二電源電壓之電力切 斷。在區塊703 ’回應於電力切斷偵測增加電力開啟/關閉 偵測器之電流容量。 146350.doc -15- 201105035 圖8為說明例示性無線通信系統之圖式。在一些實施例 中,系統800包括多個遠端單元82〇_824及多個基地台 。 可 認識到 典型無 線通信 系統可 具有更 多遠端 單元及 基地台。遠端單元820-824包括多個具有功率偵測之半導 體裝置830-834,如上所論述。圖8展示自基地台85〇_852及 遠端單元820-824之前向鏈路信號88〇及自遠端單元82〇·824 至基地台85 0-8 52之逆向键路信號89〇。 在其他實施例(圖8)中,遠端單元82〇係展示為行動電 活,遠端單元822係展示為可攜式電腦,且遠端單元824係 展不為無線區域迴路系統中的固定位置遠端單元。舉例而 言,遠端單元可為行動電話、手持式個人通信系統(pcs) 單兀、諸如個人資料助理之可攜式資料單元、導航裝置 (例如,具有GPS能力之裝置)、機上盒、音樂播放機、視 吼播放機、娛樂單元、諸如儀錶讀取設備之固定位置資料 單元,或任何其他儲存或擷取資料或電腦指令之裝置或其 任何組合。雖然圖8說明根據本發明之教示之遠端單元, 但本發明不限於此等例示性說明單元。所揭示之裝置可適 當地用於包括半導體裝置之任何裝置中。 雖然已陳述特定電路,但熟習此項技術者將瞭解,並不 是需要所揭示電路中之全部來實踐本發明。此外,尚未描 述某些熟知電路以便維持對本發明的關注。同樣地,雖然 描述在某些位£中指代為邏輯「〇」或「低」及邏輯「l」 或问」,但熟習此項技術者應瞭解,在不影響本發明之 操作的情況下,可切換邏輯值,伴隨相應地調整電路之剩 146350.doc 16 201105035 餘部分。 雖然已詳細描述本發明及其優點,但應理解在不脫離如 由隨附申請專利範圍所界定之本發明之精神及範疇的情況 下,可在本文中進行各種改變、替換及更改。此外,本申 S青案之範疇不意欲限於說明書中所描述之過程、機器、製 造、物質組成、手段、方法及步驟之特定實施例。如一般 熟習此項技術者將自本發明之實施例容易瞭解,可根據本 發明利用目前存在或稍後開發之執行與本文中所描述相應 實轭例貫質上相同之功能或達成與本文中所描述相應實施 例實質上相同之結果的程序、機器、製造、物質組成、手 段、方法或步驟。因此,隨附申請專利範圍意欲在其範疇 内包括此等程序、機器、製造、物質組成、手段、方法或 步驟。 【圖式簡單說明】 圖1為說明用於多重電源電壓裝置之習知p〇C系統之電 路圖; 圖2為呈現圖1之POC電路中之信號交互作用之圖式的說 明; 圖3 A為說明具有根據本發明之教示組態之電力開啟控制 (poc)網路之積體電路(IC)裝置的方塊圖; 圖3B為說明根據本發明之教示組態之POC網路的方塊 圖; 圖4為說明根據本發明之教示組態之另一P〇c網路的電 路圖; 146350.doc 201105035 圖5為說明根據本發明之教示組態之另一 P〇C網路的電 路圖; 圖6為說明根據本發明之教示組態之又一 p〇c網路的電 路圖; 圖7為說明用於實施根據本發明之教示之一實施例之程 序區塊的流程圖;及 圖8為說明例示性無線通信系統之圖式。
【主要元件符號說明】 10 P0C系統 20 圖式 21 電源圖式 22 P0C圖式 30 積體電路(1C)裝置 40 POC網路 50 P0C網路 60 P0C網路 100 電力啟動/切斷偵測器 101 信號放大器 102 輸出級 103 核心電源 104 I/O電源 105 放大器 106 輸出緩衝器 107 P0C I46350.doc •18· 201105035 200-209 時間 300 電源Vi/o 301 電源VC{)re 302 I/O網路 303 核心網路 304 位準偏移器 305 電力開啟控制(POC)網路 306 電力啟動/切斷偵測器 307 處理電路 308 信號處理器 309 輸出緩衝器 310 反饋網路 311 POC信號 400 反相放大器 401 反相緩衝器 800 系統 820 遠端單元 830 半導體裝置 850 基地台 880 前向鏈路信號 890 逆向鏈路信號 Ml PMOS電晶體 M2-M3 NMOS電晶體 M4-M8 電晶體 -19- 146350.doc 201105035 M9、M10 電晶體
Vss 邏輯低信號 146350.doc -20

Claims (1)

  1. 201105035 七、申請專利範圍: 1. 一種多重電源電壓裝置,其包含: 一核心網路,其以一第一電源電壓操作;及 一控制網路,其耦合至該核心網路,其中該控制網路 經組態以傳輸一控制信號,該控制網路包含·· 一啟動/切斷(啟動/切斷)偵測器,其經組態以偵測該 核心網路之一電源狀態; 處理電路,其耦合至該啟動/切斷偵測器,且經組態 以基於該電源狀態產生該控制信號;及 一或多個反饋電路,其耦合至該啟動/切斷偵測器, 該一或多個反饋電路經組態以提供反饋信號以調整該 啟動/切斷偵測器之一電流容量。 2. 如請求項1之多重電源電壓裝置,其中該啟動/切斷偵測 器包含: 一或多個第一電晶體,其耦合至一第二電源電壓,其 中該一或多個第一電晶體經組態以在該第一電源電壓電 力切斷時接通,且在該第一電源電壓電力開啟時斷開;及 一或多個第二電晶體,其串聯耦合至該一或多個第一 電晶體且耦合至該第一電源電壓,其中該一或多個第二 電晶體經組態以在該第一電源電壓電力開啟時接通,且 在該第一電源電壓電力切斷時斷開。 3. 如請求項2之多重電源電壓裝置,#中該一或多個反饋 電路包含: -或多個第-反饋電晶體,其與該一或多個第一電晶 146350.doc 201105035 體並聯耦合且經耦合^ Λ自該處理電路接收反饋,其φ访 一或多個第一反饋電曰 ' 明體經組態以在該處理電路指千兮 第-電源電壓電力開啟時斷開。 … 4.如”月求項2之夕重電源電壓裝置’其中該一或多個 電路包含: -或多個第二反饋電晶體,其與該一或多個第二電晶 體並耦合且經耦合以自該處理電路接收反饋,其中該 -或多個第二反饋電晶體經組態以在該處理電路指示^ 第一電源電壓電力開啟時斷開。 ^ 5·如請求項2之多重電源電壓裝置,其中該一或多個反饋 電路包含: 一或多個第一反饋電晶體,其與該一或多個第—電晶 體並聯耗合且經麵合以自該處理電路接收反饋;及 一或多個第二反饋電晶體,其與該一或多個第二電晶 體並聯耦合且經耦合以自該處理電路接收反饋; 其中該一或多個第一反饋電晶體及該一或多個第二反 饋電晶體經組態以在該處理電路指示該第一電源電壓電 力開啟時斷開。 6.如請求項1之多重電源電壓裝置,其中該處理電路包 含: 一比較器,其經組態以基於自該可調整電流電力啟動/ 切斷偵測器接收之一輸入信號而輸出一偵測信號;及 —輸出緩衝器’其經組態以將該偵測信號處理為該控 制信號。 146350.doc 201105035 7.如請求項1之多重電源電壓裝置,進一步包含. 一輸入/輸出(1/0)網路,其以一第二電ζ3電虔操作, 其中該I/O網路係搞合至該核心網路及該控制網路,且其 中該I/O網路經組態以接收該控制信號。 ’、 8. 如請求項】之多重電源㈣裝置,其中該裝置係 一半導體晶粒中。 9. 如請求項8之多重電源電屡裝置,其中該半導體晶粒係 併入於—裝置中,該裝置係選自—由-行動電話、個人 資料助理(PDA)、導航裝置、固定位置資料單元、機上 盒、音樂播放機、視訊播放機、娱樂單元及電腦組成之 群。 10. -種用於減小-多重電源電廢裝置之一電力開啟/關閉控 制(POC)網路中之功率消耗的方法,該方法包含·· 在弟電源電壓已開啟時偵測一第二電源電麼之一 電力開啟; 回應於S玄電力開啟偵測,減小該P〇c網路之一電力開 啟/關閉偵測器之一電流容量; 在該第一電源電壓開啟時,偵測該第二電源電壓之一 電力切斷;及 回應於该電力切斷偵測,增加該電力開啟/關閉偵測器 之該電流容量。 11 _如請求項1〇之方法,其中該偵測該電力開啟包含: 在一或多個第一電晶體及一或多個第二電晶體之一控 制閘極處接收一邏輯高信號,其中該一或多個第一電晶 146350.doc 201105035 體經組態以回應於該邏輯高信號斷開,且其中該一或多 個第二電晶體經組態以回應於該邏輯高信號接通;及 基於該經接收之邏輯高信號,將一偵測信號自該一或 多個第二電晶體傳輸至一信號處理器。 1 2·如請求項丨1之方法’其中該減小該電流容量包含: 在與該一或多個第一電晶艟並聯耦合之一或多個第一 反饋電晶體處,自該信號處理器接收一第一反饋信號;及 回應於該第一反饋信號,斷開該一或多個第一反饋電 晶體。 13. 如請求項11之方法,其中該減小該電流容量包含: 在與該一或多個第二電晶體並聯柄合之一或多個第二 反饋電晶體處’自該POC網路之一輸出緩衝器接收一第 一反饋信號;及 回應於該第二反饋信號,斷開該一或多個第二反饋電 晶體。 14. 如請求項11之方法,其中該減小該電流容量包含: 在與該一或多個第一電晶體並聯耦合之一或多個第一 反饋電晶體處,自該信號處理器接收一第一反饋信號; 回應於該第一反饋信號,斷開該一或多個第一反饋電 晶體; 在與5亥一或夕個第二電晶體並聯麵合之一或多個第二 反饋電晶體處’自該POC網路之一輸出緩衝器接收一第 一反饋信號;及 口應於该第一反饋信號,斷開該一或多個第二反饋電 146350.doc 201105035 晶體。 15.如請求項丨〇之方法’其中該偵測該電力切斷包含: 在該一或多個第一電晶體及該一或多個第二電晶體之 该控制閘極處接收一邏輯低信號,其中該—或多個第— 電晶體經組態以回應於該邏輯低信號而接通,且其中, 一或多個第二電晶體經組態以回應於該邏輯低信號而斷 開;及 基於該經接收之邏輯低信號,將一偵測信號自該_或 多個第一電晶體傳輸至一信號處理器。 16·如請求項15之方法,其中該增加該電流容量包含: 在與該一或多個第一電晶體並聯搞合之一或多個第一 反饋電晶體處,自該信號處理器接收一第三反饋信號;及 回應於該第三反饋信號’接通該一或多個第一反饋電 晶體。 17 ·如請求項15之方法,其中該增加該電流容量包含: 在與該一或多個第二電晶體並聯耗合之一或多個第二 反饋電晶體處’自該?0(=:網路之一輸出緩衝器接收一第 四反饋信號;及 回應於該第四反饋信號,接通該一或多個第二反饋電 晶體。 1 8.如請求項15之方法’其中該增加該電流容量包含: 在與該一或多個第一電晶體並聯耦合之一或多個第一 反饋電晶體處,自該信號處理器接收一第三反饋信號; 回應於該第三反饋信號,接通該一或多個第一反饋電 I46350.doc 201105035 晶體; 在與該一或多個第二電晶體並聯耦合之一或多個第一 反饋電晶體處,自該POC網路之一輸出緩衝器接收一第 四反饋信號;及 回應於該第四反饋信號’接通該一或多個第二反饋電 晶體。 19.如請求項10之方法,其中該多重電源電壓裝置係應用於 一電子裝置中,該電子裝置係選自一由一機上盒、音樂 播放機、視訊播放機、娛樂單元、導航裝置、通信裝 置' 個人數位助理(PDA)、固定位置資料單元及一電腦 組成之群,一半導體裝置係整合至該電子裝置中。 刊· 一種用於減小-多重電源電壓裝置之一電力開啟/關閉控 制(POC)網路中之功率消耗的系統,該系統包含·· 用於在一第一電源電壓已開啟時偵測一第二電源電壓 之一電力開啟的構件; 回應於該電力開啟偵測而用於減小該P 0 C網路之一電 力開啟/關閉偵測器之一電流容量的構件; 用於在該第-電源電昼開啟時谓測該第二電源電壓之 一電力切斷的構件;及 。應於4電力+刀斷彳貞測而用於增加該電力開啟/關閉偵 測器之該電流容量的構件。 21.如請求項20之系統’進一步包含: 用於提供與s亥經偵測電力開啟或該經谓測電力切斷令 之至少-者相關聯之一反饋信號的構件,其中在用於減 146350.doc 201105035 小之該構件及用於增加之該構件中使用該反饋信號。 22.如请求項21之系統,其中用於減小該電流容量之該構件 包含: 回應於s亥反饋栺號而用於斷開複數個電晶體中之一或 多個電晶體的構件,其中該複數個電晶體界定該電力開 啟/關閉偵測器之該電流容量。 23 ·如5月求項2 1之系統,其中用於增加該電流容量之該構件 包含: 回應於該反饋信號而用於接通複數個電晶體中之一或 多個電晶體的構件,其中該複數個電晶體界定該電力開 啟/關閉偵測器之該電流容量。 24. 如請求項20之多重電源電壓裝置,其中該裝置係整合至 一半導體晶粒中。 25. 如請求項24之多重電源電壓裝置,其中該半導體晶粒係 併入於-裝置中,該裝置係選自一由一行動電話、個人 貝料助理(PDA)、導航裝置、ϋ定位置資料單元、機上 盒、音樂播放機、視訊播放機、娛樂單元及電腦組成之 群。 26· -種用於減小一多重電源電壓裝置之一電力開啟/關閉控 制(POC)網路中之功率消耗的方法,該方法包含以下步 驟: 在一第一電源電壓已開啟時,偵測一第二電源電壓之 一電力開啟; 回應於S亥電力開啟偵測,減小該p〇c網路之一電力開 146350.doc 201105035 啟/關閉偵測器之一電流容量; 在該第一電源電壓開啟時,偵測該第二電源電壓之一 電力切斷;及 回應於該電力切斷偵測,增加該電力開啟/關閉偵測器 之該電流容量。 27.如請求項26之方法,其中該多重電源電壓裝置係應用於 一電子裝置中,該電子裝置係選自一由一機上盒、音樂 播放機、視訊播放機、娛樂單元、導航裝置、通信裝 置、個人數位助理(PDA)、固定位置資料單元及一電腦 組成之群,一半導體裝置係整合至該電子裝置中。 146350.doc
TW99103432A 2009-02-04 2010-02-04 Multiple supply-voltage power-up/down detectors TW201105035A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/365,559 US8063674B2 (en) 2009-02-04 2009-02-04 Multiple supply-voltage power-up/down detectors

Publications (1)

Publication Number Publication Date
TW201105035A true TW201105035A (en) 2011-02-01

Family

ID=42331075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99103432A TW201105035A (en) 2009-02-04 2010-02-04 Multiple supply-voltage power-up/down detectors

Country Status (11)

Country Link
US (1) US8063674B2 (zh)
EP (2) EP3474450A1 (zh)
JP (1) JP5890181B2 (zh)
KR (1) KR101301285B1 (zh)
CN (2) CN102301596B (zh)
BR (1) BRPI1008813A2 (zh)
DK (1) DK2394364T3 (zh)
ES (1) ES2801977T3 (zh)
HU (1) HUE050824T2 (zh)
TW (1) TW201105035A (zh)
WO (1) WO2010091105A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810676B (zh) * 2020-11-06 2023-08-01 大陸商廣州印芯半導體技術有限公司 輸出級電路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570077B2 (en) 2010-12-17 2013-10-29 Qualcomm Incorporated Methods and implementation of low-power power-on control circuits
US8612789B2 (en) 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
US8667192B2 (en) * 2011-02-28 2014-03-04 Xilinx, Inc. Integrated circuit with programmable circuitry and an embedded processor system
DE102012203043A1 (de) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren
ES2962232T3 (es) 2015-12-30 2024-03-18 Dexcom Inc Sistemas y métodos de sensor de analito transcutáneo
US10094859B1 (en) * 2017-07-19 2018-10-09 Invecas, Inc. Voltage detector
US11382540B2 (en) 2017-10-24 2022-07-12 Dexcom, Inc. Pre-connected analyte sensors
US11331022B2 (en) 2017-10-24 2022-05-17 Dexcom, Inc. Pre-connected analyte sensors
US10514742B2 (en) * 2017-12-28 2019-12-24 Nxp B.V. Power down signal generating circuit
US10955864B2 (en) * 2018-03-06 2021-03-23 Arm Limited Context-aware power network
CN110248149B (zh) * 2018-10-19 2022-07-19 浙江大华技术股份有限公司 一种硬盘录像机dvr供电的方法及装置
EP3713089A1 (en) * 2019-03-22 2020-09-23 Nexperia B.V. Power supply detection circuit
JP6886545B1 (ja) * 2020-05-07 2021-06-16 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置
US11711076B2 (en) * 2021-04-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Power on control circuits and methods of operating the same
US11923840B1 (en) * 2022-11-11 2024-03-05 Nxp B.V. Power down signal generator

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602698A1 (de) * 1985-04-16 1986-10-16 SMS Schloemann-Siemag AG, 4000 Düsseldorf Walzgeruest mit axial verschiebbaren walzen
JPH01223820A (ja) * 1988-03-02 1989-09-06 Nec Corp パワーオン信号発生回路
US5130569A (en) 1991-03-12 1992-07-14 Harris Corporation Power-on reset circuit
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5723990A (en) * 1995-06-21 1998-03-03 Micron Quantum Devices, Inc. Integrated circuit having high voltage detection circuit
US5781051A (en) * 1996-07-26 1998-07-14 Exel Microelectronics, Inc. Power-up detector for low power systems
US6646844B1 (en) 1999-12-15 2003-11-11 Motorola, Inc. Apparatus for power-on disable in a multiple power supply system and a method therefor
KR100343380B1 (ko) * 2000-10-19 2002-07-15 윤종용 전압 레벨 검출회로 및 이를 이용한 전압 발생회로
FR2822956B1 (fr) 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
WO2003088289A2 (en) * 2002-04-12 2003-10-23 University Of Rochester Dual threshold voltage and low swing domino logic circuits
KR100487526B1 (ko) * 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
US7057907B2 (en) * 2003-11-21 2006-06-06 Fairchild Semiconductor Corporation Power converter having improved control
US7348814B2 (en) * 2004-08-24 2008-03-25 Macronix International Co., Ltd. Power-on reset circuit
KR100636933B1 (ko) 2004-11-15 2006-10-19 주식회사 하이닉스반도체 파워 온 리셋 회로
KR101097031B1 (ko) * 2005-06-06 2011-12-22 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 저전력의 저전압 검출 방법, 저전력의 전압 검출 회로 및 저전력 전압 검출 회로 형성 방법
JP2006352204A (ja) * 2005-06-13 2006-12-28 Seiko Epson Corp 電位検出回路及びそれを備える半導体集積回路
US7295052B2 (en) 2005-08-03 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Regenerative power-on control circuit
US7253655B2 (en) 2005-09-01 2007-08-07 Micron Technology, Inc. Output driver robust to data dependent noise
CN101379406A (zh) 2006-02-09 2009-03-04 Nxp股份有限公司 用于检测电压供电源关断状况的电路布置和方法
KR100788356B1 (ko) * 2006-10-26 2008-01-02 동부일렉트로닉스 주식회사 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기
JP2008219486A (ja) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc パワーオン検知回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810676B (zh) * 2020-11-06 2023-08-01 大陸商廣州印芯半導體技術有限公司 輸出級電路
US11937005B2 (en) 2020-11-06 2024-03-19 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Regulator-free output stage circuit for providing a stable output voltage signal

Also Published As

Publication number Publication date
JP2012517193A (ja) 2012-07-26
WO2010091105A2 (en) 2010-08-12
KR20110132360A (ko) 2011-12-07
US20100194200A1 (en) 2010-08-05
CN102301596A (zh) 2011-12-28
JP5890181B2 (ja) 2016-03-22
BRPI1008813A2 (pt) 2018-02-06
EP2394364B1 (en) 2020-03-25
US8063674B2 (en) 2011-11-22
ES2801977T3 (es) 2021-01-15
EP2394364A2 (en) 2011-12-14
DK2394364T3 (da) 2020-05-18
CN107491156B (zh) 2022-02-08
WO2010091105A3 (en) 2010-09-30
KR101301285B1 (ko) 2013-08-28
CN102301596B (zh) 2017-07-28
HUE050824T2 (hu) 2021-01-28
CN107491156A (zh) 2017-12-19
EP3474450A1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
TW201105035A (en) Multiple supply-voltage power-up/down detectors
US8639193B2 (en) Tri-state control for a line driver
US7804334B2 (en) High signal level compliant input/output circuits
US8289060B2 (en) Pulsed state retention power gating flip-flop
US20120226929A1 (en) Integrated Circuit Devices Including Detection For Multiple Power Supply Voltages And Related Systems And Methods
CN102089748B (zh) 顺应高信号电平的输入/输出电路
CN102089973B (zh) 顺应高信号电平的输入/输出电路
CN110462962B (zh) 利用有源负载的功率多路复用
US9318953B2 (en) Apparatus, system, and method for voltage level switching
KR20110047213A (ko) 하이 신호 레벨 순응 입력/출력 회로들
US11404094B2 (en) Transmitter circuitry with N-type pull-up transistor and low output voltage swing
KR20110051211A (ko) 하이 신호 레벨 순응 입력/출력 회로들
JP2005092480A (ja) インターフェース回路及び電子機器
WO2015047529A1 (en) Contention prevention for sequenced power up of electronic systems
KR101903866B1 (ko) 전기 과부하 보호를 위한 저전력 클램프
US20240097672A1 (en) Power Switching Circuitry with Feedback Control
KR20180016148A (ko) 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법