DE102012203043A1 - System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren - Google Patents

System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren Download PDF

Info

Publication number
DE102012203043A1
DE102012203043A1 DE201210203043 DE102012203043A DE102012203043A1 DE 102012203043 A1 DE102012203043 A1 DE 102012203043A1 DE 201210203043 DE201210203043 DE 201210203043 DE 102012203043 A DE102012203043 A DE 102012203043A DE 102012203043 A1 DE102012203043 A1 DE 102012203043A1
Authority
DE
Germany
Prior art keywords
input
power supply
voltage
output circuits
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210203043
Other languages
English (en)
Inventor
Seung Ho Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110019011A external-priority patent/KR20120100238A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102012203043A1 publication Critical patent/DE102012203043A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17788—Structural details for adapting physical parameters for input/output [I/O] voltages

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf einen System-auf-Chip (SoC), ein elektronisches Bauelement und ein elektronisches System ebenso wie auf ein zugehöriges Betriebsverfahren und insbesondere auf integrierte Schaltkreisbauelemente mit Leistungsversorgungsdetektion sowie auf zugehörige Systeme und Verfahren. Ein System-auf-Chip gemäß der Erfindung beinhaltet einen Logikschaltkreis (43), eine Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, eine Mehrzahl von Eingabe/Ausgabe-Schaltkreisen (41-1 bis 41-n), die zwischen den Logikschaltkreis und jeweilige der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und einen Spannungsdetektionsschaltkreis (45), der mit der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der Spannungsdetektionsschaltkreis so konfiguriert ist, dass er eine erste und zweite Leistungsversorgungsspannung an der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, wobei die erste und zweite Leistungsversorgungsspannung unterschiedliche Spannungspegel im Ein-Zustand aufweisen. Verwendung in der integrierten Halbleiterschaltkreistechnologie.

Description

  • Die Erfindung bezieht sich auf ein System-auf-Chip (SoC), ein elektronisches Bauelement und ein elektronisches System ebenso wie auf ein zugehöriges Betriebsverfahren und insbesondere auf integrierte Schaltkreisbauelemente mit Leistungsversorgungsdetektion sowie auf zugehörige Systeme und Verfahren.
  • In der letzten Zeit hat mit zunehmender Komplexität von System-auf-Chip(SoC)-Technologien die Kommunikation zwischen einer Mehrzahl von in einem SoC-Chip integrierten funktionellen Elementen und/oder die Kommunikation zwischen, einer Mehrzahl von SoC-Chips über einen Systembus zugenommen.
  • Es können Unterschiede in Spezifikationen von in jedem einer Mehrzahl von miteinander kommunizierenden Chips ausgeführten Eingabe/Ausgabeschaltkreisen auftreten. Daher kann in einer Konfiguration eines SoC-Systems ein Eingabe/Ausgabe-Schnittstellenschema, das einen Einfluss zwischen der Mehrzahl von Chips reduziert, an Bedeutung zunehmen.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines System-auf-Chip, eines zugehörigen elektronischen Bauelements und eines zugehörigen elektronischen Systems ebenso wie eines Verfahrens zum Betrieb eines elektronischen Bauelements zugrunde, die in der Lage sind, die Schwierigkeiten, auf die man im Stand der Technik trifft, zu reduzieren oder zu vermeiden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines System-auf-Chip mit den Merkmalen des Anspruchs 1 oder 13, eines elektronischen Systems mit den Merkmalen des Anspruchs 15, eines elektronischen Bauelements mit den Merkmalen des Anspruchs 22 oder 23 sowie eines Betriebsverfahrens mit den Merkmalen des Anspruchs 25. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung stellt integrierte Halbleiterschaltkreisbauelemente bereit, die einen Pegel einer Spannung detektieren, die während eines ausgeschalteten Zustands (”power off state”), eines Einschaltbetriebs (”power up operation”) oder eines Abschaltbetriebs (”power down operation”) einer Kernlogik zugeführt wird, und einen Zustand einer Eingabe/Ausgabe-Kontaktstelle, die in einem Eingabe/Ausgabe-Block ausgeführt ist, gemäß einem Detektionsergebnis steuern. Außerdem werden zugehörige Betriebsverfahren sowie Systeme bereitgestellt, die derartige Halbleiterbauelemente beinhalten.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen
  • 1A ein Blockdiagramm eines Halbleitersystems ist,
  • 1B eine Draufsicht ist, die eine Packung darstellt, die ein in 1A dargestelltes integriertes Halbleiterschaltkreis-SoC-Bauelement beinhaltet,
  • 2A eine schematische Darstellung eines in 1A dargestellten integrierten Halbleiterschaltkreisbauelements ist,
  • 2B eine schematische Darstellung einer Packung ist, die das in 2A dargestellte integrierte Halbleiterschaltkreisbauelement beinhaltet,
  • 3 ein Blockdiagramm eines in 2A dargestellten Eingabe/Ausgabe-Blocks ist,
  • 4 ein Blockdiagramm ist, das eine beispielhafte Ausführungsform eines in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises darstellt,
  • 5 ein Blockdiagramm ist, das noch eine weitere beispielhafte Ausführungsform eines in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises darstellt,
  • 6 ein Blockdiagramm ist, das noch eine weitere beispielhafte Ausführungsform eines in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises darstellt,
  • 7 ein Blockdiagramm ist, das noch eine weitere beispielhafte Ausführungsform eines in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises darstellt,
  • 8 ein Blockdiagramm ist, das eine beispielhafte Ausführungsform eines in 2A dargestellten Spannungsdetektionsschaltkreises darstellt,
  • 9 ein Schaltbild ist, das eine beispielhafte Ausführungsform eines in 8 dargestellten Spannungsdetektionsschaltkreises darstellt,
  • 10 ein Schaltbild ist, das eine weitere beispielhafte Ausführungsform eines in 8 dargestellten Spannungsdetektionsschaltkreises darstellt,
  • 11A ein Schaltbild ist, das eine weitere beispielhafte Ausführungsform eines in 2A dargestellten Spannungsdetektionsschaltkreises darstellt,
  • 11B ein Schaltbild ist, das noch eine weitere beispielhafte Ausführungsform eines in 2A dargestellten Spannungsdetektionsschaltkreises darstellt,
  • 12 ein Schaltbild ist, das eine Ausführungsform eines in den 11A oder 11B dargestellten zweiten Spannungsdetektionsschaltkreises darstellt,
  • 13A ein Signalverlaufsdiagramm einer beispielhaften Ausführungsform einer ersten Spannung, einer zweiten Spannung und eines Detektionssignals ist,
  • 13B ein Signalverlaufsdiagramm einer weiteren beispielhaften Ausführungsform der ersten Spannung, der zweiten Spannung und des Detektionssignals ist,
  • 14 ein Flussdiagramm ist, das Operationen eines in 2A dargestellten Spannungsdetektionsschaltkreises darstellt,
  • 15 ein weiteres Flussdiagramm ist, das Operationen des in 2A dargestellten Spannungsdetektionsschaltkreises darstellt, und
  • 16 ein Blockdiagramm ist, das eine beispielhafte Ausführungsform des in 1A dargestellten Halbleitersystems darstellt.
  • Vorteile und Merkmale von vorliegenden erfinderischen Konzepten und Verfahren zur Ausführung derselben sind unter Bezugnahme auf die folgende detaillierte Beschreibung von Ausführungsformen und die begleitenden Zeichnungen besser verständlich. Gleiche Bezugszeichen beziehen sich überall in der Beschreibung auf gleiche Elemente. Es versteht sich, dass wenn ein Element als ”verbunden mit” oder ”gekoppelt mit” einem anderen Element bezeichnet wird, dieses so verbunden oder gekoppelt mit dem anderen Element sein kann, dass zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als ”direkt verbunden mit” oder ”direkt gekoppelt mit” einem anderen Element bezeichnet wird.
  • 1A stellt ein Halbleitersystem 10 gemäß einer Ausführungsform der Erfindung dar. Bezugnehmend auf 1A beinhaltet das Halbleitersystem 10 eine Mehrzahl von integrierten Halbleiterschaltkreisbauelementen 20, 30 und 40, die sich jeweils einen Bus 11 und eine Leistungsmanagementeinheit (PMU) 50 teilen, die jedem der Mehrzahl von Halbleiterbauelementen 20, 30 und 40 eine Mehrzahl von Betriebsspannungen zuführt, z. B. eine erste Spannung VDD und eine zweite Spannung DVDD. Die Bauelemente 20, 30 und 40 sowie die Leistungsmanagementeinheit (PMU) 50 können zum Beispiel auf einer den Bus 11 beinhaltenden Leiterplatte angebracht sein.
  • Wie in den 13A und 13B dargestellt, kann die erste Spannung VDD einen Spannungssignalverlauf gemäß einer ersten Leistungssequenz 1PS aufweisen, und die zweite Spannung DVDD kann einen Spannungssignalverlauf gemäß einer zweiten Leistungssequenz 2PS aufweisen, die sich von der ersten Leistungssequenz 1PS unterscheidet. Das heißt, ein Zeitpunkt T2 oder T11 für einen rampenförmigen Anstieg der ersten Spannung VDD unterscheidet sich von einem Zeitpunkt T1 oder T12 für einen rampenförmigen Anstieg der zweiten Spannung DVDD, und ein Zeitpunkt für einen rampenförmigen Abfall der ersten Spannung VDD unterscheidet sich von einem Zeitpunkt für einen rampenförmigen Abfall der zweiten Spannung DVDD.
  • Die Leistungsmanagementeinheit 50 kann des Weiteren jedem der Mehrzahl von Halbleiterbauelementen 20, 30 und 40 zusätzlich zu der ersten Spannung VDD und der zweiten Spannung DVDD wenigstens eine dritte Spannung zuführen.
  • Jedes der Halbleiterbauelemente 20, 30 und 40 kann als ein System-auf-Chip (SoC) und/oder ein integrierter Schaltkreis ausgeführt sein. Außerdem kann das System 10 in ein mobiles Kommunikationsgerät eingebettet sein, wie ein Mobiltelefon, ein Smartphone, einen Tablet-Personalcomputer (PC) oder einen Personal-Digital-Assistant (PDA). Gemäß einem Beispiel einiger Ausführungsformen kann das System 10 in einem Informationstechnologie(IT)-Gerät oder einem tragbaren elektronischen Gerät ausgeführt sein.
  • Jedes der Halbleiterbauelemente 20, 30 und 40 kann über den Bus 11 und jeweilige Eingabe/Ausgabe-Blöcke 21, 31 oder 41 miteinander kommunizieren. Jedes der Halbleiterbauelemente 20, 30 und 40 kann als ein Einheitschip ausgeführt sein. Jedes der in 1 dargestellten Halbleiterbauelemente 20, 30 und 40 kann je einen der Eingabe/Ausgabe-Blöcke 21, 31 und 41 beinhalten, die so konfiguriert sind, dass sie Dateneingabe- und/oder Datenausgabeoperationen durchführen. Die Halbleiterbauelemente 20, 30 und 40 können als unterschiedliche Halbleiterchips ausgeführt sein, die über den Bus 11 gekoppelt sind, oder alle der Halbleiterbauelemente 20, 30 und 40 können auf einem gleichen Halbleitersubstrat mit dem Bus 11 darauf ausgeführt sein. Wie nachstehend detaillierter erörtert, kann jedes der Halbleiterbauelemente 20, 30 und 40 eine jeweilige interne Leistungsmanagementeinheit (iPMU) 123, 133 und 143 beinhalten, um eine interne Verteilung der Betriebsspannungen VDD und DVDD an Elemente der Bauelemente 20, 30 und 40 zu steuern.
  • Um den Leistungsverbrauch des Halbleitersystems 10 zu reduzieren oder zu minimieren, kann jedes der Halbleiterbauelemente 20, 30 und 40 unabhängig ein-/ausgeschaltet werden. Mit anderen Worten, jedes der Halbleiterbauelemente 20, 30 und 40 kann individuell Operationen/Sequenzen zum Einschalten (Leistung hochfahren) bzw. Abschalten (Leistung herunterfahren) durchführen.
  • Hierbei bedeutet eine Operation/Sequenz zum Einschalten, dass die erste Spannung VDD und/oder die zweite Spannung DVDD rampenförmig hochgefahren wird/werden, um einem Halbleiterbauelement Leistung zuzuführen, das zuvor ausgeschaltet war. Eine Operation/Sequenz zum Abschalten bedeutet, dass die erste Spannung VDD und/oder die zweite Spannung DVDD rampenförmig heruntergefahren wird/werden, um ein Halbleiterbauelement abzuschalten, das zuvor eingeschaltet war.
  • Die Leistungsmanagementeinheit 50 kann Operationen zum Einschalten und/oder zum Abschalten von jeder der Mehrzahl von Betriebsspannungen einschließlich VDD und DVDD steuern. Außerdem kann die Leistungsmanagementeinheit 50 selektiv/separat jedem der Halbleiterbauelemente 20, 30 und 40 VDD/DVDD zuführen.
  • Während Operationen zum Einschalten und/oder zum Abschalten kann jedes der Halbleiterbauelemente 20, 30 und 40 einen Pegel von wenigstens einer der ersten Spannung VDD und/oder der zweiten Spannung DVDD detektieren und kann jeden Zustand einer Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, die in jedem der Eingabe/Ausgabe-Blöcke 21, 31 und 41 jedes Halbleiterbauelements 20, 30 und 40 ausgeführt sind, gemäß einem Detektionsergebnis steuern.
  • Zur bequemen Erklärung vorliegender erfinderischer Konzepte sei angenommen, dass das zweite Halbleiterbauelement 30 von der Mehrzahl von Halbleiterbauelementen 20, 30 und 40 eine Einschalt-Operation und/oder eine Abschalt-Operation durchführt. Vorliegende erfinderische Konzepte können jedoch in ähnlicher Weise auf die Halbleiterbauelemente 20 und/oder 40 angewendet werden.
  • Die Halbleiterbauelemente 20 und 40 (von der Mehrzahl von Halbleiterbauelementen 20, 30 und 40) können über den Bus 11 kommunizieren und/oder können in einem eingeschalteten Zustand eine Signalschnittstellenfunktion durchführen. Hierbei kann ein zwischen den Halbleiterbauelementen 20 und 40 übertragenes und empfangenes Signal durch jeden Zustand einer Mehrzahl von Kontaktstellen beeinflusst werden, die in einem Eingabe/Ausgabe-Block 31 des zweiten Halbleiterbauelements ausgeführt sind.
  • Daher stellt die Erfindung ein Schema bereit, das jeden Zustand der Mehrzahl von in dem Eingabe/Ausgabe-Block 31 des zweiten Halbleiterbauelements 30 ausgeführten Kontaktstellen so steuern kann, dass er sich in einem geforderten Zustand befindet (z. B. einem Zustand mit hoher Impedanz, einem Zustand mit hohem Spannungspegel oder einem Zustand mit niedrigem Spannungspegel), so dass selbst dann, wenn an dem zweiten Halbleiterbauelement 30 eine Einschalt-Operation oder eine Abschalt-Operation durchgeführt wird, die Operation ein Signal, das zwischen den anderen Halbleiterbauelementen 20 und 40 gesendet oder empfangen wird, nicht signifikant beeinflusst.
  • 1B stellt eine Packung dar, die ein in 1A dargestelltes Halbleiterbauelement 20, 30 oder 40 beinhaltet. Bezugnehmend auf die 1A und 1B kann das Halbleiterbauelement 20, 30 oder 40 unter Verwendung einer Packung 10a gepackt sein. Die Packung 10a beinhaltet das in einem SoC-Typ und/oder in einem Typ mit integriertem Schaltkreis ausgeführte Halbleiterbauelement 20, 30 oder 40, eine Mehrzahl von elektrischen Verbindungsmitteln (z. B. eine Mehrzahl von Bonddrähten 10-1) sowie eine Mehrzahl von Eingabe/Ausgabe-Pins 10-2. Jeder der Eingabe/Ausgabe-Blöcke 21, 31 und 41 des Halbleitersystems 10 ist über eine Mehrzahl von Bonddrähten 10-1 mit einer Mehrzahl von Eingabe/Ausgabe-Pins 10-2 verbunden.
  • Die Packung 10a kann als eine Packung-auf-Packung (PoP), ein Ball-Grid-Array (BGA), eine Chip-Scale-Packung (CSP), ein Plastic-Leaded-Chip-Carrier (PLCC), eine Plastic-Dual-In-Line-Packung (PDIP), eine Die-In-Waffle-Packung, ein Chip-On-Board (COB), eine CERamic-Dual-In-Line-Packung (CERDIP), eine Plastic-Metric-Quad-Flat-Packung (MQFP), eine Thin-Quad-Flat-Packung (TQFP), ein Small-Outline-Integrated-Circuit (SOIC), eine Shrink-Small-Outline-Packung (SSOP), eine Thin-Small-Outline-Packung (TSOP), eine System-In-Packung (SIP), eine Multi-Chip-Packung (MCP), eine Wafer-Level-Fabricated-Packung (WFP) und/oder eine Wafer-Level-Processed-Stack-Packung (WSP) ausgeführt sein.
  • 2A zeigt detaillierter das in 1A dargestellte Halbleiterbauelement 30. Bezugnehmend auf die 1A und 2A kann das Halbleiterbauelement 30 einen Logikschaltkreis wie eine Kernlogik 43, welche die erste Spannung VDD als eine Betriebsspannung verwendet, und eine Mehrzahl von Eingabe/Ausgabe-Blöcken IO BLOCK A bis IO BLOCK D beinhalten. Jeder der Mehrzahl von Eingabe/Ausgabe-Blöcken IO BLOCK A bis IO BLOCK D verwendet die zweite Spannung DVDD als eine Betriebsspannung. Wie zum Beispiel in den 13A und 13B dargestellt, kann ein maximaler Pegel der zweiten Spannung DVDD so festgelegt sein, dass er höher als ein maximaler Pegel der ersten Spannung VDD ist. Wenngleich nicht erforderlich, kann eine interne Leistungsmanagementeinheit (iPMU) 133 separat die Verteilung von Leistungsversorgungsspannungen VDD und DVDD auf die IO-Blöcke A bis D steuern. Mit anderen Worten gesagt, kann die interne Leistungsmanagementeinheit 133 separatselektiv den IO-Blöcken A bis D VDD und DVDD zuführen.
  • Die Kernlogik 43 kann wenigstens ein Eingabe/Ausgabe-Steuersignal erzeugen, das jede Verwendung der Mehrzahl von Eingabe/Ausgabe-Blöcken 10 BLOCK A bis IO BLOCK D steuert. Hierbei bedeutet Verwendung, dass ein Eingabe/Ausgabe-Block als ein Eingabeblock verwendet wird, der über den Bus 11 in die Kernlogik 43 eingegebene Daten überträgt, oder als ein Ausgabeblock verwendet wird, der von der Kernlogik 43 zu dem Bus 11 abgegebene Daten überträgt.
  • Die Verwendung der Mehrzahl von Eingabe/Ausgabe-Blöcken IO BLOCK A bis IO BLOCK D kann unabhängig gesteuert werden. Jeder der Mehrzahl von Eingabe/Ausgabe-Blöcken IO BLOCK A bis IO BLOCK D kann eine Mehrzahl von Eingabe/Ausgabe-Einheitsschaltkreisen, z. B. 41-1 bis 41-n (wobei n eine natürliche Zahl ist), und einen Spannungsdetektionsschaltkreis (VDC) 45 beinhalten. Gemäß einer beispielhaften Ausführungsform kann ein VDC 45 an jeder Kante der Mehrzahl von Eingabe/Ausgabe-Blöcken IO BLOCK A bis IO BLOCK D zwischen der Mehrzahl von Eingabe/Ausgabe-Einheitsschaltkreisen, z. B. 41-1 bis 41-n, oder in einer Mitte ausgeführt sein.
  • Wie in 3 dargestellt, beinhaltet jeder der Mehrzahl von Eingabe/Ausgabe-Einheitsschaltkreisen, z. B. 41-1 bis 41-n, einen Kontaktstellensteuerschaltkreis 60-1 bis 60-n und eine Eingabe/Ausgabe-Kontaktstelle 62-1 bis 62-n. Der VDC 45 erzeugt ein Detektionssignal OUTA, das zum Steuern eines Zustands einer Eingabe/Ausgabe-Kontaktstelle verwendet wird, die in jedem der Mehrzahl von Eingabe/Ausgabe-Einheitsschaltkreisen ausgeführt ist.
  • Für eine bequeme Erklärung wird angenommen, dass ein in 2A dargestellter Eingabe/Ausgabe-Block 41 ein Beispiel eines in 1A dargestellten Eingabe/Ausgabe-Blocks 31 ist. Eine Layout-Länge H des Spannungsdetektionsschaltkreises (VDC) 45 kann so ausgeführt sein, dass sie gleich wie jede Layout-Länge H der Mehrzahl von Eingabe/Ausgabe-Einheitsschaltkreisen 41-1 bis 41-n ist. Hierbei bedeutet natürlich ’gleich’ im Wesentlichen Gleichheit innerhalb eines akzeptablen Fehlerbereichs. Demgemäß kann eine Länge eines Spannungsdetektionsschaltkreises gleich einer Länge von jedem der Eingabe/Ausgabe-Blöcke sein.
  • 2B stellt schematisch eine Packung dar, die das in 2A dargestellte Halbleiterbauelement 30 beinhaltet. Bezugnehmend auf die 1A, 2A und 2B kann jedes der Halbleiterbauelemente 20, 30 und 40 in einer Packung 30a gepackt sein, wenn jedes Halbleiterbauelement 20, 30 oder 40 in einem Chip-Typ ausgeführt ist.
  • Zum Beispiel kann die Packung 30a das Halbleiterbauelement 30 (ausgeführt als ein SoC-Typ oder ein Typ mit integriertem Schaltkreis) und eine Mehrzahl von elektrischen Verbindungsmitteln (z. B. eine Mehrzahl von Bonddrähten 47 und eine Mehrzahl von Eingabe/Ausgabe-Pins 48) beinhalten. Jede Eingabe/Ausgabe-Kontaktstelle des Halbleiterbauelements 30 ist über die Mehrzahl von Bonddrähten 47 mit der Mehrzahl von Eingabe/Ausgabe-Pins 48 verbunden.
  • Die Packung 30a kann als eine Packung-auf-Packung (PoP), ein Ball-Grid-Array (BGA), eine Chip-Scale-Packung (CSP), ein Plastic-Leaded-Chip-Carrier (PLCC), eine Plastic-Dual-In-Line-Packung (PDIP), eine Die-In-Waffle-Packung, ein Chip-On-Board (COB), eine CERamic-Dual-In-Line-Packung (CERDIP), eine Plastic-Metric-Quad-Flat-Packung (MQFP), eine Thin-Quad-Flat-Packung (TQFP), ein Small-Outline-Integrated-Circuit (SOIC), eine Shrink-Small-Outline-Packung (SSOP), eine Thin-Small-Outline-Packung (TSOP), eine System-In-Packung (SIP), eine Multi-Chip-Packung (MCP), eine Wafer-Level-Fabricated-Packung (WFP) und/oder eine Wafer-Level-Processed-Stack-Packung (WSP) ausgeführt sein.
  • 3 zeigt detaillierter den in 2A dargestellten Eingabe/Ausgabe-Block 41. Bezugnehmend auf die 2A und 3 beinhaltet der Eingabe/Ausgabe-Block 41 eine Mehrzahl von Eingabe/Ausgabe-Einheitsschaltkreisen 41-1 bis 41-n und einen Spannungsdetektionsschaltkreis 45. Jeder der Eingabe/Ausgabe-Einheitsschaltkreise 41-1 bis 41-n beinhaltet einen jeweiligen Kontaktstellensteuerschaltkreis 60-1 bis 60-n und eine jeweilige Eingabe/Ausgabe-Kontaktstelle 62-1 bis 62-n.
  • Nach dem Hochfahren sowohl der ersten Spannung VDD als auch der zweiten Spannung DVDD kann jeder der Kontaktstellensteuerschaltkreise 60-1 bis 60-n eine Verwendung einer jeweiligen Eingabe/Ausgabe-Kontaktstelle 62-1 bis 62-n in Reaktion auf wenigstens ein von der Kernlogik 43 abgegebenes Eingabe/Ausgabe-Steuersignal steuern.
  • Während einer Operation zum Einschalten oder einer Operation zum Abschalten in Reaktion auf eine Leistungsverteilung von der externen Leistungsmanagementeinheit (PMU) 50 und/oder der internen Leistungsmanagementeinheit (iPMU) 133 detektiert der Spannungsdetektionsschaltkreis 45 einen Spannungspegel der ersten Spannung VDD und/oder einen Spannungspegel der zweiten Spannung DVDD und erzeugt basierend auf dem Detektionsergebnis ein Detektionssignal OUTA. Zum Beispiel kann der Spannungsdetektionsschaltkreis 45 das Detektionssignal OUTA mit einem niedrigen Pegel erzeugen, wenn die erste Spannung VDD und/oder die zweite Spannung DVDD niedriger als jeweilige Spannungsdetektionspegel sind, wie in den 13A und 13B dargestellt. Der Spannungsdetektionsschaltkreis 45 kann das Detektionssignal OUTA mit einem hohen Pegel erzeugen, wenn sowohl die erste Spannung VDD als auch die zweite Spannung DVDD höher als die jeweiligen Spannungsdetektionspegel sind.
  • Jeder der Kontaktstellensteuerschaltkreise 60-1 bis 60-n kann einen Zustand von jeder Eingabe/Ausgabe-Kontaktstelle 62-1 bis 62-n in Reaktion auf das Detektionssignal OUTA steuern. Während einer Operation zum Einschalten oder einer Operation zum Ausschalten kann zum Beispiel jeder der Kontaktstellensteuerschaltkreise 60-1 bis 60-n (auch als Eingabe/Ausgabe-Schaltkreise bezeichnet) einen Zustand der jeweiligen Eingabe/Ausgabe-Kontaktstellen 62-1 bis 62-n auf einen Hi-Z-Zustand hoher Impedanz, einen hohen Spannungspegel oder einen niedrigen Spannungspegel gemäß einiger Ausführungsformen in Reaktion auf ein inaktives oder Niedrigpegel-Detektionssignal OUTA festlegen. In Reaktion auf ein Detektionssignal OUTA mit hohem Pegel (wenn sowohl die erste als auch die zweite Spannung VDD und DVDD jeweilige Spannungsdetektionspegel übersteigen) kann jeder der Kontaktstellensteuerschaltkreise 60-1 bis 60-n so konfiguriert sein, dass er auf einen zweiten Zustand festgelegt ist, um eine Datenkommunikation zwischen der Kernlogik 43 und der jeweiligen Eingabe/Ausgabe-Kontaktstelle zu ermöglichen.
  • 4 stellt eine beispielhafte Ausführungsform eines in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises 41-1 dar. 4 stellt zwecks Erläuterung einen Eingabe/Ausgabe-Schaltkreis 41-1 dar, der einen Kontaktstellensteuerschaltkreis 60-1, eine Eingabe/Ausgabe-Kontaktstelle 62-1 und eine Mehrzahl von Steuerpins 71-1, ..., 71-2 und 71-3 sowie einen Spannungsdetektionsschaltkreis 45 beinhaltet.
  • Wenigstens ein Eingabe/Ausgabe-Steuersignal, das von der Kernlogik 43 erzeugt wird, nachdem die erste Spannung VDD vollständig hochgefahren ist, wird dem Kontaktstellensteuerschaltkreis 60-1 über Eingabe/Ausgabe-Steuerpins 71-1, ..., 71-2 zugeführt. Demgemäß steuert der Kontaktstellensteuerschaltkreis 60-1 eine Verwendung einer Eingabe/Ausgabe-Kontaktstelle 62-1, d. h. ob die Eingabe/Ausgabe-Kontaktstelle 62-1 als eine Eingabekontaktstelle oder eine Ausgabekontaktstelle zu verwenden ist, in Reaktion auf das wenigstens eine Eingabe/Ausgabe-Steuersignal.
  • Während einer Operation zum Einschalten oder einer Operation zum Abschalten wird das von dem Spannungsdetektionsschaltkreis 45 erzeugte Detektionssignal OUTA über einen Eingabe/Ausgabe-Kontaktstellenzustandssteuerpin 71-3 dem Kontaktstellensteuerschaltkreis 60-1 zugeführt. Entsprechend legt der Kontaktstellensteuerschaltkreis 60-1 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA fest.
  • Der Kontaktstellensteuerschaltkreis 60-1 beinhaltet eine Eingabe/Ausgabe-Steuerlogik 72, die so konfiguriert ist, dass sie in Reaktion auf das Detektionssignal OUTA eine Mehrzahl von Steuersignalen PU und PD erzeugt, und einen Eingabe/Ausgabe-Kontaktstellentreiber, der so konfiguriert ist, dass er einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf die Mehrzahl von Steuersignalen PU und PD auf eine hohe Impedanz festlegt.
  • Der Eingabe/Ausgabe-Kontaktstellentreiber beinhaltet einen PMOS-Transistor P1, der zwischen eine Leistungsleitung, welche die zweite Spannung DVDD zuführt, und die Eingabe/Ausgabe-Kontaktstelle 62-1 eingeschleift ist, und einen NMOS-Transistor N1, der zwischen die Eingabe/Ausgabe-Kontaktstelle 62-1 und eine Masse VSS eingeschleift ist.
  • Wenn zum Beispiel das Kontaktstellensteuersignal 60-1 ein erstes Steuersignal PU mit einem hohen Pegel und ein zweites Steuersignal PD mit einem niedrigen Pegel in Reaktion auf das Detektionssignal OUTA erzeugt, das während einer Operation zum Einschalten einen niedrigen Pegel aufweist, ist jeder MOS-Transistor P1 und N1 ausgeschaltet, so dass ein Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 eine hohe Impedanz ist.
  • Wenn jedoch der Kontaktstellensteuerschaltkreis 60-1 ein erstes Steuersignal PU mit einem niedrigen Pegel und ein zweites Steuersignal PD mit einem niedrigen Pegel in Reaktion auf das Detektionssignal OUTA mit einem hohen Pegel erzeugt, kann die zweite Spannung DVDD der Eingabe/Ausgabe-Kontaktstelle 62-1 über den PMOS-Transistor P1 zugeführt werden. Mit anderen Worten gesagt, kann der PMOS-Transistor P1 bei einer Kopplung der zweiten Spannung DVDD an die Kontaktstelle 62-1 eingeschaltet werden, und der NMOS-Transistor N1 kann bei einer Entkopplung der Massespannung VSS von der Kontaktstelle 62-1 ausgeschaltet werden.
  • Wie vorstehend beschrieben, kann der Kontaktstellensteuerschaltkreis 60-1 eine Operation eines Eingabe/Ausgabe-Kontaktstellentreibers gemäß einem Pegel des Detektionssignals OUTA steuern.
  • Gemäß einer beispielhaften Ausführungsform kann der Kontaktstellensteuerschaltkreis 60-1 des Weiteren eine Detektionslogik 73 beinhalten, die so konfiguriert ist, dass sie einen Pegel des Detektionssignals OUTA detektiert. Hierbei kann die Detektionslogik 73 das Auftreten des Detektionssignals OUTA detektieren und ein Signal erzeugen. Entsprechend kann eine Eingabesteuerlogik 72 jeden Pegel der Mehrzahl von Steuersignalen PU und PD gemäß dem von der Detektionslogik 73 abgegebenen Signal einstellen.
  • Wie vorstehend beschrieben, wird, wenn die Eingabe/Ausgabe-Steuerlogik 72 ein erstes Steuersignal PU mit einem hohen Pegel und ein zweites Steuersignal PD mit einem niedrigen Pegel erzeugt, jeder MOS-Transistor P1 und N1 ausgeschaltet, so dass sich die Eingabe/Ausgabe-Kontaktstelle 62-1 in einem Zustand mit hoher Impedanz befindet.
  • Gemäß einer beispielhaften Ausführungsform kann die Eingabe/Ausgabe-Steuerlogik 72 jeden Pegel der Steuersignale PU und PD in Reaktion auf das Detektionssignal OUTA und in Reaktion auf die IO-Steuersignale steuern. In diesem Fall kann der Eingabe/Ausgabe-Kontaktstellentreiber eine Spannung der Eingabe/Ausgabe-Kontaktstelle 62-1 auf die zweite Spannung DVDD hinaufziehen oder auf die Massespannung VSS herunterziehen.
  • 5 stellt eine weitere beispielhafte Ausführungsform eines Eingabe/Ausgabe-Einheitsschaltkreises 80 dar, der als ein in 3 dargestellter Eingabe/Ausgabe-Einheitsschaltkreis verwendet werden kann. Der Eingabe/Ausgabe-Einheitsschaltkreis 80 von 5 ist eine weitere beispielhafte Ausführungsform des in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises 41-1. Zur bequemen Erklärung stellt 5 den Eingabe/Ausgabe-Einheitsschaltkreis 80 dar, der einen Kontaktstellensteuerschaltkreis 81, eine Eingabe/Ausgabe-Kontaktstelle 62-1, eine Mehrzahl von Steuerpins 71-1, ..., 71-2 und 71-3 sowie einen Spannungsdetektionsschaltkreis 45 beinhaltet.
  • Während Operationen zum Einschalten und/oder Abschalten wird ein von dem Spannungsdetektionsschaltkreis 45 erzeugtes Detektionssignal OUTA einem Kontaktstellensteuerschaltkreis 81 über den Eingabe/Ausgabe-Kontaktstellensteuerpin 71-3 zugeführt. Der Kontaktstellensteuerschaltkreis 81 kann eine gleiche Funktion wie der in 3 dargestellte Kontaktstellensteuerschaltkreis 60-1 durchführen, um einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA und in Reaktion auf IO-Steuersignale festzulegen.
  • Der Kontaktstellensteuerschaltkreis 81 beinhaltet einen Pull-up-Schaltkreis P2, der so konfiguriert ist, dass er die zweite Spannung DVDD in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Pegel der Eingabe/Ausgabe-Kontaktstelle 62-1 zuführt. Wenn der Pull-up-Schaltkreis P2 in einem PMOS-Transistor ausgeführt ist, wird ein Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 auf einen hohen Pegel hochgezogen, z. B. die zweite Spannung DVDD.
  • Gemäß einer beispielhaften Ausführungsform wird, wenn der Kontaktstellensteuerschaltkreis 81 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Pegel ein erstes Steuersignal PU mit einem hohen Spannungspegel und ein zweites Steuersignal PD mit einem niedrigen Pegel abgibt, jeder MOS-Transistor P1 und N1 ausgeschaltet. Entsprechend wird ein Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 durch den Pull-up-Schaltkreis P2 auf einen hohen Spannungspegel gezogen, z. B. die zweite Spannung DVDD, selbst wenn die Transistoren P1 und N1 beide ausgeschaltet sind. Gemäß noch weiterer Ausführungsformen kann der Kontaktstellensteuerschaltkreis 81 so konfiguriert sein, dass er in Reaktion auf das Detektionssignal OUTA mit dem niedrigen Spannungspegel auf einen Zustand mit hoher Impedanz gefolgt von dem hohen Spannungspegel (z. B. DVDD) festgelegt wird.
  • Gemäß einer beispielhaften Ausführungsform kann der Kontaktstellensteuerschaltkreis 81 des Weiteren eine Detektionslogik 83 beinhalten, die so konfiguriert ist, dass sie das Detektionssignal OUTA detektiert. Die Detektionslogik 83 kann mittels Detektieren eines Pegels des Detektionssignals OUTA ein Signal erzeugen. In diesem Fall kann der Pull-up-Schaltkreis P2 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf ein von der Detektionslogik 83 abgegebenes Signal mit einem niedrigen Pegel auf einen hohen Pegel hochziehen, z. B. die zweite Spannung DVDD. Außerdem kann die Eingabe/Ausgabe-Steuerlogik 72 eine Mehrzahl von Steuersignalen PU und PD erzeugen, die einen Betrieb eines Eingabe/Ausgabe-Kontaktstellentreibers gemäß einem von der Detektionslogik 83 abgegebenen Signal steuern.
  • 6 ist ein Blockdiagramm, das noch eine weitere beispielhafte Ausführungsform eines Eingabe/Ausgabe-Einheitsschaltkreises 90 darstellt, der als ein Eingabe/Ausgabe-Einheitsschaltkreis von 3 verwendet werden kann. Der in 6 dargestellte Eingabe/Ausgabe-Einheitsschaltkreis 90 ist noch eine weitere beispielhafte Ausführungsform des in 3 dargestellten Eingabe/Ausgabe-Einheitsschaltkreises 41-1. Für eine bequeme Erklärung stellt 6 den Eingabe/Ausgabe-Einheitsschaltkreis 90 so dar, dass er einen Kontaktstellensteuerschaltkreis 91, eine Eingabe/Ausgabe-Kontaktstelle 62-1, Steuerpins 71-1, ..., 71-2 und 71-3 sowie einen Spannungsdetektionsschaltkreis 45 beinhaltet.
  • Während Operationen zum Einschalten und/oder Abschalten wird ein von dem Spannungsdetektionsschaltkreis 45 erzeugtes Detektionssignal OUTA dem Kontaktstellensteuerschaltkreis 81 über einen Eingabe/Ausgabe-Kontaktstellenzustandssteuerpin 71-3 zugeführt. Der Kontaktstellensteuerschaltkreis 91 kann die gleiche Funktion wie der Kontaktstellensteuerschaltkreis 60-1 von 3 durchführen, um einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA und in Reaktion auf IO-Steuersignale festzulegen.
  • Die Detektionslogik 83, die in dem Kontaktstellensteuerschaltkreis 91 beinhaltet ist, kann dem Pull-down-Schaltkreis N2 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Pegel einen hohen Pegel zuführen, z. B. die zweite Spannung. Der Pull-down-Schaltkreis N2, der als ein NMOS-Transistor ausgeführt ist, zieht die Eingabe/Ausgabe-Kontaktstelle 62-1 auf eine Massespannung VSS herunter. Entsprechend wird ein Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 auf einen niedrigen Pegel, z. B. Masse, heruntergezogen.
  • Eine Eingabe/Ausgabe-Steuerlogik 92 erzeugt eine Mehrzahl von Steuersignalen PU und PD, um einen Betrieb des Eingabe/Ausgabe-Kontaktstellentreibers gemäß einem von der Detektionslogik 83 abgegebenen Signal mit einem hohen Pegel zu steuern. Ein Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 kann mittels des Pull-down-Schaltkreises N2 auf einen niedrigen Pegel, z. B. die Massespannung VSS, heruntergezogen werden, selbst wenn die Transistoren P1 und N1 ausgeschaltet sind. Gemäß noch weiterer Ausführungsformen kann der Kontaktstellensteuerschaltkreis 91 so konfiguriert sein, dass er in Reaktion auf das Detektionssignal OUTA mit dem niedrigen Spannungspegel auf einen Zustand mit hoher Impedanz gefolgt von einem niedrigen Spannungspegel (z. B. VSS) festgelegt ist.
  • 7 ist ein Blockdiagramm, das noch eine weitere beispielhafte Ausführungsform eines Eingabe/Ausgabe-Einheitsschaltkreises 100 darstellt, der als ein Eingabe/Ausgabe-Einheitsschaltkreis von 3 verwendet werden kann. Der in 7 dargestellte Eingabe/Ausgabe-Einheitsschaltkreis 100 ist noch eine weitere beispielhafte Ausführungsform des Eingabe/Ausgabe-Einheitsschaltkreises 41-1 von 3. Für eine bequeme Erklärung stellt 7 den Eingabe/Ausgabe-Einheitsschaltkreis 100 so dar, dass er einen Kontaktstellensteuerschaltkreis 101, eine Eingabe/Ausgabe-Kontaktstelle 62-1, Steuerpins 71-1, ..., 71-2 und 71-3 sowie einen Spannungsdetektionsschaltkreis 45 beinhaltet.
  • Mit Ausnahme des Inverters 103 ist eine Konfiguration des Kontaktstellensteuerschaltkreises 101 von 7 im Wesentlichen die gleiche wie diejenige des Kontaktstellensteuerschaltkreises 91 von 6. Der Inverter 103 invertiert ein Detektionssignal OUTA mit einem niedrigen Pegel, das von dem Spannungsdetektionsschaltkreis 45 abgegeben wird. Entsprechend zieht der Pull-down-Schaltkreis N2 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf ein Ausgangssignal des Inverters 103 mit hohem Spannungspegel auf einen niedrigen Pegel herunter (z. B. eine Massespannung VSS).
  • Wie vorstehend beschrieben, kann ein Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 durch den als ein NMOS-Transistor ausgeführten Pull-down-Schaltkreis N2 auf einen niedrigen Pegel, z. B. eine Massespannung VSS, heruntergezogen werden, selbst wenn die Transistoren P1 und N1 ausgeschaltet sind. Gemäß noch weiterer Ausführungsformen kann der Kontaktstellensteuerschaltkreis 101 so konfiguriert sein, dass er in Reaktion auf das Detektionssignal OUTA mit dem niedrigen Spannungspegel auf einen Zustand mit hoher Impedanz gefolgt von einem niedrigen Spannungspegel (z. B. VSS) festgelegt ist.
  • In jeder der 4 bis 7 kann ein Kontaktstellensteuerschaltkreis so konfiguriert sein, dass er durch Koppeln der jeweiligen Eingabe/Ausgabe-Kontaktstelle mit einer von der Massespannung VSS (durch den Transistor N1) oder der Spannung DVDD (durch den Transistor P1) in Reaktion auf IO-Steuersignale von der Kernlogik eine Datenkommunikation ermöglicht (in Reaktion auf einen hohen Spannungspegel des Detektionssignals OUTA, wenn die Spannungen VDD und DVDD beide jeweilige Detektionsschwellenwerte überschreiten). Während der Datenkommunikation (wenn VDD und DVDD beide jeweilige Schwellenwerte überschreiten) können die Kontaktstellensteuerschaltkreise 60-1 bis 60-n von 3 so konfiguriert sein, dass sie verschiedene Logikwerte von verschiedenen jeweiligen Kontaktstellen gleichzeitig übertragen.
  • 8 ist eine beispielhafte Ausführungsform des in 2A dargestellten Spannungsdetektionsschaltkreises 45. Der Spannungsdetektionsschaltkreis 45 detektiert eine erste Spannung VDD, die unter Verwendung eines Hysterese-Schaltkreises, der eine Hysterese bereitstellt, z. B. eines Schmidt-Triggers oder eines Schmidt-Trigger-Inverters, hoch- oder heruntergefahren wird, und erzeugt ein Detektionssignal OUTA = DET1.
  • 9 ist ein Schaltbild, das eine beispielhafte Ausführungsform des in 8 dargestellten Spannungsdetektionsschaltkreises 45 darstellt. Bezugnehmend auf 9 beinhaltet der Spannungsdetektionsschaltkreis 45 einen Schmidt-Trigger-Inverter 105, der eine erste Spannung VDD als eine Eingangsspannung empfängt, und einen Inverter 107, der mittels Invertieren eines Ausgangssignals des Schmidt-Trigger-Inverters 105 ein Detektionssignal OUTA = DET1 erzeugt.
  • Gemäß einem Unterschied zwischen einem oberen Schwellenwert und einem unteren Schwellenwert des Schmidt-Trigger-Inverters 105 detektiert der Schmidt-Trigger-Inverter 105 unter Verwendung des oberen Schwellenwerts einen Pegel der hochfahrenden ersten Spannung VDD und unter Verwendung des unteren Schwellenwerts einen Pegel der herunterfahrenden ersten Spannung VDD. Der obere Schwellenwert und der untere Schwellenwert können jeweils als ein Spannungsdetektionspegel verwendet werden.
  • Der Spannungsdetektionsschaltkreis 45 kann des Weiteren einen ersten Kondensator C1, der mit einer die zweite Spannung DVDD zuführenden Leistungsleitung und einem Ausgangsanschluss des Schmidt-Trigger-Inverters 105 verbunden ist, und einen zweiten Kondensator C2 beinhalten, der zwischen einen Ausgangsanschluss des Inverters 107 und eine Masse VSS eingeschleift ist. Jeder Kondensator C1 und/oder C2 kann eine Funktion eines Kondensators durchführen, der einen Anfangszustand aufrechterhält.
  • 10 ist ein Schaltbild, das eine weitere beispielhafte Ausführungsform des in 8 dargestellten Spannungsdetektionsschaltkreises darstellt. Bezugnehmend auf 10 beinhaltet ein Spannungsdetektionsschaltkreis 45-1, der eine Hysterese verwendet, die als ein Beispiel des in 2A oder 3 dargestellten Spannungsdetektionsschaltkreises 45 ausgeführt ist, wenigstens PMOS-Transistoren P11 bis P13, die seriell zwischen eine die zweite Spannung DVDD zuführende Leistungsleitung und einen Knoten ND1 eingeschleift sind, wenigstens einen NMOS-Transistor N11, der seriell zwischen den Knoten ND1 und eine Masse VSS eingeschleift ist, einen Inverter 109, der so konfiguriert ist, dass er mittels Invertieren eines Signals des Knotens ND1 das Detektionssignal OUTA = DET1 erzeugt, einen Pull-up-Schaltkreis P14, der so konfiguriert ist, dass er dem Knoten ND1 in Reaktion auf ein Ausgangssignal des Inverters 109 die zweite Spannung DVDD zuführt, sowie einen Pull-down-Schaltkreis, der so konfiguriert ist, dass er in Reaktion auf die erste Spannung VDD und ein Ausgangssignal des Inverters 109 den Knoten ND1 auf die Massespannung VSS herunterzieht.
  • Die erste Spannung VDD wird einem Gate von wenigstens den PMOS-Transistoren P11 bis P13 und einem Gate von wenigstens einem NMOS-Transistor N11 zugeführt.
  • Wenn ein Verhältnis, z. B. ein erstes Verhältnis einer Kanallänge und einer Kanalbreite von wenigstens den PMOS-Transistoren P11 bis P13, das gleiche ist, und ein Verhältnis, z. B. ein zweites Verhältnis einer Kanallänge und einer Kanalbreite wenigstens des NMOS-Transistors N11, das gleiche ist, kann ein Zustandsübergang, d. h. ein Pegelübergang, des Detektionssignals OUTA = DET1 gemäß einem Verhältnis zwischen dem ersten Verhältnis und dem zweiten Verhältnis bestimmt werden.
  • Der Pull-down-Schaltkreis kann einen ersten Schalter N12 und einen zweiten Schalter N13 beinhalten, die seriell zwischen den Knoten ND1 und die Masse VSS eingeschleift sind. Der erste Schalter N12 wird in Reaktion auf die erste Spannung VDD geschaltet, und der zweite Schalter N13 wird in Reaktion auf ein Ausgangssignal des Inverters 109 geschaltet.
  • Hierbei führt der erste Schalter N12 eine Funktion zum Blockieren des Knotens ND1 durch, damit dieser nicht auf einen niedrigen Spannungspegel gezogen wird, wenn sich die erste Spannung VDD in einem ausgeschalteten Zustand befindet und sich die zweite Spannung DVDD in einem eingeschalteten Zustand befindet.
  • Der Spannungsdetektionsschaltkreis 45-1 kann des Weiteren einen ersten Kondensator C1, der zwischen eine die zweite Spannung DVDD zuführende Leistungsleitung und den Knoten ND1 eingeschleift ist, und einen zweiten Kondensator C2 beinhalten, der zwischen einen Ausgangsanschluss des Inverters 109 und die Masse VSS eingeschleift ist. Der erste Kondensator C1 kann eine Funktion derart durchführen, dass er eine Spannung des Knotens ND1 auf einem hohen Spannungspegel hält, wenn die zweite Spannung DVDD während einer Operation zum Einschalten vor der ersten Spannung VDD rampenförmig hochgefahren wird.
  • Wenn zum Beispiel der Spannungsdetektionsschaltkreis 45-1 so ausgelegt ist, dass er die erste Spannung VDD über 0,5 V, z. B. einem Spannungsdetektionspegel, als einen hohen Pegel gemäß einem Verhältnis zwischen dem ersten Verhältnis und dem zweiten Verhältnis detektiert, geht der Knoten ND1 von einem hohen Pegel auf einen niedrigen Pegel über, wenn die erste Spannung VDD während einer Operation zum Einschalten über 0,5 V zunimmt. Demgemäß erzeugt der Inverter 109 ein Detektionssignal OUTA, das von einem niedrigen Pegel auf einen hohen Pegel übergeht.
  • Das heißt, der Spannungsdetektionsschaltkreis 45-1 erzeugt während einer Operation zum Einschalten ein Detektionssignal OUTA mit einem niedrigen Pegel, bis die erste Spannung VDD 0,5 V wird, so dass der Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf ein Detektionssignal OUTA mit einem niedrigen Pegel auf eine hohe Impedanz, einen hohen Spannungspegel (z. B. die zweite Spannung DVDD) oder einen niedrigen Spannungspegel (z. B. die Masse VSS) festlegen kann.
  • 11A ist eine weitere beispielhafte Ausführungsform des in 2A dargestellten Spannungsdetektionsschaltkreises. Der Spannungsdetektionsschaltkreis 45-2 (ausgeführt als ein weiteres Beispiel des Spannungsdetektionsschaltkreises 45 von 2A) kann einen ersten Spannungsdetektionsschaltkreis 110, einen zweiten Spannungsdetektionsschaltkreis 120 und einen Kombinationslogikschaltkreis (z. B. ein UND-Gatter 130) beinhalten.
  • Der erste Spannungsdetektionsschaltkreis 110 kann als ein Spannungsdetektionsschaltkreis 45 oder 45-1 ausgeführt sein, wie er in 9 beziehungsweise 10 dargestellt ist. Das heißt, der erste Spannungsdetektionsschaltkreis 110 kann einen Spannungspegel der ersten Spannung VDD unter Verwendung eines Hysterese-Schaltkreises detektieren, der eine zweite Spannung DVDD als eine Betriebsspannung verwendet und die erste Spannung VDD als eine Eingangsspannung empfängt, um ein erstes Detektionssignal DET1 zu erzeugen.
  • Der zweite Spannungsdetektionsschaltkreis 120 kann einen Spannungspegel der zweiten Spannung DVDD unter Verwendung einer Schwellenspannung von wenigstens einem diodenverbundenen PMOS-Transistor detektieren, der die zweite Spannung DVDD als eine Eingangsspannung empfängt, um ein zweites Detektionssignal DET2 zu erzeugen.
  • Das UND-Gatter 130 führt eine UND-Operation an dem ersten Detektionssignal DET1 und dem zweiten Detektionssignal DET2 durch und erzeugt ein Detektionssignal OUTA. Das UND-Gatter 130 kann die zweite Spannung DVDD und eine Masse VSS als Betriebsspannungen verwenden. Der Kondensator C3 kann zwischen einen Ausgangsanschluss des UND-Gatters 130 und eine Massespannung VSS eingeschleift sein, um das Detektionssignal OUTA zu stabilisieren.
  • Wie in den 13A und 13B dargestellt, erzeugt der Spannungsdetektionsschaltkreis 45-2 unter Verwendung des UND-Gatters 130 ein Detektionssignal OUTA mit einem niedrigen Spannungspegel, ungeachtet einer Operationssequenz zum Einschalten oder einer Operationssequenz zum Abschalten von jeder Spannung VDD und DVDD, wenn ein Pegel der ersten Spannung VDD, die rampenförmig hochfährt oder herunterfährt, niedriger als ein Spannungspegel des ersten Spannungsdetektionsschaltkreises 110 ist oder ein Pegel der zweiten Spannung DVDD, die rampenförmig hochfährt oder herunterfährt, niedriger als ein Spannungsdetektionspegel des zweiten Spannungsdetektionsschaltkreises 120 ist.
  • 11B ist noch eine weitere beispielhafte Ausführungsform des in 2A dargestellten Spannungsdetektionsschaltkreises. Der Spannungsdetektionsschaltkreis 45-3, der als noch weiteres Beispiel des in 2A dargestellten Spannungsdetektionsschaltkreises 45 ausgeführt ist, beinhaltet einen ersten Spannungsdetektionsschaltkreis 110, einen zweiten Spannungsdetektionsschaltkreis 120 und ein UND-Gatter 131.
  • Das UND-Gatter 131 erzeugt ein Detektionssignal OUTA mit einem hohen Spannungspegel oder einem niedrigen Spannungspegel gemäß einem Pegel eines von dem ersten Spannungsdetektionsschaltkreis 110 erzeugten ersten Detektionssignals DET1, einem Pegel eines von dem zweiten Spannungsdetektionsschaltkreis 120 erzeugten zweiten Detektionssignals DET2 und einem Pegel eines externen Rücksetzsignals EX_RST, das von außen eingegeben wird. Das heißt, wenn sich ein Pegel von irgendeinem der Mehrzahl von Signalen DET1, DET2 und EX_RST auf einem niedrigen Spannungspegel befindet, wird ein Detektionssignal OUTA mit einem niedrigen Spannungspegel erzeugt. Im Gegensatz dazu wird ein Detektionssignal OUTA mit einem hohen Spannungspegel erzeugt, wenn sich alle Signale DET1, DET2 und EX_RST auf einem hohen Spannungspegel befinden.
  • 12 ist ein Schaltbild des in den 11A oder 11B dargestellten zweiten Spannungsdetektionsschaltkreises 120. Bezugnehmend auf 12 beinhaltet der zweite Spannungsdetektionsschaltkreis 120 wenigstens einen diodenverbundenen PMOS-Transistorstring P21 und P22, der seriell zwischen eine die zweite Spannung DVDD zuführende Leistungsleitung und einen Knoten ND2 eingeschleift ist, einen ersten Kondensator C11, der zwischen den Knoten ND2 und eine Massespannung VSS eingeschleift ist, einen ersten Inverter 121, der so konfiguriert ist, dass er ein Signal des Knotens ND2 invertiert, einen Pull-up-Schaltkreis P23, der so konfiguriert ist, dass er dem Knoten ND2 gemäß einem Ausgangssignal des ersten Inverters 121 die zweite Spannung DVDD zuführt, einen zweiten Inverter 123, der so konfiguriert ist, dass er mittels Invertieren eines Ausgangssignals des ersten Inverters 121 ein zweites Detektionssignal DET2 erzeugt, sowie einen zweiten Kondensator C12, der zwischen einen Ausgangsanschluss des zweiten Inverters 123 und die Massespannung VSS eingeschleift ist.
  • Während einer Operation zum Einschalten kann, wenngleich die zweite Spannung DVDD zunimmt, eine Spannung des Knotens ND2 um so viel wie eine Schwellenspannung des diodenverbundenen PMOS-Transistorstrings P21 und P22 niedriger als die zweite Spannung DVDD sein. Demgemäß führt der Inverter 121 keine Invertierungsoperation durch, bis eine Spannung an dem Knoten ND2 auf einen vorgegebenen Pegel zunimmt. Das heißt, ein Spannungsdetektionspegel (wobei eine Invertierungsoperation des ersten Inverters 121 während einer Operation zum Einschalten durchgeführt wird) wird gemäß der Anzahl von Dioden bestimmt, die in dem diodenverbundenen PMOS-Transistorstring P21 und P22 enthalten sind. Gemäß einer beispielhaften Ausführungsform kann wenigstens ein zusätzlicher diodenverbundener PMOS-Transistor zwischen die Transistoren P21 und P22 eingeschleift sein.
  • Wenn zum Beispiel der zweite Spannungsdetektionsschaltkreis 120 so ausgelegt ist, dass er bei einem Übergang einer Spannung des Knotens ND2 von einem niedrigen Pegel auf einen hohen Pegel hilft, wenn die zweite Spannung DVDD über 1,0 V (d. h. einen Spannungsdetektionspegel) zunimmt, erzeugt der zweite Spannungsdetektionsschaltkreis 120 ein zweites Detektionssignal DET2 mit einem niedrigen Pegel, bis die zweite Spannung DVDD über 1,0 V zunimmt.
  • Wenn die zweite Spannung DVDD über 1,0 V zunimmt, kann ein Ausgangssignal des ersten Inverters 121 von einem hohen Pegel auf einen niedrigen Pegel übergehen. Demgemäß kann ein Pull-up-Schaltkreis P23 dem Knoten ND2 die zweite Spannung DVDD zuführen, so dass ein Ausgangssignal des ersten Inverters 121 einen niedrigen Pegel beibehalten kann.
  • 13A ist eine beispielhafte Ausführungsform eines Signalverlaufsdiagramms einer ersten Spannung und einer zweiten Spannung, wie sie von einer externen PMU und/oder einer internen PMU bereitgestellt werden, sowie eines Detektionssignals, wie es von dem VDC 45 bereitgestellt wird. Bezugnehmend auf einige Ausführungsformen der 1A bis 10 und 13A kann der Spannungsdetektionsschaltkreis 45 die erste Spannung VDD nur wie folgt detektieren.
  • Nachdem die zweite Spannung DVDD zu einem Zeitpunkt T1 rampenförmig bis zu einem vollständig eingeschalteten Zustand hochfährt und nachdem eine erste Spannung VDD eine Operation zum Einschalten durchführt, um ein rampenförmiges Hochfahren zu einem Zeitpunkt T2 zu beginnen, erzeugt ein in 9 dargestellter Schmidt-Trigger-Inverter 105 einen hohen Spannungspegel, und eine Spannung des in 10 dargestellten Knotens ND1 hält mittels jedes PMOS-Transistors P11 bis P13 einen hohen Pegel, bis die erste Spannung VDD 0,5 V erreicht ist.
  • Demgemäß erzeugt jeder von dem Inverter 107 von 9 und dem Inverter 109 von 10 ein Detektionssignal OUTA mit einem niedrigen Pegel. Jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 kann einen Zustand einer Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf ein Detektionssignal OUTA mit einem niedrigen Spannungspegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen.
  • Wenn der in 2A oder 3 dargestellte Spannungsdetektionsschaltkreis 45 den Aufbau des Spannungsdetektionsschaltkreises 45-2 oder 45-3 aufweist, wie er in 11A oder 11B dargestellt ist, und sich ein Pegel eines externen Rücksetzsignals EX_RST auf einem hohen Spannungspegel befindet, befindet sich ein zweites Detektionssignal DET2 auf einem hohen Spannungspegel, so dass ein Pegel eines von dem UND-Gatter 130 oder 131 erzeugten Detektionssignals OUTA gemäß einem Pegel eines ersten Detektionssignals DET1 bestimmt ist.
  • Das heißt, wenn die erste Spannung VDD eine Operation zum Einschalten durchführt, nachdem die zweite Spannung DVDD zuerst hochgefahren wurde, z. B. wenn ein Pegel der zweiten Spannung DVDD höher als ein Pegel eines Spannungsdetektionspegels eines zweiten Spannungsdetektionsschaltkreises 120 ist, gibt ein erster Spannungsdetektionsschaltkreis 110 ein erstes Detektionssignal DET1 mit einem niedrigen Pegel ab, bis die erste Spannung VDD 0,5 V erreicht. Dadurch gibt das UND-Gatter 130 ein Detektionssignal OUTA mit einem niedrigen Spannungspegel ab. Entsprechend kann jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf ein Detektionssignal OUTA mit einem niedrigen Pegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen.
  • Wenn jedoch die erste Spannung VDD über 0,5 V ansteigt, weist das Detektionssignal OUTA einen hohen Spannungspegel auf, so dass jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 gemäß wenigstens einem von der Kernlogik 43 abgegebenen Eingabe/Ausgabe-Steuersignal von der Kernlogik 43 abgegebene Daten über die Eingabe/Ausgabe-Kontaktstelle 62-1 zu einem Bus 11 übertragen oder von dem Bus 11 übertragene Daten empfangen und sie zu der Kernlogik 43 übertragen kann.
  • Wenn die erste Spannung VDD zu einem Zeitpunkt T3 eine Operation zum Einschalten oder ein rampenförmiges Herunterfahren durchführt, während die zweite Spannung DVDD einen eingeschalteten Zustand beibehält, gibt der Spannungsdetektionsschaltkreis 45, 45-1 oder 45-2 ein Detektionssignal OUTA mit einem hohen Spannungspegel ab, bis die erste Spannung VDD eine Referenzspannung erreicht, z. B. einen unteren Schwellenwert der Hysterese, der niedriger als 0,5 V ist, z. B. ein oberer Schwellenwert der Hysterese. Ein Grund, warum die Referenzspannung niedriger als 0,5 V ist, liegt in der Hysterese des Spannungsdetektionsschaltkreises 45 oder 45-1 begründet.
  • Wenn jedoch die erste Spannung VDD niedriger als die Referenzspannung wird, geht der in 9 dargestellte Schmidt-Trigger-Inverter 105 von einem niedrigen Spannungspegel auf einen hohen Spannungspegel über, und eine Spannung des Knotens ND1 von 10 geht mittels der PMOS-Transistoren P11 bis P13 auf einen hohen Spannungspegel über.
  • Demgemäß erzeugt jeder Spannungsdetektionsschaltkreis 45 oder 45-1 ein Detektionssignal OUTA mit einem niedrigen Pegel. Entsprechend kann jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Spannungspegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen.
  • In ähnlicher Weise erzeugt ein in 11A dargestellter Spannungsdetektionsschaltkreis 45-2 ein Detektionssignal OUTA mit einem niedrigen Spannungspegel.
  • 13B ist eine weitere beispielhafte Ausführungsform eines Signalverlaufsdiagramms einer ersten Spannung VDD und einer zweiten Spannung DVDD, wie von einer externen PMU und/oder einer internen PMU bereitgestellt, sowie eines Detektionssignals OUTA, wie von dem VDC 45 bereitgestellt.
  • Bezugnehmend auf die 1A bis 12 und 13B gibt jeder Spannungsdetektionsschaltkreis 45, 45-1 oder 45-2, wenn die zweite Spannung DVDD eine Operation zum Einschalten durchführt, um mit einem rampenförmigen Hochfahren zu einem Zeitpunkt T12 zu beginnen, nachdem die erste Spannung VDD beginnend bei einem Zeitpunkt T11 rampenförmig hochgeführt ist, ein Detektionssignal OUTA mit einem niedrigen Pegel ab, bis die zweite Spannung DVDD 1,0 V, z. B. einen Spannungsdetektionspegel, erreicht, so dass jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Spannungspegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen kann.
  • Während die zweite Spannung DVDD über 1,0 V bleibt, erzeugt jeder Spannungsdetektionsschaltkreis 45, 45-1 oder 45-2 ein Detektionssignal OUTA mit einem hohen Spannungspegel. Entsprechend kann jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 gemäß wenigstens einem von der Kernlogik 43 abgegebenen Eingabe/Ausgabe-Steuersignal von der Kernlogik 43 abgegebene Daten über die Eingabe/Ausgabe-Kontaktstelle 62-1 zu dem Bus 11 übertragen oder von dem Bus 11 übertragene Daten empfangen und sie zu der Kernlogik 43 übertragen.
  • Wenn die zweite Spannung DVDD eine Operation zum Abschalten durchführt, während die erste Spannung VDD einen eingeschalteten Zustand beibehält, gibt jeder Spannungsdetektionsschaltkreis 45, 45-1 oder 45-2 ein Detektionssignal OUTA mit einem niedrigen Spannungspegel ab, wenn die zweite Spannung DVDD unter 1,0 V abfällt. Entsprechend kann jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Spannungspegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen.
  • 14 ist ein Flussdiagramm, das Operationen des in 2A dargestellten Spannungsdetektionsschaltkreises darstellt.
  • Bezugnehmend auf die 1A bis 14 kann der in einem Eingabe/Ausgabe-Block 41 ausgeführte Spannungsdetektionsschaltkreis 45 oder 45-1 während einer Operation zum Einschalten oder einer Operation zum Abschalten gemäß einem Spannungsdetektionspegel eine der Kernlogik 43 zugeführte erste Spannung VDD detektieren und kann ein Detektionssignal OUTA erzeugen (S10). Wenn die erste Spannung VDD niedriger als eine vorgegebene Spannung ist, kann der Spannungsdetektionsschaltkreis 45 oder 45-1 ein Detektionssignal OUTA mit einem niedrigen Pegel erzeugen.
  • Jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 kann einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Pegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen (S20).
  • 15 ist ein weiteres Flussdiagramm, das Operationen des in 2A dargestellten Spannungsdetektionsschaltkreises darstellt.
  • Bezugnehmend auf die 1A bis 13B und 15 kann der in dem Eingabe/Ausgabe-Block 41 ausgeführte Spannungsdetektionsschaltkreis 45-2 während einer Operation zum Einschalten oder einer Operation zum Abschalten jede der ersten Spannung VDD und der zweiten Spannung DVDD, die der Kernlogik 43 gemäß jedem Spannungsdetektionspegel zugeführt werden, detektieren und kann ein Detektionssignal OUTA erzeugen (S30). Wenn die erste Spannung VDD niedriger als eine vorgegebene Spannung ist, z. B. 0,5 V oder eine Referenzspannung, und/oder die zweite Spannung DVDD niedriger als eine vorgegebene Spannung ist, z. B. 1,0 V, kann der Spannungsdetektionsschaltkreis 45-2 ein Detektionssignal OUTA mit einem niedrigen Spannungspegel erzeugen.
  • Jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 kann einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Spannungspegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen (S40).
  • Das heißt, wie bezugnehmend auf die 1A bis 15 erläutert, wenn sich ein Halbleiterbauelement 30 während einer Operation zum Einschalten oder einer Operation zum Abschalten in einem ausgeschalteten Zustand befindet oder wenigstens eine der ersten Spannung VDD und der zweiten Spannung DVDD niedriger als eine vorgegebene Spannung ist, z. B. 0,5 V für VDD und 1,0 V für DVDD, kann der Spannungsdetektionsschaltkreis 45, 45-1 oder 45-2 ein Detektionssignal OUTA mit einem niedrigen Pegel erzeugen.
  • Jeder Kontaktstellensteuerschaltkreis 60-1, 81, 91 oder 101 kann einen Zustand der Eingabe/Ausgabe-Kontaktstelle 62-1 in Reaktion auf das Detektionssignal OUTA mit einem niedrigen Spannungspegel auf eine hohe Impedanz (4), einen hohen Spannungspegel (5) oder einen niedrigen Spannungspegel (6 oder 7) festlegen.
  • Das heißt, Ausführungsformen einiger erfinderischer Konzepte können jeden Zustand einer Mehrzahl von in dem Eingabe/Ausgabe-Block ausgeführten Kontaktstellen ungeachtet einer Reihenfolge einer Leistungssequenz der ersten und zweiten Spannung VDD und DVDD, die der Kernlogik 43 zugeführt werden, z. B. während Operationen zum Einschalten und/oder Abschalten, auf einen geforderten Zustand festlegen, z. B. eine hohe Impedanz, einen hohen Spannungspegel oder einen niedrigen Spannungspegel.
  • Demgemäß wird eine Operation zum Einschalten oder eine Operation zum Abschalten des Halbleiterbauelements 30 ein Signal, bei dem eine Mehrzahl von Halbleiterbauelementen 20 und 40 über den Bus 11, mit dem das Halbleiterbauelement 30 gekoppelt ist, kommuniziert, nicht signifikant beeinflussen.
  • 16 ist ein Ausführungsbeispiel eines Bauelements 200, welches das in 1A dargestellte System 10 beinhaltet. Bezugnehmend auf 16 beinhaltet das Bauelement 200 ein System 10, das eine Mehrzahl von SoC-Bauelementen (z. B. die Bauelemente 20, 30 und 40), einen Funk-Sendeempfänger 203, ein Eingabegerät 205 und eine Anzeige 207 beinhaltet.
  • Der Funk-Sendeempfänger 203 kann ein Funksignal über eine Antenne ANT senden und/oder empfangen. Zum Beispiel kann der Funk-Sendeempfänger 203 ein über die Antenne ANT empfangenes Funksignal in ein Signal übersetzen, das von dem System 10 verarbeitet werden kann. Entsprechend kann das System 10 ein Signal verarbeiten, das von dem Funk-Sendeempfänger 203 abgegeben wird, und kann der Anzeige 207 ein verarbeitetes Signal zuführen. Außerdem kann der Funk-Sendeempfänger 203 ein von dem System 10 erzeugtes Signal in ein Funksignal übersetzen und ein übersetztes Funksignal über die Antenne ANT zu einem externen Gerät senden.
  • Das Eingabegerät 205 kann als ein Zeiger-Gerät (wie ein Touchpad, eine Computermaus, ein Keypad oder eine Tastatur) ausgeführt sein, das die Eingabe eines Steuersignals, das zur Steuerung eines Betriebs des Systems 10 verwendet wird, oder von dem System 10 zu verarbeitende Daten empfangen kann. Geräte gemäß beispielhaften Ausführungsformen von vorliegenden erfinderischen Konzepten und Betriebsverfahren derselben können wenigstens eine einer Spannung, die einer Kernlogik zugeführt wird, und einer Spannung, die einem Eingabe/Ausgabe-Block zugeführt wird, während einer Operation zum Einschalten und/oder einer Operation zum Abschalten detektieren und jeden Zustand einer Mehrzahl von in dem Eingabe/Ausgabe-Block integrierten Eingabe/Ausgabe-Kontaktstellen gemäß einem Detektionsergebnis auf eine hohe Impedanz festlegen.
  • Der vorstehend offenbarte Gegenstand ist als illustrativ und nicht restriktiv zu betrachten, und die beigefügten Ansprüche sind dazu gedacht, alle solchen Modifikationen und Verbesserungen sowie weitere Ausführungsformen abzudecken, die in den tatsächlichen Inhalt und Umfang der vorliegenden erfinderischen Konzepte fallen. Somit ist der Umfang der vorliegenden erfinderischen Konzepte bis zu dem maximalen, vom Gesetz erlaubten Ausmaß durch die breiteste zulässige Interpretation der folgenden Ansprüche und ihrer Äquivalente bestimmt und ist durch die vorstehende detaillierte Beschreibung nicht beschränkt oder begrenzt.

Claims (31)

  1. System-auf-Chip (SoC) mit – einem Logikschaltkreis (43), – einer Mehrzahl von Eingabe/Ausgabe-Kontaktstellen (62-1 bis 62-n), – einer Mehrzahl von Eingabe/Ausgabe-Schaltkreisen (41-1 bis 41-n), die zwischen den Logikschaltkreis und jeweiligen der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen eingeschleift sind, und – einem Spannungsdetektionsschaltkreis (45), der mit der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der Spannungsdetektionsschaltkreis so konfiguriert ist, dass er eine erste und eine zweite Leistungsversorgungsspannung an der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, wobei die erste und die zweite Leistungsversorgungsspannung unterschiedliche Spannungspegel im eingeschalteten Zustand aufweisen.
  2. SoC nach Anspruch 1, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als eine erste Schwellenspannung ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein zweiter Schwellenwert ist, und/oder ein externes Rücksetzsignal detektiert, auf einen ersten Zustand festgelegt sind, und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als die erste Schwellenspannung ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, oder in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, und ein Fehlen des externen Rücksetzsignals detektiert, auf einen zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  3. SoC nach Anspruch 1 oder 2, wobei das Konfigurieren der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so, dass sie auf den ersten Zustand festgelegt sind, beinhaltet, dass die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie auf einen Ausgangszustand mit hoher Impedanz oder auf einen Zustand mit hoher Impedanz gefolgt von einem gleichen niedrigen Spannungsausgangspegel oder auf einen Zustand mit hoher Impedanz gefolgt von einem gleichen hohen Spannungsausgangspegel festgelegt sind.
  4. SoC nach Anspruch 2 oder 3, wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie eine Datenübertragung ermöglichen, indem gleichzeitig ein hoher Logikwert von einem ersten der Eingabe/Ausgabe-Schaltkreise und ein niedriger Logikwert von einem zweiten der Eingabe/Ausgabe-Schaltkreise übertragen werden.
  5. SoC nach Anspruch 4, wobei die zweite Leistungsversorgungsspannung höher als die erste Leistungsversorgungsspannung ist, wobei der zweite Schwellenwert höher als der erste Schwellenwert ist, wobei ein Übertragen des hohen Logikwerts ein Koppeln der zweiten Leistungsversorgungsspannung über den ersten Eingabe/Ausgabe-Schaltkreis mit einer jeweiligen ersten Eingabe/Ausgabe-Kontaktstelle beinhaltet und wobei ein Übertragen des niedrigen Logikwerts ein Koppeln einer Massespannung über den zweiten Eingabe/Ausgabe-Schaltkreis mit einer jeweiligen zweiten Eingabe/Ausgabe-Kontaktstelle beinhaltet.
  6. SoC nach einem der Ansprüche 2 bis 5, wobei jeder der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen einen zwischen die jeweilige Eingabe/Ausgabe-Kontaktstelle und die zweite Leistungsversorgungsspannung eingeschleiften Pull-up-Transistor und einen zwischen die jeweilige Eingabe/Ausgabe-Kontaktstelle und eine Massespannung eingeschleiften Pull-down-Transistor beinhaltet, wobei ein Festlegen der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen auf den ersten Zustand ein Ausschalten der Pull-up- und Pull-down-Transistoren für die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen beinhaltet und wobei das Ermöglichen einer Kommunikation für wenigstens einen der Eingabe/Ausgabe-Schaltkreise ein Einschalten von einem der Pull-up- und Pull-down-Transistoren beinhaltet, während der andere der Pull-up- und Pull-down-Transistoren ausgeschaltet ist.
  7. SoC nach Anspruch 6, wobei ein Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf den ersten Zustand des Weiteren für jeden der Eingabe/Ausgabe-Schaltkreise ein Koppeln der jeweiligen Eingabe/Ausgabe-Kontaktstelle mit der zweiten Leistungsversorgungsspannung oder der Massespannung beinhaltet.
  8. SoC nach einem der Ansprüche 1 bis 7, der des Weiteren ein integriertes Halbleiterschaltkreissubstrat beinhaltet, wobei der Logikschaltkreis, die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die Eingabe/Ausgabe-Kontaktstellen und der Spannungsdetektionsschaltkreis in/auf das integrierte Halbleiterschaltkreissubstrat integriert sind und wobei die erste und zweite Leistungsversorgungsspannung von außerhalb des integrierten Halbleiterschaltkreissubstrats empfangen werden.
  9. SoC nach einem der Ansprüche 2 bis 8, wobei die Mehrzahl von Eingabe/Ausgabe-Kontaktstellen eine erste Mehrzahl von Eingabe/Ausgabe-Kontaktstellen beinhaltet, wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen eine erste Mehrzahl von Eingabe/Ausgabe-Schaltkreisen beinhaltet und wobei der Spannungsdetektionsschaltkreis einen ersten Spannungsdetektionsschaltkreis beinhaltet, wobei das elektronische Bauelement des Weiteren beinhaltet: – einen internen Leistungsmanagementschaltkreis, der so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung von außerhalb des elektronischen Bauelements empfängt und eine Verteilung der ersten und zweiten Leistungsversorgungsspannung über das integrierte Schaltkreisbauelement hinweg steuert, – eine zweite Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, – eine zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen dem Logikschaltkreis und jeweiligen der zweiten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift ist, – einen zweiten Spannungsdetektionsschaltkreis, der mit der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der zweite Spannungsdetektionsschaltkreis so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung an der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, – wobei die zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein erster Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als der zweite Schwellenwert der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ist, auf den ersten Zustand festgelegt sind, und – wobei die zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert bei der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ist, auf den zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und jeweiligen der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  10. SoC nach Anspruch 9, wobei der interne Leistungsmanagementschaltkreis so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung der ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen zuführt, während die erste und zweite Leistungsversorgungsspannung gegenüber der zweiten Mehrzahl von Eingabe-Ausgabeschaltkreisen während eines ersten Zeitintervalls blockiert sind, und die erste und zweite Leistungsversorgungsspannung sowohl der ersten als auch der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen während eines zweiten Zeitintervalls zuführt.
  11. SoC nach einem der Ansprüche 1 bis 10, wobei der Spannungsdetektionsschaltkreis beinhaltet: – einen ersten Spannungsdetektionsschaltkreis (110), der so konfiguriert ist, dass er in Reaktion darauf, dass die erste Leistungsversorgungsspannung höher als ein erster Schwellenwert ist, und in Reaktion darauf, dass die zweite Leistungsversorgungsspannung höher als ein zweiter Schwellenwert ist, ein erstes Freigabesignal erzeugt und in Reaktion darauf, dass die erste Leistungsversorgungsspannung niedriger als der erste Schwellenwert ist, und/oder darauf, dass die zweite Leistungsversorgungsspannung niedriger als der zweite Schwellenwert ist, ein erstes Nichtfreigabesignal erzeugt, und – einen zweiten Spannungsdetektionsschaltkreis (120), der so konfiguriert ist, dass er in Reaktion darauf, dass die zweite Leistungsversorgungsspannung höher als der zweite Schwellenwert ist, ohne Berücksichtigung der ersten Leistungsversorgungsspannung ein zweites Freigabesignal erzeugt und in Reaktion darauf, dass die zweite Leistungsversorgungsspannung niedriger als der zweite Schwellenwert ist, ohne Berücksichtigung der ersten Leistungsversorgungsspannung ein zweites Nichtfreigabesignal erzeugt, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Nichtfreigabesignal erzeugt, und/oder in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Nichtfreigabesignal erzeugt, auf einen ersten Zustand festgelegt sind, und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Freigabesignal erzeugt, und in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Freigabesignal erzeugt, auf einen zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  12. SoC nach Anspruch 11, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Nichtfreigabesignal erzeugt, und/oder in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Nichtfreigabesignal erzeugt, und/oder in Reaktion auf ein externes Rücksetzsignal auf einen ersten Zustand festgelegt sind, und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Freigabesignal erzeugt, und in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Freigabesignal erzeugt, und in Reaktion auf ein Fehlen des externen Rücksetzsignals auf einen zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und den jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  13. System-auf-Chip (SoC) mit: – einem internen Leistungsmanagementschaltkreis (133), der so konfiguriert ist, dass er eine erste und zweite Leistungsversorgungsspannung von außerhalb des elektronischen Bauelements empfängt und eine Verteilung der ersten und zweiten Leistungsversorgungsspannung steuert, – einem Logikschaltkreis (43), – einer ersten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen (62-1 bis 62-n), – einer ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen (41-1 bis 41-n), die zwischen den Logikschaltkreis und jeweilige der ersten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und – einem ersten Spannungsdetektionsschaltkreis (45), der mit der ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der erste Spannungsdetektionsschaltkreis so konfiguriert ist, dass er eine erste und zweite Leistungsversorgungsspannung von dem internen Leistungsmanagementschaltkreis an der ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, wobei die erste und zweite Leistungsversorgungsspannung verschiedene Spannungspegel des Ein-Zustands aufweisen, – wobei die erste Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der wenigstens eine der ersten Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein erster Schwellenwert ist, und/oder der zweiten Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als ein zweiter Schwellenwert an der ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ist, auf einen ersten Zustand festgelegt sind, und – wobei die erste Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektor, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert an der ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ist, auf einen zweiten Zustand festgelegt sind, der eine Datenkommunikation zwischen dem Logikschaltkreis und jeweiligen der ersten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen ermöglicht, – einer zweiten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, – einer zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen den Logikschaltkreis und jeweilige der zweiten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, – einem zweiten Spannungsdetektionsschaltkreis, der mit der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der zweite Spannungsdetektionsschaltkreis so konfiguriert ist, dass er die ersten und zweite Leistungsversorgungsspannung von dem internen Leistungsmanagementschaltkreis an der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, – wobei die zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein erster Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als ein zweiter Schwellenwert an der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ist, auf einen ersten Zustand festgelegt sind, und – wobei die zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert an der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ist, auf einen zweiten Zustand festgelegt sind, der eine Datenkommunikation zwischen dem Logikschaltkreis und jeweiligen der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen ermöglicht.
  14. SoC nach Anspruch 13, wobei der interne Leistungsmanagementschaltkreis so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung der ersten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen zuführt, während die erste und zweite Leistungsversorgungsspannung gegenüber der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen während eines ersten Zeitintervalls blockiert sind, und dass er die erste und zweite Leistungsversorgungsspannung sowohl der ersten als auch der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen während eines zweiten Zeitintervalls zuführt.
  15. Elektronisches System mit: – einer Leiterplatte, die einen Kommunikationsbus (11) mit einer Mehrzahl von leitfähigen Busleitungen beinhaltet, – einem Leistungsmanagementschaltkreis (50) auf der Leiterplatte, wobei der Leistungsmanagementschaltkreis so konfiguriert ist, dass er eine erste und eine zweite Leistungsversorgungsspannung bereitstellt, wobei die erste und zweite Leistungsversorgungsspannung unterschiedliche Spannungen im Ein-Zustand aufweisen, und – einem elektronischen Bauelement (20) auf der Leiterplatte, wobei das elektronische Bauelement so konfiguriert ist, dass es die erste und zweite Leistungsversorgungsspannung von dem Leistungsmanagementschaltkreis empfängt, wobei das elektronische Bauelement beinhaltet: – einen Logikschaltkreis, – eine Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, die mit jeweiligen der leitfähigen Busleitungen elektrisch gekoppelt sind, – einer Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen den Logikschaltkreis und jeweilige der Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und – einen Spannungsdetektionsschaltkreis, der mit der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der Spannungsdetektionsschaltkreis so konfiguriert ist, dass er die erste und die davon verschiedene zweite Leistungsversorgungsspannung an der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert.
  16. Elektronisches System nach Anspruch 15, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein erster Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als ein zweiter Schwellenwert ist, auf einen ersten Zustand festgelegt sind und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, auf einen zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und den jeweiligen Busleitungen zu ermöglichen.
  17. Elektronisches System nach Anspruch 15 oder 16, wobei das elektronische Bauelement ein erstes elektronisches Bauelement (20) beinhaltet, wobei der Logikschaltkreis einen ersten Logikschaltkreis beinhaltet, wobei die Mehrzahl von Eingabe/Ausgabe-Kontaktstellen eine erste Mehrzahl von Eingabe/Ausgabe-Kontaktstellen beinhaltet, wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen eine erste Mehrzahl von Eingabe/Ausgabe-Schaltkreisen beinhaltet und wobei der Spannungsdetektionsschaltkreis einen ersten Spannungsdetektionsschaltkreis beinhaltet, wobei das elektronische System des Weiteren beinhaltet: – ein zweites elektronisches Bauelement (30) auf der Leiterplatte, wobei das zweite elektronische Bauelement so konfiguriert ist, dass es die erste und zweite Leistungsversorgungsspannung von dem Leistungsmanagementschaltkreis empfängt, wobei das zweite elektronische Bauelement beinhaltet: – einen zweiten Logiksteuerschaltkreis, – eine zweite Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, die mit jeweiligen der leitfähigen Busleitungen elektrisch gekoppelt sind, – eine zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen den zweiten Logikschaltkreis und jeweilige der zweiten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und – einen zweiten Spannungsdetektionsschaltkreis, der mit der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der zweite Spannungsdetektionsschaltkreis so konfiguriert ist, dass er die erste und die davon verschiedene zweite Leistungsversorgungsspannung an der zweiten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, – wobei die zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als der erste Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als der zweite Schwellenwert ist, auf den ersten Zustand festgelegt sind, und – wobei die zweite Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, auf den zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem zweiten Logikschaltkreis und den jeweiligen Busleitungen des Kommunikationsbusses zu ermöglichen.
  18. Elektronisches System nach Anspruch 17, das des Weiteren beinhaltet: – ein erstes integriertes Halbleiterschaltkreissubstrat, wobei das erste elektronische Bauelement in/auf dem ersten integrierten Halbleiterschaltkreissubstrat integriert ist, und – ein zweites integriertes Halbleiterschaltkreissubstrat, wobei das zweite elektronische Bauelement in/auf dem zweiten integrierten Halbleiterschaltkreissubstrat integriert ist.
  19. Elektronisches System nach Anspruch 17 oder 18, wobei der Leistungsmanagementschaltkreis so konfiguriert ist, dass er dem ersten elektronischen Bauelement und dem zweiten elektronischen Bauelement unabhängig die erste und die davon verschiedene zweite Leistungsversorgungsspannung zuführt, oder wobei der Leistungsmanagementschaltkreis so konfiguriert ist, dass er dem ersten elektronischen Bauelement die erste und zweite Leistungsversorgungsspannung zuführt, während die erste und zweite Leistungsversorgungsspannung gegenüber dem zweiten elektronischen Bauelement während eines ersten Zeitintervalls blockiert sind, und dass er sowohl dem ersten als auch dem zweiten elektronischen Bauelement während eines zweiten Zeitintervalls die erste und zweite Leistungsversorgungsspannung zuführt.
  20. Elektronisches System nach einem der Ansprüche 17 bis 19, wobei der Leistungsmanagementschaltkreis einen externen Leistungsmanagementschaltkreis beinhaltet und wobei das erste elektronische Bauelement des Weiteren beinhaltet: – einen internen Leistungsmanagementschaltkreis, der so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung von dem externen Leistungsmanagementschaltkreis empfängt und eine Verteilung der ersten und zweiten Leistungsversorgungsspannung über das erste elektronische Bauelement hinweg steuert, – eine dritte Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, die mit jeweiligen der leitfähigen Busleitungen elektrisch gekoppelt sind, – eine dritte Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen den Logikschaltkreis und jeweilige der dritten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und – einen dritten Spannungsdetektionsschaltkreis, der mit der dritten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der dritte Spannungsdetektionsschaltkreis so konfiguriert ist, dass er die erste und die davon verschiedene zweite Leistungsversorgungsspannung an der dritten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, – wobei die dritte Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den dritten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als der erste Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als der zweite Schwellenwert ist, auf den ersten Zustand festgelegt sind, und – wobei die dritte Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den dritten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, auf den zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und den jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  21. Elektronisches System nach einem der Ansprüche 17 bis 20, das des Weiteren beinhaltet: – ein drittes elektronisches Bauelement (40) auf der Leiterplatte, wobei das dritte elektronische Bauelement so konfiguriert ist, dass es die erste und zweite Leistungsversorgungsspannung von dem Leistungsmanagementschaltkreis empfängt, wobei das dritte elektronische Bauelement beinhaltet: – einen dritten Logikschaltkreis, – eine dritte Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, die mit jeweiligen der leitfähigen Busleitungen elektrisch gekoppelt sind, – eine dritte Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen den dritten Logikschaltkreis und jeweilige der dritten Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und – einen dritten Spannungsdetektionsschaltkreis, der mit der dritten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der dritte Spannungsdetektionsschaltkreis so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung an der dritten Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, – wobei die dritte Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den dritten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als der erste Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der niedriger als der zweite Schwellenwert ist, auf den ersten Zustand festgelegt sind, und – wobei die dritte Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den dritten Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, auf den zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem dritten Logikschaltkreis und den jeweiligen Busleitungen des Kommunikationsbusses zu ermöglichen, und – wobei der Leistungsmanagementschaltkreis so konfiguriert ist, dass er die erste und zweite Leistungsversorgungsspannung dem ersten und zweiten elektronischen Bauelement zuführt, während die erste und zweite Leistungsversorgungsspannung gegenüber dem dritten elektronischen Bauelement während eines ersten Zeitintervalls blockiert sind, und dass er die erste und zweite Leistungsversorgungsspannung dem ersten, zweiten und dritten elektronischen Bauelement während eines zweiten Zeitintervalls zuführt.
  22. Elektronisches Bauelement mit: – einem Logikschaltkreis (43), – einer Mehrzahl von Eingabe/Ausgabe-Kontaktstellen (62-1 bis 62-n), – einer Mehrzahl von Eingabe/Ausgabe-Schaltkreisen (41-1 bis 41-n), die zwischen den Logikschaltkreis und jeweilige der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, und – einem Spannungsdetektionsschaltkreis (45), der mit der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen gekoppelt ist, wobei der Spannungsdetektionsschaltkreis so konfiguriert ist, dass er eine erste und zweite Leistungsversorgungsspannung an der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen detektiert, wobei die erste und zweite Leistungsversorgungsspannung unterschiedliche Spannungspegel im Ein-Zustand aufweisen, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein erster Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein zweiter Schwellenwert ist, und/oder ein externes Rücksetzsignal detektiert, auf einen ersten Zustand festgelegt sind, und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den Spannungsdetektionsschaltkreis, der die erste Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der erste Schwellenwert ist, und die zweite Leistungsversorgungsspannung auf einem Pegel detektiert, der höher als der zweite Schwellenwert ist, und ein Fehlen des externen Rücksetzsignals detektiert, eine Datenkommunikation zwischen dem Logikschaltkreis und den jeweiligen Eingabe/Ausgabe-Kontaktstellen ermöglichen.
  23. Elektronisches Bauelement mit: – einem Logikschaltkreis, – einer Mehrzahl von Eingabe/Ausgabe-Kontaktstellen, – einer Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen den Logikschaltkreis und jeweilige der Mehrzahl von Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie unter Verwendung der ersten und zweiten Leistungsversorgungsspannung arbeiten, wobei ein Spannungspegel im Ein-Zustand der ersten Leistungsversorgungsspannung niedriger als ein Spannungspegel im Ein-Zustand der zweiten Leistungsversorgungsspannung ist, – einem ersten Spannungsdetektionsschaltkreis, der so konfiguriert ist, dass er in Reaktion auf die erste Leistungsversorgungsspannung, die höher als ein erster Schwellenwert ist, und in Reaktion auf die zweite Leistungsversorgungsspannung, die höher als ein zweiter Schwellenwert ist, ein erstes Freigabesignal erzeugt und in Reaktion auf die erste Leistungsversorgungsspannung, die niedriger als der erste Schwellenwert ist, und/oder die zweite Leistungsversorgungsspannung, die niedriger als der zweite Schwellenwert ist, ein erstes Nichtfreigabesignal erzeugt, und – einem zweiten Spannungsdetektionsschaltkreis, der so konfiguriert ist, dass er in Reaktion auf die zweite Leistungsversorgungsspannung, die höher als der zweite Schwellenwert ist, ohne Beachtung der ersten Leistungsversorgungsspannung ein zweites Freigabesignal erzeugt und in Reaktion auf die zweite Leistungsversorgungsspannung, die niedriger als der zweite Schwellenwert ist, ohne Beachtung der ersten Leistungsversorgungsspannung ein zweites Nichtfreigabesignal erzeugt, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Nichtfreigabesignal erzeugt, und/oder in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Nichtfreigabesignal erzeugt, auf einen ersten Zustand festgelegt sind, und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Freigabesignal erzeugt, und in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Freigabesignal erzeugt, auf einen zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und den jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  24. Elektronisches Bauelement nach Anspruch 23, – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Nichtfreigabesignal erzeugt, und/oder in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Nichtfreigabesignal erzeugt, und/oder in Reaktion auf ein externes Rücksetzsignal auf einen ersten Zustand festgelegt sind, und – wobei die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen so konfiguriert ist, dass sie in Reaktion auf den ersten Spannungsdetektionsschaltkreis, der das erste Freigabesignal erzeugt, und in Reaktion auf den zweiten Spannungsdetektionsschaltkreis, der das zweite Freigabesignal erzeugt, und in Reaktion auf ein Fehlen des externen Rücksetzsignals auf einen zweiten Zustand festgelegt sind, um eine Datenkommunikation zwischen dem Logikschaltkreis und den jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  25. Verfahren zum Betrieb eines elektronischen Bauelements mit einer Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, die zwischen einen Logikschaltkreis des elektronischen Bauelements und jeweilige Eingabe/Ausgabe-Kontaktstellen elektrisch eingeschleift sind, wobei das Verfahren umfasst: – Detektieren einer ersten und zweiten Leistungsversorgungsspannung an der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen, wobei die erste und zweite Leistungsversorgungsspannung unterschiedliche Spannungspegel im Ein-Zustand aufweisen, – Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf einen ersten Zustand in Reaktion auf ein Detektieren der ersten Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein erster Schwellenwert ist, und/oder ein Detektieren der zweiten Leistungsversorgungsspannung auf einem Pegel, der niedriger als ein zweiter Schwellenwert ist, und – Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf einen zweiten Zustand in Reaktion auf ein Detektieren der ersten Leistungsversorgungsspannung auf einem Pegel, der höher als der erste Schwellenwert ist, und ein Detektieren der zweiten Leistungsversorgungsspannung auf einem Pegel, der höher als der zweite Schwellenwert ist, um eine Datenkommunikation über die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen zwischen dem Logikschaltkreis und den jeweiligen Eingabe/Ausgabe-Kontaktstellen zu ermöglichen.
  26. Verfahren nach Anspruch 25, wobei das Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf den ersten Zustand ein Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf einen Ausgangszustand mit hoher Impedanz oder einen Zustand mit hoher Impedanz gefolgt von einem gleichen niedrigen Spannungsausgangspegel oder auf einen Zustand mit hoher Impedanz gefolgt von einem gleichen hohen Spannungsausgangspegel beinhaltet.
  27. Verfahren nach Anspruch 25 oder 26, wobei das Ermöglichen einer Datenkommunikation über die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen ein gleichzeitiges Übertragen eines hohen Logikwerts von einem ersten der Eingabe/Ausgabe-Schaltkreise über eine jeweilige erste der Eingabe/Ausgabe-Kontaktstellen und eines niedrigen Logikwerts von einem zweiten der Eingabe/Ausgabe-Schaltkreise über eine jeweilige zweite der Eingabe/Ausgabe-Kontaktstellen umfasst.
  28. Verfahren nach Anspruch 27, wobei die zweite Leistungsversorgungsspannung höher als die erste Leistungsversorgungsspannung ist, wobei der zweite Schwellenwert größer als der erste Schwellenwert ist, wobei ein Übertragen des hohen Logikwerts ein Koppeln der zweiten Leistungsversorgungsspannung mit der jeweiligen ersten Eingabe/Ausgabe-Kontaktstelle beinhaltet und wobei ein Übertragen des niedrigen Logikwerts ein Koppeln einer Massespannung an die jeweilige zweite Eingabe/Ausgabe-Kontaktstelle beinhaltet.
  29. Verfahren nach einem der Ansprüche 25 bis 28, wobei jeder der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen einen Pull-up-Transistor, der zwischen die jeweilige Eingabe/Ausgabe-Kontaktstelle und die zweite Leistungsversorgungsspannung eingeschleift ist, und einen Pull-down-Transistor beinhaltet, der zwischen die jeweilige Eingabe/Ausgabe-Kontaktstelle und eine Massespannung eingeschleift ist, wobei das Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf den ersten Zustand ein Ausschalten des Pull-up- und des Pull-down-Transistors für die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen beinhaltet und wobei das Ermöglichen einer Kommunikation für wenigstens einen der Eingabe/Ausgabe-Schaltkreise ein Einschalten von einem des Pull-up- und des Pull-down-Transistors beinhaltet, während der andere des Pull-up- und des Pull-down-Transistors ausgeschaltet wird.
  30. Verfahren nach Anspruch 29, wobei das Festlegen der Mehrzahl von Eingabe/Ausgabe-Schaltkreisen auf den ersten Zustand des Weiteren für jeden der Eingabe/Ausgabe-Schaltkreise ein Koppeln der jeweiligen Eingabe/Ausgabe-Kontaktstelle mit der zweiten Leistungsversorgungsspannung oder mit der Massespannung beinhaltet.
  31. Verfahren nach einem der Ansprüche 25 bis 30, wobei der Logikschaltkreis und die Mehrzahl von Eingabe/Ausgabe-Schaltkreisen in/auf einem integrierten Halbleiterschaltkreissubstrat integriert sind und wobei die erste und zweite Leistungsversorgungsspannung von außerhalb des integrierten Halbleiterschaltkreissubstrats empfangen werden.
DE201210203043 2011-03-03 2012-02-28 System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren Withdrawn DE102012203043A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2011-0019011 2011-03-03
KR1020110019011A KR20120100238A (ko) 2011-03-03 2011-03-03 반도체 장치, 이의 동작 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템
US13/310,031 US20120226929A1 (en) 2011-03-03 2011-12-02 Integrated Circuit Devices Including Detection For Multiple Power Supply Voltages And Related Systems And Methods
US13/310,031 2011-12-02

Publications (1)

Publication Number Publication Date
DE102012203043A1 true DE102012203043A1 (de) 2012-09-06

Family

ID=46671551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210203043 Withdrawn DE102012203043A1 (de) 2011-03-03 2012-02-28 System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren

Country Status (2)

Country Link
CN (1) CN102655408A (de)
DE (1) DE102012203043A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021126349A1 (en) * 2019-12-16 2021-06-24 Xilinx, Inc. Multi-chip devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2822956B1 (fr) * 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
KR100636933B1 (ko) * 2004-11-15 2006-10-19 주식회사 하이닉스반도체 파워 온 리셋 회로
KR100813979B1 (ko) * 2005-07-26 2008-03-14 삼성전자주식회사 다중 출력을 갖는 전원공급장치
US8063674B2 (en) * 2009-02-04 2011-11-22 Qualcomm Incorporated Multiple supply-voltage power-up/down detectors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021126349A1 (en) * 2019-12-16 2021-06-24 Xilinx, Inc. Multi-chip devices
US11423952B2 (en) 2019-12-16 2022-08-23 Xilinx, Inc. Multi-chip devices

Also Published As

Publication number Publication date
CN102655408A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE102008046136B4 (de) Elektronisches System, und Verfahren zum Senden eines Signals
DE69835808T2 (de) Trennschaltung für digitale signale
US6577157B1 (en) Fully programmable I/O pin with memory
DE19712840B4 (de) Schnittstellenschaltung und Verfahren zum Übertragen binärer logischer Signale mit reduzierter Verlustleistung
DE10235425A1 (de) Ausgangsschaltung
US10944391B2 (en) Overvoltage protection circuit
US20120226929A1 (en) Integrated Circuit Devices Including Detection For Multiple Power Supply Voltages And Related Systems And Methods
DE10238323A1 (de) Integrierte Halbleiterschaltung und Mehrfachchip-Gerätebaugruppe
DE112007000954T5 (de) Korrekte Energieverteilung für Mehrfachspannungschips
DE102020109067A1 (de) System und verfahren zur betriebsartsteuerung unter verwendung eines eingangs eines analog-digital-wandlers
US8766675B1 (en) Overvoltage protection circuit
EP3440517B1 (de) Busteilnehmer und verfahren zum betreiben eines busteilnehmers
DE112007002984T5 (de) Kompensationsverfahren zur Reduzierung des Leistungsverbrauchs in digitaler Schaltung
US20060220706A1 (en) Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs
CN104052454A (zh) 用于高密度集成电路的电平转换器
DE102012203043A1 (de) System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren
DE60010998T2 (de) Ausgangstransistorschaltung mit einer einzigen Gateoxidschicht und einem Transistor in kaskadierter Schaltung
DE102021124365A1 (de) Elektronische Systeme für integrierte Schaltungen und Spannungsregler
CN102055462B (zh) 集成电路系统中的不同电压电平要求间的接口
CN212435663U (zh) 复位电路及复位系统
DE102023119256A1 (de) Elektrostatische-Entladungs(ESD)-Schutz in Hochfrequenz(HF)-Schalterschaltungsanordnung
DE102020101210A1 (de) Flexible Senderschaltungsanordnung für integrierte Schaltungen
DE102006008028A1 (de) Lastschwankungs-Korrekturschaltung, elektronische Vorrichtung, Prüfvorrichtung und Zeiterzeugungsschaltung
DE102007030569B4 (de) Schaltungsanordnung und Verfahren zum Auswerten eines Datensignals

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee