KR20110132360A - 다중 공급―전압 파워―업/다운 검출기들 - Google Patents

다중 공급―전압 파워―업/다운 검출기들 Download PDF

Info

Publication number
KR20110132360A
KR20110132360A KR1020117020696A KR20117020696A KR20110132360A KR 20110132360 A KR20110132360 A KR 20110132360A KR 1020117020696 A KR1020117020696 A KR 1020117020696A KR 20117020696 A KR20117020696 A KR 20117020696A KR 20110132360 A KR20110132360 A KR 20110132360A
Authority
KR
South Korea
Prior art keywords
transistors
feedback
supply voltage
power
signal
Prior art date
Application number
KR1020117020696A
Other languages
English (en)
Other versions
KR101301285B1 (ko
Inventor
청기 권
비벡 모한
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42331075&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20110132360(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20110132360A publication Critical patent/KR20110132360A/ko
Application granted granted Critical
Publication of KR101301285B1 publication Critical patent/KR101301285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

다중 공급 전압 디바이스는 제 1 공급 전압에서 동작 가능한 입력/출력(I/O) 네트워크, I/O 네트워크에 연결되고 제 2 공급 전압에서 동작 가능한 코어 네트워크, 및 I/O 네트워크 및 코어 네트워크에 결합된 파워―온―제어(POC) 네트워크를 포함한다. POC 네트워크는 POC 신호를 I/O 네트워크에 전송하도록 구성되고, 코어 네트워크의 파워 상태를 검출하도록 구성된 조정 가능한 전류 파워 업/다운 검출기를 포함한다. POC 네트워크는 또한 조정 가능한 전류 파워 업/다운 검출기에 연결되고 파워 상태를 POC 신호로 처리하도록 구성된 처리 회로, 및 하나 이상의 피드백 회로들을 포함한다. 파워 업/다운 검출 속도를 또한 증가시키면서, 누설 전류를 감소시키기 위해, 피드백 회로(들)는 조정 가능한 전류 파워 업/다운 검출기에 연결되고, 조정 가능한 전류 파워 업/다운 검출기의 전류 용량을 조정하기 위해 피드백 신호들을 제공하도록 구성된다.

Description

다중 공급―전압 파워―업/다운 검출기들{MULTIPLE SUPPLY―VOLTAGE POWER―UP/DOWN DETECTORS}
본 발명은 일반적으로 집적 회로 디바이스들에 관한 것이며, 더 상세하게, 다중 공급 전압 디바이스들에 대한 파워 업/다운 검출기들에 관한 것이다.
기술이 발전함에 따라, 집적 회로들 내에 더 많은 디바이스들 및 컴포넌트들을 포함하는 기능이 증가하고 있다. 반도체 제조 기술들은 이러한 매립된 디바이스들이 여전히 고속에서 동작하면서 더 소형화되고 더 낮은 전압 요건들을 갖도록 허용하고 있다. 그러나, 이러한 새로운 집적 디바이스들이 종종 더 오래된 기술의 디바이스들 또는 레거시 제품들과 인터페이스하기 때문에, 집적 회로 내의 입력/출력(I/O) 회로들은 이러한 더 오래된 시스템들의 더 높은 전압 요건들과 인터페이스하기 위해 여전히 더 높은 동작 전압들에 머물고 있다. 따라서, 많은 더 새로운 집적 회로 디바이스들은 듀얼 파워 서플라이들을 포함하고, 하나는 내부적인 동작 또는 코어 애플리케이션들을 위한 더 낮은 파워 서플라이이고, 둘째는 I/O 회로들 및 디바이스들을 위한 더 높은 파워 서플라이이다.
코어 디바이스들 및 애플리케이션들은 I/O 디바이스들을 통해 집적 컴포넌트의 외부 동작들과 통신한다. 코어 및 I/O 디바이스들 사이의 통신을 촉진하기 위해, 레벨 시프터들(level shifters)이 채용된다. I/O 디바이스들이 레벨 시프터들을 통해 코어 디바이스들에 접속되기 때문에, 코어 디바이스들이 파워 다운될 때 문제점들이 발생할 수 있다. 파워 다운 또는 파워 붕괴(power collapsing)는 어떠한 디바이스 동작들도 계류중이거나 진행 중이지 않을 때 전력을 절감하는데 사용되는 공통 기법이다. 예를 들면, 코어 네트워크가 파워 붕괴되면, 레벨 시프터들이, 표유 전류들(stray currents) 등을 통하든 아니든, 전송을 위해 I/O 디바이스들에 신호를 전송하는 것이 가능하다. I/O 디바이스들은, 코어 디바이스들이 이러한 통신을 개시하고, 따라서 잘못된 신호를 외부 환경으로 전송할 것이라고 가정한다.
코어 네트워크들이 파워 다운될 때, I/O 디바이스들이 공지된 상태에 있는 것이 유용하다고 알려져 있다. 이러한 공지된 상태들을 보장하기 위해, 해결책들은 I/O 회로를 제어하는 부가적인 외부 신호들을 관리하기 위한 하드웨어 또는 소프트웨어의 부가를 포함한다. 이러한 외부 신호들을 사용함으로써, I/O 회로는 코어 전력이 붕괴될 때마다 제어될 수 있다(예를 들면, 공지된 상태로 배치됨). 그러나, 하드웨어 또는 소프트웨어를 사용하는 이러한 외부 신호 관리 시스템을 구현하든지 아니든지, 상당한 양의 지연이 집적 디바이스의 동작에 부가된다. 하드웨어가 소프트웨어 제어들보다 약간 더 빠르지만, 하드웨어 해결책들은 I/O 디바이스 측 상에서 상당한 부가적인 전력 누설에 의해 야기되는 문제점을 가질 수 있다.
현재 사용되는 하나의 하드웨어 해결책은 내부적으로 파워―온/오프―제어(POC) 신호를 생성하기 위해 파워―업/다운 검출기들을 제공한다. POC 신호는 I/O 디바이스들에 코어 디바이스들이 종료될 때를 알려준다. 도 1은 다수의 공급 전압 디바이스들에 대한 표준 POC 시스템(10)을 예시하는 회로도이다. POC 시스템(10)은 3 개의 기능 블록들, 즉, 파워―업/다운 검출기(100), 신호 증폭기(101), 및 출력단(102)으로 구성된다. 파워―업/다운 검출기(100)는 PMOS 트랜지스터(M1) 및 NMOS 트랜지스터들(M2―M3)을 갖는다. M1―M3 각각에 대한 게이트 단자들은 코어 파워 서플라이(103), Vcore에 접속된다. 코어 파워 서플라이(103)가 파워 붕괴되면, M2 및 M3은 스위칭 오프되고, M1은 스위칭 온되어, 증폭기(105)에 대한 입력 노드를 VI /O, 즉, I/O 파워 서플라이(104)로 풀링 업(pulling up)한다. "하이" 신호는, 출력을 "로우" 신호로 반전시키는 증폭기(105)로 입력된다. 출력단(102)에서, 증폭기(105)로부터의 로우 신호는 출력 버퍼(106)에서 처리되고, POC(107)에 대해 하이 신호로 다시 반전된다. POC(107)에 대한 하이 신호는, 코어 파워 서플라이(103)가 종료된다는 것을 나타내는 I/O 회로에 전송된다.
코어 파워 서플라이(103), Vcore가 온일 때, M1은 매우 약하게 되고, M2 및 M3 양자는 강하게 스위칭 온하여, 증폭기(105)에 대한 입력 노드를 VSS, 즉, 코어 파워 서플라이(103)로 풀링한다. VSS는 논리 로우 신호로 고려된다. 따라서, 증폭기(105)는 이를 하이 신호로 반전시키고, 그후 하이 신호는 출력 버퍼(106)에서 처리되고, 다시 로우 신호로 반전된다. 이러한 신호 검출 처리는, I/O 파워 서플라이(104)가 온이고 코어 파워 서플라이(103)가 종료될 때 또는 I/O 파워 서플라이(104)가 파워―업되기 전에 코어 파워 서플라이(103)가 파워―업될 때 수용 가능하게 동작한다. 그러나, 코어 파워 서플라이(103)가 파워―업되기 전에 I/O 파워 서플라이(104)가 파워―업될 때, 파워 업/다운 검출기(100) 또는 POC(10)에서 상당한 누설 전류가 발생할 수 있다.
I/O 파워 서플라이(104)가 온이고 코어 파워 서플라이(103)가 오프인 상황에서, M1은 스위칭 온되고, M2 및 M3는 스위칭 오프된다. 그후, 코어 파워 서플라이(103)가 파워 업될 때, M2 및 M3는 스위칭 온하고, M1은 매우 약하게 된다. 그러나, M1이 완전히 스위칭 오프하기 전에, 파워 업/다운 검출기(100) 내의 모든 3 개의 트랜지스터들이 온인 기간이 존재한다. 따라서, 가상 단락(virtual short)이 접지에 생성되어, I/O 파워 서플라이(104)로부터 접지로 상당한 양의 전류가 흐르게 된다. 이러한 "글리치(glitch)" 전류는 불필요한 전력을 소모한다.
이러한 표유 전력 소모를 감소시키기 위해, 트랜지스터들(M1―M3)의 크기를 감소시키기 위한 하나의 해결책이 채택될 수 있다. M1―M3의 크기를 감소시킴으로써, 트랜지스터들을 통과할 수 있는 전류의 실제 양이 물리적으로 제한된다. 그러나, 트랜지스터들이 이제 더 작기 때문에, 그들의 스위칭 속도들이 또한 감소된다. 감소된 스위칭 속도는, 코어 공급 전압(103)의 파워―업/다운을 검출하는데 있어서 더 적은 민감도 또는 파워―업/다운 이벤트들에 대한 더 긴 처리로 변환된다.
도 2는 도 1의 POC 회로(10)에서 신호 상호 작용들을 나타내는 선도(20)의 예시이다. 선도(20)는 파워 서플라이 선도(21) 및 POC 선도(22)를 포함한다. I/O 파워 서플라이(104)가 파워 업됨에 따라, 전압이 VI /O에 도달할 때까지 꾸준히 증가한다. I/O 파워 서플라이(104)가 하이 레벨에 도달하기 위해 파워 업함에 따라, POC(107)는 I/O 파워 서플라이(104)를 뒤따른다. 마찬가지로, I/O 파워 서플라이(104)가 시간(200)에서 VI /O에서 안정 상태를 유지할 때, POC(107)는 하이 신호에서 안정 상태에 머문다. 코어 파워 서플라이(103)가 시간(201)에서 파워 온하기 시작할 때, 파워 업/다운 검출기(100)(도 1)는 이러한 새로운 파워 레벨을 실제 검출하는데 더 적은 시간이 걸린다. 검출되면, 시간(202)에서, POC(107)는 로우 값으로 스위칭된다. 이후에, POC(107)는 시간들(203 및 205) 사이에서 코어 파워 서플라이(103)가 종료될 때까지 로우 레벨에 머물러야 한다. 다시, 파워 업/다운 검출기(100)(도 1)가 새로운 파워 레벨을 실제 검출하는데 더 적은 시간이 걸리기 때문에, 파워 다운이 파워 업/다운 검출기(100)에 의해 실제 검출되는 시간(204)까지 POC(107)는 로우 상태에 머문다. 시간(202 및 204) 사이의 이러한 로우 상태 시간은 정상 동작 영역으로서 지칭된다. 코어 파워 서플라이(103)가 시간(205)에서 완전히 오프되거나 종료되면, 증폭기(105)에 대한 입력은 다시 하이 신호로 풀링 업된다. 그후, I/O 파워 서플라이(104)가 또한 시간들(206 및 207) 사이에서 파워 다운함에 따라, POC(107)는 I/O 파워 서플라이(104)를 뒤따를 것이다.
I/O 파워 서플라이(104) 및 접지 사이의 누설 전류는 더 작은 트랜지스터 크기로 인해 감소될 수 있다. 따라서, 시간들(201 및 205) 사이의 시간 동안에, 발생하는 임의의 누설이 감소된다. 그러나, 이러한 감소된 누설은 더 빠른 검출을 희생하게 된다. POC 회로(10)가 더 낮은 임계값 또는 더 큰 트랜지스터들을 포함하면, 스위칭/검출 시간들이 더 빠를 것이다. 예를 들면, 코어 파워 서플라이(103)가 시간(201)에서 파워 업하기 시작함에 따라, 더 낮은 임계값 또는 더 큰 트랜지스터들의 파워 업/다운 검출기(100)는 시간(202) 대신에 시간(208)에서 파워―업을 검출할 것이다. 또한, 코어 파워 서플라이(103)가 시간(203)에서 파워 다운하기 시작할 때, 파워 업/다운 검출기(100)는 시간(204) 대신에 시간(209)에서 파워―다운을 검출할 것이다. 이러한 증가는 시간(202 내지 204) 대 시간(208 내지 209)의 시간 기간 사이의 차이에 의해 표현될 수 있다. 따라서, 종래의 해결책들은 여전히 누설 및 스위칭 시간들에 의한 문제점들을 갖는다.
본 발명의 다양한 대표 실시예들은 다중 공급 전압들을 갖는 집적 디바이스들에 관한 것이다. 본 발명의 부가적인 대표 실시예들은 다중 공급 전압 디바이스의 파워 온/오프 제어(POC) 네트워크에서 전력 소모를 감소시키기 위한 방법들에 관한 것이다. 본 발명의 부가적인 대표 실시예들은 다중 공급 전압 디바이스의 POC 네트워크에서 전력 소모를 감소시키기 위한 시스템들에 관한 것이다.
다중 공급 전압 디바이스는 제 1 공급 전압에서 동작 가능한 코어 네트워크 및 코어 네트워크에 연결된 제어 네트워크를 포함한다. 제어 네트워크는 제어 신호를 전송하도록 구성된다. 제어 네트워크는 코어 네트워크의 파워 상태를 검출하도록 구성된 업/다운(up/down) 검출기를 포함한다. 제어 네트워크는 업/다운 검출기에 연결된 처리 회로를 더 포함하고, 파워 상태에 기초하여 제어 신호를 생성하도록 구성된다. 제어 네트워크는 업/다운 검출기에 연결된 하나 이상의 피드백 회로들을 더 포함한다. 하나 이상의 피드백 회로들은 상기 업/다운 검출기의 전류 용량을 조정하기 위해 피드백 신호들을 제공하도록 구성된다.
다중 공급 전압 디바이스의 파워 온/오프 제어(POC) 네트워크에서 전력 소모를 감소시키기 위한 방법은, 제 1 공급 전압이 이미 온인 상태에서 제 2 공급 전압의 파워―온을 검출하는 단계, 파워―온 검출에 응답하여 POC 네트워크의 파워 온/오프 검출기의 전류 용량을 감소시키는 단계, 제 1 공급 전압이 온 상태에서 제 2 공급 전압의 파워―다운을 검출하는 단계, 및 파워―다운 검출에 응답하여 파워 온/오프 검출기의 전류 용량을 증가시키는 단계를 포함한다.
다중 공급 전압 디바이스의 파워 온/오프 제어(POC) 네트워크에서 전력 소모를 감소시키기 위한 시스템은 제 1 공급 전압이 이미 온인 상태에서 제 2 공급 전압의 파워―온을 검출하기 위한 수단을 포함한다. 상기 시스템은 파워―온 검출에 응답하여 POC 네트워크의 파워 온/오프 검출기의 전류 용량을 감소시키기 위한 수단을 더 포함한다. 상기 시스템은 제 1 공급 전압이 온 상태에서 제 2 공급 전압의 파워―다운을 검출하기 위한 수단, 및 파워―다운 검출에 응답하여 파워 온/오프 검출기의 전류 용량을 증가시키기 위한 수단을 더 포함한다.
상기는 다음의 상세한 설명이 더 양호하게 이해될 수 있도록 본 실시예들의 특징들 및 기술적 이점들을 다소 넓게 약술하였다. 청구항들의 주제를 형성하는 본 실시예들의 부가적인 특징들 및 이점들이 이후에 기재될 것이다. 개시된 개념 및 특정 실시예들이 본 발명의 동일한 목적들을 수행하기 위해 다른 구조들을 변경하거나 설계하기 위한 기초로서 용이하게 활용될 수 있다는 것을 당업자는 인지해야 한다. 또한, 그러한 동등한 구조들이 첨부된 청구항들에 제시된 본 발명의 사상 및 범위로부터 벗어나지 않는다는 것을 당업자는 인식해야 한다. 본 발명의 조직 및 동작의 방법 양자에 관하여, 부가적인 목적들 및 이점들과 함께, 본 발명의 특징인 것으로 사료되는 신규한 특징들은 첨부한 도면들과 연관하여 고려될 때 다음의 상세한 설명으로부터 더 양호하게 이해될 것이다. 그러나, 예시 및 설명을 위해 각각의 도면들이 제공되고, 본 발명의 제한들의 정의로서 의도되지 않는다는 것이 명확히 이해되어야 한다.
본 발명의 더욱 완벽한 이해를 위해, 첨부한 도면들과 연관하여 취해진 다음의 설명에 대해 참조가 이루어진다.
도 1은 다중 공급 전압 디바이스들에 대한 종래의 POC 시스템을 예시하는 회로도.
도 2는 도 1의 POC 회로에서 신호 상호 작용들을 나타내는 선도의 예시도.
도 3a은 본 발명의 사상에 따라 구성된 파워 온 제어(POC) 네트워크를 갖는 집적 회로(IC) 디바이스를 예시하는 블록도.
도 3b는 본 발명의 사상에 따라 구성된 POC 네트워크를 예시하는 블록도.
도 4는 본 발명의 사상에 따라 구성된 또 다른 POC 네트워크를 예시하는 회로도.
도 5는 본 발명의 사상에 따라 구성된 부가적인 POC 네트워크를 예시하는 회로도.
도 6은 본 발명의 사상에 따라 구성된 또 다른 POC 네트워크를 예시하는 회로도.
도 7은 본 발명의 사상에 따른 하나의 실시예를 구현하기 위한 처리 블록들을 예시하는 흐름도.
도 8은 예시적인 무선 통신 시스템을 예시하는 도면.
이제 도 3a으로 돌아가서, 본 발명의 하나의 실시예에 따라 구성된 파워 온 제어(POC) 네트워크(305)를 갖는 집적 회로(IC) 디바이스(30)를 예시하는 블록도가 제시된다. IC 디바이스(30)는, VI /O(300) 및 Vcore(301)와 같이 다중 파워 서플라이들에 의해 전력을 공급받는 매립된 컴포넌트들을 포함하는 집적 회로이다. VI /O(300) 및 Vcore(301)은 몇몇의 상이한 전압 레벨 파워 서플라이들을 IC 디바이스(30) 내의 상이한 컴포넌트들 및 네트워크들에 제공한다. 2 개의 그러한 매립된 네트워크들은 I/O 네트워크(302) 및 코어 네트워크(303)이다. I/O 네트워크(302)는 VI /O(300)에 의해 제공되는 전압 레벨에서 동작한다. 코어 네트워크(303)는 Vcore(301)에 의해 제공되는 전압 레벨에서 동작하고, 이는 VI /O(300)에 의해 제공되는 것보다 항상 더 낮은 전압이다. I/O 네트워크(302) 및 코어 네트워크(303)가 상이한 전압들에서 동작하기 때문에, 이들은 통신을 위해 레벨 시프터들(304)을 통해 함께 연결된다. 레벨 시프터들(304)은 I/O 네트워크(302) 및 코어 네트워크(303) 사이에서 발생하는 임의의 통신들의 전압 레벨들을 근본적으로 시프팅한다.
POC 네트워크(305)는 코어 네트워크(303)의 상태를 감지하고, POC 신호를 I/O 네트워크(302) 및 레벨 시프터들(304)에 전송한다. POC 신호는 이들을 턴 온 또는 턴 오프한다. 이것은 I/O 네트워크(302)에 의해 수신되는 표유 신호들이 IC 디바이스(30) 외부의 디바이스들 또는 컴포넌트들에 실수로 전송되는 것을 방지한다.
도 3b는 본 발명의 하나의 실시예에 따라 구성된 POC 네트워크(305)를 예시하는 블록도이다. POC 네트워크(305)는 파워 업/다운 검출기(306), 처리 회로(307), 및 피드백 네트워크(310)를 포함한다. 처리 회로(307)는 신호 프로세서(308) 및 출력 버퍼(309)로 구성된다. VI /O(300)이 온이고 Vcore(301)가 오프일 때, 파워 업/다운 검출기(306)는 검출 신호를 신호 프로세서(308)에 제공하고, 신호 프로세서(308)는 검출 신호를 처리하고, 처리된 신호를 출력 버퍼(309)에 전송한다. 그후, 출력 버퍼(309)는 처리된 신호를 POC 신호(311)로 컨디셔닝하고, POC 신호(311)는 I/O 네트워크(302)로 전송된다. 이러한 방법으로, 피드백 네트워크(310)는 신호 프로세서(308)로부터 피드백을 수신하고, 신호를 다시 파워 업/다운 검출기(306)에 피딩한다. 파워 업/다운 검출기(306)는 그의 전류 용량을 조정하기 위해 피드백 신호를 사용한다. Vcore(301)가 오프이거나 로우 상태에서, 피드백 신호는 파워 업/다운 검출기(306)가 최대 전류 용량을 선택하도록 허용한다. 이러한 최대 전류 용량 상태는, 파워 업/다운 검출기(306)의 회로 구성에 의존하여, Vcore(301)가 파워―업 또는 파워―다운할 때, 또는 양자를 파워 업/다운 검출기(306)가 더 민감하게 검출하도록 한다.
VI /O(300)이 온이면서 Vcore(301)가 파워 업할 때, 파워 업/다운 검출기(306)는 파워―업을 검출하고, 신호 프로세서(308)에 전송되는 검출 신호의 값을 변경한다. 그후, 처리 검출 신호는 출력 버퍼(309)에 의해 변경된 POC 신호(311)로 컨디셔닝되고, I/O 네트워크(302)로 전송된다. 변경 신호들이 신호 처리 회로(307)를 통해 처리되어, 피드백 네트워크(310)는, 파워 업/다운 검출기(306)에 입력될 때, 파워 업/다운 검출기(306) 내의 전류 용량이 감소하도록 하는 새로운 피드백 신호를 수신한다. 전류 용량에서의 이러한 감소는, VI /O(300) 및 Vcore(301)에 대한 파워 업/다운 검출기(306)의 접속들로 인해 파워 업/다운 검출기(306)를 통해 소산될 수 있는 누설 전류의 양을 제한 및 감소시킬 것이다.
도 4는 본 발명의 하나의 실시예에 따라 구성된 POC 네트워크(40)를 예시하는 회로도이다. POC 네트워크(40)는 POC 네트워크(305)(도 3a 및 도 3b)와 유사한 처리 영역들, 즉, 파워 업/다운 검출기(306), 신호 프로세서(308), 출력 버퍼(309), 및 피드백 네트워크(310)를 갖는다. POC 네트워크(40)는 또한 POC 신호(311)를 생성하고, VI /O(300) 및 Vcore(301)에 연결된다. 도 4에 예시된 실시예에 도시된 바와 같이, 파워 업/다운 검출기(306)는 함께 직렬로 연결된 다수의 트랜지스터들(M4―M7)을 포함한다. 트랜지스터들(M4―M7)의 각각의 게이트는 Vcore(301)에 연결되고, 트랜지스터(M4)의 소스 단자는 VI /O(300)에 연결된다. 트랜지스터들(M4 및 M5)은 p―형 트랜지스터들이고, 트랜지스터들(M6 및 M7)은 n―형 트랜지스터들이다. 따라서, Vcore(301)가 오프, 즉, 로우 상태일 때, 트랜지스터들(M4 및 M5)은 스위칭 온되고, 트랜지스터들(M6 및 M7)은 스위칭 오프된다.
대조적으로, Vcore(301)가 온, 즉, 하이 상태일 때, 트랜지스터들(M4 및 M5)은 매우 약하게 되고, 트랜지스터들(M6 및 M7)은 강하게 스위칭 온된다. 턴 온하는 M6 및 M7은 반전 증폭기에 대한 입력의 전압을 VSS로 풀링하고, 이는 VI /O와 비교하여 논리적 로우 신호이다. VSS는 논리적 로우 신호로서 설계되고, 접지, 0 V, 또는 논리적 로우 심볼을 나타내는 몇몇의 다른 선택된 전압 레벨을 포함할 수 있다. 따라서, Vcore(301)가 오프일 때, 트랜지스터들(M4 및 M5)은 반전 증폭기(400)에 대한 입력에서의 전압 레벨을 VI /O(300)로 풀링 업한다. 따라서, 반전 증폭기(400)에 대한 입력은 Vcore(301)가 오프일 때 하이이고, Vcore(301)가 온일 때 로우이다. 그후, 반전 증폭기(400)는, POC 신호(311)에 대한 컨디셔닝 및 반전을 위해 검출 신호를 반전 버퍼(401)에 전송하기 전에 검출 신호를 증폭 및 반전시킨다.
피드백 네트워크(310)는 트랜지스터(M4)에 병렬로 접속된 트랜지스터(M8)를 포함한다. 트랜지스터(M8)는 또한 p―형 트랜지스터로서 구성되어, 반전 증폭기(400)로부터의 피드백 신호가 하이일 때, 트랜지스터(M8)가 스위칭 오프되고, 피드백 신호가 로우일 때, 트랜지스터(M8)가 스위칭 온된다. 따라서, Vcore(301)가 오프일 때, 하이 검출 신호를 생성하여, 반전 증폭기(400)는 트랜지스터(M8)로 하여금 스위칭 온하도록 하는 논리 로우로 하이 검출 신호를 반전시킨다. Vcore(301)가 파워―온됨에 따라, 검출 신호는 논리 로우로 변경되고, 이는 반전 증폭기(400)로부터의 피드백 신호를 논리 하이로 변경하고, 이는 차례로 트랜지스터(M8)를 턴 오프한다. 트랜지스터(M8)가 오프이면서, 파워 업/다운 검출기(306)는 감소된 전류 용량을 갖고, 즉, 증폭된 로우 신호로 인해 더 작은 전류가 트랜지스터(M8)를 통해 흐를 것이다. M4 및 M5의 게이트 단자들 상의 Vcore(301)에 의해 발생된 전압 레벨은, 일부 글리치 또는 표유 신호 상황들에서, M4 및 M5를 통해 누설을 발생시킬 수 있다. 트랜지스터(M8)에 대한 피드백 신호가 반전 증폭기(400)로부터 수신되기 때문에, Vcore(301)가 파워 다운될 때, 피드백 신호는 논리 하이에서 논리 로우로 빠르게 스위칭할 것이고, 이는 트랜지스터(M8)를 스위칭 온할 것이다. 따라서, 도 4에 도시된 회로 구성에서, 파워 업/다운 검출기(40)는 기존의 POC 네트워크들보다 더 빠르게 Vcore(301) 파워 다운을 검출할 것이다.
도 5는 본 발명의 하나의 실시예에 따라 구성된 POC 네트워크(50)를 예시한 회로도이다. POC 네트워크(50)는 POC 네트워크(40)(도 4)와 유사한 방식으로 함께 연결된 파워 업/다운 검출기(306) 내의 다수의 트랜지스터들(M4―M7)을 포함하고, 각각의 게이트는 Vcore(301)에 연결되고, 트랜지스터(M4)의 소스 단자는 VI /O(300)에 연결된다. 신호 프로세서(308)는 반전 증폭기(400)를 포함하고, 출력 버퍼(309)는 반전 버퍼(401)를 포함한다. POC 네트워크(50)는 POC 신호(311)를 생성하고, 이는 POC 네트워크(50)가 연결된 I/O 네트워크에 전송될 것이다. POC 네트워크(50)에서, 피드백 네트워크(310)는 트랜지스터(M7)와 병렬로 연결된 트랜지스터들(M9 및 M10)로 구성된다. 트랜지스터들(M6, M7, M10)은 동일한 형태, n―형이거나, 파워―온 검출의 속도를 높이기 위해 로우―임계값 n―형 트랜지스터들일 수 있다. 트랜지스터(M9)는 반전 버퍼(401)의 출력으로부터 그의 피드백 신호를 수신하고, 트랜지스터(M10)의 게이트는 Vcore(301)에 접속된다.
동작 시에, VI /O(300)이 온이고 Vcore(301)가 오프일 때, 반전 증폭기(400)는 VI/O(300) 때문에 논리 하이 신호를 수신하고, 반전 증폭기(400)에 의해 증폭 및 반전되고 그후 반전 버퍼(401)에 의해 컨디셔닝 및 반전될 때, VI /O(300)는 논리 하이 피드백 신호를 제공한다. 이러한 하이 신호는 피드백 네트워크(310) 내의 M9를 정상적으로 스위칭 온할 것이다. 그러나, M6, M7, 및 M10이 모두 오프이기 때문에, 트랜지스터(M9)를 스위칭 온하기 위해 트랜지스터(M9) 내에 어떠한 채널 형성도 존재하지 않는다. Vcore(301)가 파워 온할 때, M4 및 M5는 매우 약하게 되고, M6, M7, 및 M10은 스위칭 온하고, M9의 게이트가 이미 논리 하이 입력에 접속되기 때문에, 이는 M9로 하여금 즉시 스위칭 온하도록 한다. 스위칭 온하는 M6 및 M7은 반전 증폭기(400)에 대한 입력을 논리 로우 신호, 즉, VSS로 풀링 다운한다. 반전 증폭기(400)에 입력되는 로우 검출 신호는 증폭 및 반전되고, 그후 반전 버퍼(401)에서 다시 컨디셔닝 및 반전된다. 반전 버퍼(401)가 로우 신호를 출력하면, 트랜지스터(M9)로의 로우의 피드백은 M9를 스위칭 오프할 것이고, M9를 스위칭 오프하는 것이 트랜지스터(M10) 내의 채널 형성을 중지시키기 때문에, 이는 트랜지스터(M10)로 하여금 또한 스위칭 오프하도록 한다. 따라서, 도 5에 예시된 POC 네트워크(50)의 구성은, Vcore(301) 온인 상태에서 누설 전류의 양을 여전히 감소시키면서 기존의 POC 네트워크들보다 더 빠르게 Vcore(301) 파워 온을 검출하도록 동작한다. 트랜지스터(M9)에 의해 사용된 피드백 신호는 파워 업/다운 검출기(306)가 그의 전류 용량을 조정하도록 허용하고, 이는 검출 속도가 개선된 것과 동시에 누설 전류를 감소시킨다.
도 6은 본 발명의 하나의 실시예에 따라 구성된 POC 네트워크(60)를 예시하는 회로도이다. POC 네트워크(60)는 POC 네트워크(40)(도 4) 및 POC 네트워크(도 5) 양자의 회로 배열에 따라 구성된 피드백 네트워크(310)를 포함한다. 이와 같이, 다수의 트랜지스터들(M4―M7)은 파워 업/다운 검출기(306)를 구성한다. 피드백 네트워크(310)는 트랜지스터(M4)에 병렬로 연결된 트랜지스터(M8), 및 트랜지스터(M7)에 병렬로 연결된 트랜지스터들(M9 및 M10)을 포함한다. 파워 업/다운 검출기(306)로부터의 검출 신호는 입력을 신호 프로세서(308)의 반전 증폭기(400)에 제공하고, 반전 증폭기(400)는 출력 버퍼(309)의 반전 버퍼(401)에 대한 입력을 위해 검출 신호를 증폭 및 반전시킨다. 그후, 컨디셔닝 및 반전된 POC 신호(311)는 시스템의 적절한 I/O 및 레벨 시프터 네트워크에 전송된다. 피드백 트랜지스터(M8)는 반전 증폭기(400)의 출력으로부터 그의 피드백 신호를 획득하고, 피드백 트랜지스터(M9)는 반전 버퍼(401)의 출력으로부터 그의 피드백 신호를 획득한다. POC 네트워크(40)(도 4) 및 POC 네트워크(50)(도 5)에 관련하여 기재된 바와 같이, 이러한 피드백 신호들을 사용하여, POC 네트워크(600)는 Vcore(301)가 파워―온 및 파워―오프 양자의 스테이지들에서 빠르게 검출되는 속도를 증가시킬 수 있다. 동시에, 피드백 네트워크(310)가 파워 업/다운 검출기(306)의 전류 용량을 조정하기 위해 POC 네트워크(60)의 능력을 제공하기 때문에, Vcore(301) 정상 동작 기간들 동안에, 원하지 않는 누설 전류가 또한 감소될 수 있다.
POC 네트워크(40)(도 4), POC 네트워크(50)(도 5), 및 POC 네트워크(60)(도 6)에 관련하여 기재된 실시예들 각각이 그 자신의 이점들을 갖는다는 것을 유의해야 한다. 예를 들면, POC 네트워크(50)(도 5)는 전체 실리콘으로의 더 작은 얇은 산화물 회로(thin―oxide circuitry)의 부가에 의해 상당히 개선된 성능 특성을 가질 수 있다. 따라서, 예시된 실시예들 각각, 및 본 발명의 다양한 부가적인 및/또는 대안적인 실시예들은 기존의 시스템들 및 방법들에 비해 개선점들을 제공한다.
도 7은 본 발명의 하나의 실시예를 구현하기 위한 처리 블록들을 예시하는 흐름도이다. 블록(700)에서, 제 1 공급 전압이 이미 온인 상태에서, 제 2 공급 전압의 파워―온이 검출된다. 블록(701)에서, POC 네트워크의 파워 온/오프 검출기의 전류 용량은 파워―온 검출에 응답하여 감소된다. 블록(702)에서, 제 1 공급 전압이 온인 상태에서 제 2 공급 전압의 파워―다운이 검출된다. 블록(703)에서, 파워 온/오프 검출기의 전류 용량은 파워―다운 검출에 응답하여 증가된다.
도 8은 예시적인 무선 통신 시스템을 예시하는 도면이다. 일부 실시예들에서, 시스템(800)은 다수의 원격 유닛들(820―824) 및 다수의 기지국들(850―852)을 포함한다. 통상적인 무선 통신 시스템들이 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것을 인지할 수 있다. 원격 유닛들(820―824)은 상술된 바와 같이 파워 검출을 갖는 다수의 반도체 디바이스들(830―834)을 포함한다. 도 8은 기지국들(850―852)로부터 원격 유닛들(820―824)로의 순방향 링크 신호들(880) 및 원격 유닛들(820―824)로부터 기지국들(850―852)로의 역방향 링크 신호들(890)을 도시한다.
다른 실시예들에서, 도 8의 원격 유닛(820)은 이동 전화로서 도시되고, 원격 유닛(822)은 휴대용 컴퓨터로서 도시되고, 원격 유닛(824)은 무선 로컬 루프 시스템 내의 고정 위치 원격 유닛으로서 도시된다. 예를 들면, 원격 유닛들은 이동 전화들, 핸드―헬드 개인용 통신 시스템들(PCS) 유닛들, PDA(personal data assistants)와 같은 휴대용 데이터 유닛, 내비게이션 디바이스들(예를 들면, GPS 인에이블 디바이스들), 셋―톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 미터 판독 장치와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 명령들을 저장 또는 리트리브(retrieve)하는 임의의 다른 디바이스, 또는 그의 임의의 조합일 수 있다. 도 8이 본 발명의 사상에 따른 원격 유닛들을 예시하지만, 본 개시는 이러한 예시적인 예시된 유닛들로 제한되지 않는다. 개시된 디바이스는 반도체 디바이스를 포함하는 임의의 디바이스에 적절히 채용될 수 있다.
특정 회로가 제시되었지만, 개시된 회로 모두가 본 발명을 실시하는데 요구되지는 않는다는 것을 당업자는 인지할 것이다. 또한, 특정 잘 알려진 회로들은 본 발명에 초점을 유지하기 위해 기재되지 않았다. 마찬가지로, 특정 위치들에서 상세한 설명이 논리 "0" 또는 "로우" 및 논리 "1" 또는 "하이"를 언급하고 있지만, 본 발명의 동작에 영향을 주지 않고, 회로의 나머지가 조정되어, 논리 값들이 스위칭될 수 있다.
본 개시들 및 그들의 이점들이 상세히 설명되었지만, 첨부된 청구항들에 의해 규정된 바와 같은 본 개시의 사상 및 범위로부터 벗어나지 않고, 다양한 변경, 대체들 및 수정들이 이루어질 수 있다는 것을 이해해야 한다. 또한, 본 발명의 범위는 본원에 기재된 특정 실시예들의 처리, 기계, 제조, 재료의 조성, 수단, 방법들 및 단계들로 제한되도록 의도되지 않는다. 당업자가 본 개시의 실시예들로부터 용이하게 인식하는 바와 같이, 본원에 기재된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 성취하는, 현재, 기존 또는 나중에 개발되는 처리들, 기계들, 제품, 재료의 조성들, 수단들, 방법들, 또는 단계들은 본 발명에 따라 활용될 수 있다. 따라서, 첨부된 청구항들은 그러한 처리들, 기계들, 제품, 재료의 조성들, 수단들, 방법들, 또는 단계들을 그의 범위 내에 포함하도록 의도된다.

Claims (27)

  1. 다중 공급 전압 디바이스로서,
    제 1 공급 전압에서 동작 가능한 코어 네트워크; 및
    상기 코어 네트워크에 연결된 제어 네트워크를 포함하고,
    상기 제어 네트워크는 제어 신호를 전송하도록 구성되고, 상기 제어 네트워크는:
    상기 코어 네트워크의 파워 상태를 검출하도록 구성된 업/다운(up/down) 검출기;
    상기 업/다운 검출기에 연결되고, 상기 파워 상태에 기초하여 상기 제어 신호를 생성하도록 구성된 처리 회로; 및
    상기 업/다운 검출기에 연결된 하나 이상의 피드백 회로들 ― 상기 하나 이상의 피드백 회로들은 상기 업/다운 검출기의 전류 용량을 조정하기 위해 피드백 신호들을 제공하도록 구성됨 ― 을 포함하는,
    다중 공급 전압 디바이스.
  2. 제 1 항에 있어서,
    상기 업/다운 검출기는,
    제 2 공급 전압에 연결된 하나 이상의 제 1 트랜지스터들 ― 상기 하나 이상의 제 1 트랜지스터들은 상기 제 1 공급 전압이 파워 다운될 때 스위칭 온하고, 상기 제 1 공급 전압이 파워 온될 때 스위칭 오프하도록 구성됨 ―; 및
    상기 하나 이상의 제 1 트랜지스터들에 직렬로 연결되고, 상기 제 1 공급 전압에 연결된 하나 이상의 제 2 트랜지스터들 ― 상기 하나 이상의 제 2 트랜지스터들은 상기 제 1 공급 전압이 파워 온될 때 스위칭 온하고, 상기 제 1 공급 전압이 파워 다운될 때 스위칭 오프하도록 구성됨 ― 을 포함하는,
    다중 공급 전압 디바이스.
  3. 제 2 항에 있어서,
    상기 하나 이상의 피드백 회로들은,
    상기 하나 이상의 제 1 트랜지스터들과 병렬로 연결되고, 상기 처리 회로로부터 피드백을 수신하도록 연결된 하나 이상의 제 1 피드백 트랜지스터들을 포함하고,
    상기 하나 이상의 제 1 피드백 트랜지스터들은, 상기 제 1 공급 전압이 파워 온된다는 것을 상기 처리 회로가 나타낼 때 스위칭 오프하도록 구성된,
    다중 공급 전압 디바이스.
  4. 제 2 항에 있어서,
    상기 하나 이상의 피드백 회로들은,
    상기 하나 이상의 제 2 트랜지스터들과 병렬로 연결되고, 상기 처리 회로로부터 피드백을 수신하도록 연결된 하나 이상의 제 2 피드백 트랜지스터들을 포함하고,
    상기 하나 이상의 제 2 피드백 트랜지스터들은, 상기 제 1 공급 전압이 파워 온된다는 것을 상기 처리 회로가 나타낼 때 스위칭 오프하도록 구성된,
    다중 공급 전압 디바이스.
  5. 제 2 항에 있어서,
    상기 하나 이상의 피드백 회로들은,
    상기 하나 이상의 제 1 트랜지스터들과 병렬로 연결되고, 상기 처리 회로로부터 피드백을 수신하도록 연결된 하나 이상의 제 1 피드백 트랜지스터들; 및
    상기 하나 이상의 제 2 트랜지스터들과 병렬로 연결되고, 상기 처리 회로로부터 피드백을 수신하도록 연결된 하나 이상의 제 2 피드백 트랜지스터들을 포함하고,
    상기 하나 이상의 제 1 및 제 2 피드백 트랜지스터들은, 상기 제 1 공급 전압이 파워 온된다는 것을 상기 처리 회로가 나타낼 때 스위칭 오프하도록 구성된,
    다중 공급 전압 디바이스.
  6. 제 1 항에 있어서,
    상기 처리 회로는,
    상기 조정 가능한 전류 파워 업/다운 검출기로부터 수신된 입력 신호에 기초하여 검출 신호를 출력하도록 구성된 비교기; 및
    상기 검출 신호를 상기 제어 신호로 처리하도록 구성된 출력 버퍼를 포함하는,
    다중 공급 전압 디바이스.
  7. 제 1 항에 있어서,
    제 2 공급 전압에서 동작 가능한 입력/출력(I/O) 네트워크를 더 포함하고, 상기 I/O 네트워크는 상기 코어 네트워크 및 상기 제어 네트워크에 연결되고, 상기 I/O 네트워크는 상기 제어 신호를 수신하도록 구성된,
    다중 공급 전압 디바이스.
  8. 제 1 항에 있어서,
    상기 디바이스는 반도체 다이(semiconductor die)에 통합되는,
    다중 공급 전압 디바이스.
  9. 제 8 항에 있어서,
    상기 반도체 다이는 이동 전화, PDA(personal data assistant), 내비게이션 디바이스, 고정 위치 데이터 유닛, 셋―톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    다중 공급 전압 디바이스.
  10. 다중 공급 전압 디바이스의 파워 온/오프 제어(POC) 네트워크에서 전력 소모를 감소시키기 위한 방법으로서,
    제 1 공급 전압이 이미 온인 상태에서, 제 2 공급 전압의 파워―온을 검출하는 단계;
    상기 파워―온 검출에 응답하여 상기 POC 네트워크의 파워 온/오프 검출기의 전류 용량을 감소시키는 단계;
    상기 제 1 공급 전압이 온인 상태에서, 상기 제 2 공급 전압의 파워―다운을 검출하는 단계; 및
    상기 파워―다운 검출에 응답하여 상기 파워 온/오프 검출기의 상기 전류 용량을 증가시키는 단계를 포함하는,
    전력 소모 감소 방법.
  11. 제 10 항에 있어서,
    상기 파워―온을 검출하는 단계는,
    하나 이상의 제 1 트랜지스터들 및 하나 이상의 제 2 트랜지스터들의 제어 게이트에서 논리―하이 신호를 수신하는 단계 ― 상기 하나 이상의 제 1 트랜지스터들은 상기 논리―하이 신호에 응답하여 스위칭 오프하도록 구성되고, 상기 하나 이상의 제 2 트랜지스터들은 상기 논리―하이 신호에 응답하여 스위칭 온하도록 구성됨 ―; 및
    상기 수신된 논리―하이 신호에 기초하여 상기 하나 이상의 제 2 트랜지스터들로부터 신호 프로세서로 검출 신호를 전송하는 단계를 포함하는,
    전력 소모 감소 방법.
  12. 제 11 항에 있어서,
    상기 전류 용량을 감소시키는 단계는,
    상기 하나 이상의 제 1 트랜지스터들과 병렬로 연결된 하나 이상의 제 1 피드백 트랜지스터들에서 상기 신호 프로세서로부터 제 1 피드백 신호를 수신하는 단계; 및
    상기 제 1 피드백 신호에 응답하여 상기 하나 이상의 제 1 피드백 트랜지스터들을 스위칭 오프하는 단계를 포함하는,
    전력 소모 감소 방법.
  13. 제 11 항에 있어서,
    상기 전류 용량을 감소시키는 단계는,
    상기 하나 이상의 제 2 트랜지스터들과 병렬로 연결된 하나 이상의 제 2 피드백 트랜지스터들에서 상기 POC 네트워크의 출력 버퍼로부터 제 2 피드백 신호를 수신하는 단계; 및
    상기 제 2 피드백 신호에 응답하여 상기 하나 이상의 제 2 피드백 트랜지스터들을 스위칭 오프하는 단계를 포함하는,
    전력 소모 감소 방법.
  14. 제 11 항에 있어서,
    상기 전류 용량을 감소시키는 단계는,
    상기 하나 이상의 제 1 트랜지스터들과 병렬로 연결된 하나 이상의 제 1 피드백 트랜지스터들에서 상기 신호 프로세서로부터 제 1 피드백 신호를 수신하는 단계;
    상기 제 1 피드백 신호에 응답하여 상기 하나 이상의 제 1 피드백 트랜지스터들을 스위칭 오프하는 단계;
    상기 하나 이상의 제 2 트랜지스터들과 병렬로 연결된 하나 이상의 제 2 피드백 트랜지스터들에서 상기 POC 네트워크의 출력 버퍼로부터 제 2 피드백 신호를 수신하는 단계; 및
    상기 제 2 피드백 신호에 응답하여 상기 하나 이상의 제 2 피드백 트랜지스터들을 스위칭 오프하는 단계를 포함하는,
    전력 소모 감소 방법.
  15. 제 10 항에 있어서,
    상기 파워―다운을 검출하는 단계는,
    상기 하나 이상의 제 1 및 제 2 트랜지스터들의 상기 제어 게이트에서 논리―로우 신호를 수신하는 단계 ― 상기 하나 이상의 제 1 트랜지스터들은 상기 논리―로우 신호에 응답하여 스위칭 온하도록 구성되고, 상기 하나 이상의 제 2 트랜지스터들은 상기 논리―로우 신호에 응답하여 스위칭 오프하도록 구성됨 ―; 및
    상기 수신된 논리―로우 신호에 기초하여 상기 하나 이상의 제 1 트랜지스터들로부터 신호 프로세서로 검출 신호를 전송하는 단계를 포함하는,
    전력 소모 감소 방법.
  16. 제 15 항에 있어서,
    상기 전류 용량을 증가시키는 단계는,
    상기 하나 이상의 제 1 트랜지스터들과 병렬로 연결된 하나 이상의 제 1 피드백 트랜지스터들에서 상기 신호 프로세서로부터 제 3 피드백 신호를 수신하는 단계; 및
    상기 제 3 피드백 신호에 응답하여 상기 하나 이상의 제 1 피드백 트랜지스터들을 스위칭 온하는 단계를 포함하는,
    전력 소모 감소 방법.
  17. 제 15 항에 있어서,
    상기 전류 용량을 증가시키는 단계는,
    상기 하나 이상의 제 2 트랜지스터들과 병렬로 연결된 하나 이상의 제 2 피드백 트랜지스터들에서 상기 POC 네트워크의 출력 버퍼로부터 제 4 피드백 신호를 수신하는 단계; 및
    상기 제 4 피드백 신호에 응답하여 상기 하나 이상의 제 2 피드백 트랜지스터들을 스위칭 온하는 단계를 포함하는,
    전력 소모 감소 방법.
  18. 제 15 항에 있어서,
    상기 전류 용량을 증가시키는 단계는,
    상기 하나 이상의 제 1 트랜지스터들과 병렬로 연결된 하나 이상의 제 1 피드백 트랜지스터들에서 상기 신호 프로세서로부터 제 3 피드백 신호를 수신하는 단계;
    상기 제 3 피드백 신호에 응답하여 상기 하나 이상의 제 1 피드백 트랜지스터들을 스위칭 온하는 단계;
    상기 하나 이상의 제 2 트랜지스터들과 병렬로 연결된 하나 이상의 제 2 피드백 트랜지스터들에서 상기 POC 네트워크의 출력 버퍼로부터 제 4 피드백 신호를 수신하는 단계; 및
    상기 제 4 피드백 신호에 응답하여 상기 하나 이상의 제 2 피드백 트랜지스터들을 스위칭 온하는 단계를 포함하는,
    전력 소모 감소 방법.
  19. 제 10 항에 있어서,
    상기 다중 공급 전압 디바이스는, 반도체 디바이스가 통합되는, 셋 톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 전자 디바이스에 적용되는,
    전력 소모 감소 방법.
  20. 다중 공급 전압 디바이스의 파워 온/오프 제어(POC) 네트워크에서 전력 소모를 감소시키기 위한 시스템으로서,
    제 1 공급 전압이 이미 온인 상태에서, 제 2 공급 전압의 파워―온을 검출하기 위한 수단;
    상기 파워―온 검출에 응답하여, 상기 POC 네트워크의 파워 온/오프 검출기의 전류 용량을 감소시키기 위한 수단;
    상기 제 1 공급 전압이 온인 상태에서, 상기 제 2 공급 전압의 파워―다운을 검출하기 위한 수단; 및
    상기 파워―다운 검출에 응답하여, 상기 파워 온/오프 검출기의 상기 전류 용량을 증가시키기 위한 수단을 포함하는,
    전력 소모 감소 시스템.
  21. 제 20 항에 있어서,
    상기 검출된 파워―온 또는 상기 검출된 파워―다운 중 적어도 하나와 연관된 피드백 신호를 제공하기 위한 수단을 더 포함하고,
    상기 피드백 신호는 상기 감소 수단 및 상기 증가 수단에서 사용되는,
    전력 소모 감소 시스템.
  22. 제 21 항에 있어서,
    상기 전류 용량을 감소시키기 위한 수단은,
    상기 피드백 신호에 응답하여, 다수의 트랜지스터들 중 하나 이상의 트랜지스터들을 스위칭 오프하기 위한 수단을 포함하고,
    상기 다수의 트랜지스터들은 상기 파워 온/오프 검출기의 상기 전류 용량을 정의하는,
    전력 소모 감소 시스템.
  23. 제 21 항에 있어서,
    상기 전류 용량을 증가시키기 위한 수단은,
    상기 피드백 신호에 응답하여, 다수의 트랜지스터들 중 하나 이상의 트랜지스터들을 스위칭 온하기 위한 수단을 포함하고,
    상기 다수의 트랜지스터들은 상기 파워 온/오프 검출기의 상기 전류 용량을 정의하는,
    전력 소모 감소 시스템.
  24. 제 20 항에 있어서,
    상기 디바이스는 반도체 다이에 통합되는,
    다중 공급 전압 디바이스.
  25. 제 24 항에 있어서,
    상기 반도체 다이는 이동 전화, PDA(personal data assistant), 내비게이션 디바이스, 고정 위치 데이터 유닛, 셋―톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    다중 공급 전압 디바이스.
  26. 다중 공급 전압 디바이스의 파워 온/오프 제어(POC) 네트워크에서 전력 소모를 감소시키기 위한 방법으로서,
    제 1 공급 전압이 이미 온인 상태에서, 제 2 공급 전압의 파워―온을 검출하는 단계;
    상기 파워―온 검출에 응답하여 상기 POC 네트워크의 파워 온/오프 검출기의 전류 용량을 감소시키는 단계;
    상기 제 1 공급 전압이 온인 상태에서, 상기 제 2 공급 전압의 파워―다운을 검출하는 단계; 및
    상기 파워―다운 검출에 응답하여 상기 파워 온/오프 검출기의 상기 현재 용량을 증가시키는 단계를 포함하는,
    전력 소모 감소 방법.
  27. 제 26 항에 있어서,
    상기 다중 공급 전압 디바이스는, 반도체 디바이스가 통합되는, 셋 톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 전자 디바이스에 적용되는,
    전력 소모 감소 방법.
KR1020117020696A 2009-02-04 2010-02-03 다중 공급―전압 파워―업/다운 검출기들 KR101301285B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/365,559 US8063674B2 (en) 2009-02-04 2009-02-04 Multiple supply-voltage power-up/down detectors
US12/365,559 2009-02-04
PCT/US2010/023081 WO2010091105A2 (en) 2009-02-04 2010-02-03 Multiple supply-voltage power-up/down detectors

Publications (2)

Publication Number Publication Date
KR20110132360A true KR20110132360A (ko) 2011-12-07
KR101301285B1 KR101301285B1 (ko) 2013-08-28

Family

ID=42331075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020696A KR101301285B1 (ko) 2009-02-04 2010-02-03 다중 공급―전압 파워―업/다운 검출기들

Country Status (11)

Country Link
US (1) US8063674B2 (ko)
EP (2) EP3474450A1 (ko)
JP (1) JP5890181B2 (ko)
KR (1) KR101301285B1 (ko)
CN (2) CN102301596B (ko)
BR (1) BRPI1008813A2 (ko)
DK (1) DK2394364T3 (ko)
ES (1) ES2801977T3 (ko)
HU (1) HUE050824T2 (ko)
TW (1) TW201105035A (ko)
WO (1) WO2010091105A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570077B2 (en) 2010-12-17 2013-10-29 Qualcomm Incorporated Methods and implementation of low-power power-on control circuits
US8612789B2 (en) 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
US8667192B2 (en) * 2011-02-28 2014-03-04 Xilinx, Inc. Integrated circuit with programmable circuitry and an embedded processor system
DE102012203043A1 (de) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren
ES2962232T3 (es) 2015-12-30 2024-03-18 Dexcom Inc Sistemas y métodos de sensor de analito transcutáneo
US10094859B1 (en) * 2017-07-19 2018-10-09 Invecas, Inc. Voltage detector
US11382540B2 (en) 2017-10-24 2022-07-12 Dexcom, Inc. Pre-connected analyte sensors
US11331022B2 (en) 2017-10-24 2022-05-17 Dexcom, Inc. Pre-connected analyte sensors
US10514742B2 (en) * 2017-12-28 2019-12-24 Nxp B.V. Power down signal generating circuit
US10955864B2 (en) * 2018-03-06 2021-03-23 Arm Limited Context-aware power network
CN110248149B (zh) * 2018-10-19 2022-07-19 浙江大华技术股份有限公司 一种硬盘录像机dvr供电的方法及装置
EP3713089A1 (en) * 2019-03-22 2020-09-23 Nexperia B.V. Power supply detection circuit
JP6886545B1 (ja) * 2020-05-07 2021-06-16 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置
TWI795870B (zh) * 2020-11-06 2023-03-11 大陸商廣州印芯半導體技術有限公司 影像感測器以及影像感測方法
US11711076B2 (en) * 2021-04-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Power on control circuits and methods of operating the same
US11923840B1 (en) * 2022-11-11 2024-03-05 Nxp B.V. Power down signal generator

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602698A1 (de) * 1985-04-16 1986-10-16 SMS Schloemann-Siemag AG, 4000 Düsseldorf Walzgeruest mit axial verschiebbaren walzen
JPH01223820A (ja) * 1988-03-02 1989-09-06 Nec Corp パワーオン信号発生回路
US5130569A (en) 1991-03-12 1992-07-14 Harris Corporation Power-on reset circuit
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5723990A (en) * 1995-06-21 1998-03-03 Micron Quantum Devices, Inc. Integrated circuit having high voltage detection circuit
US5781051A (en) * 1996-07-26 1998-07-14 Exel Microelectronics, Inc. Power-up detector for low power systems
US6646844B1 (en) 1999-12-15 2003-11-11 Motorola, Inc. Apparatus for power-on disable in a multiple power supply system and a method therefor
KR100343380B1 (ko) * 2000-10-19 2002-07-15 윤종용 전압 레벨 검출회로 및 이를 이용한 전압 발생회로
FR2822956B1 (fr) 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
WO2003088289A2 (en) * 2002-04-12 2003-10-23 University Of Rochester Dual threshold voltage and low swing domino logic circuits
KR100487526B1 (ko) * 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
US7057907B2 (en) * 2003-11-21 2006-06-06 Fairchild Semiconductor Corporation Power converter having improved control
US7348814B2 (en) * 2004-08-24 2008-03-25 Macronix International Co., Ltd. Power-on reset circuit
KR100636933B1 (ko) 2004-11-15 2006-10-19 주식회사 하이닉스반도체 파워 온 리셋 회로
KR101097031B1 (ko) * 2005-06-06 2011-12-22 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 저전력의 저전압 검출 방법, 저전력의 전압 검출 회로 및 저전력 전압 검출 회로 형성 방법
JP2006352204A (ja) * 2005-06-13 2006-12-28 Seiko Epson Corp 電位検出回路及びそれを備える半導体集積回路
US7295052B2 (en) 2005-08-03 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Regenerative power-on control circuit
US7253655B2 (en) 2005-09-01 2007-08-07 Micron Technology, Inc. Output driver robust to data dependent noise
CN101379406A (zh) 2006-02-09 2009-03-04 Nxp股份有限公司 用于检测电压供电源关断状况的电路布置和方法
KR100788356B1 (ko) * 2006-10-26 2008-01-02 동부일렉트로닉스 주식회사 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기
JP2008219486A (ja) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc パワーオン検知回路

Also Published As

Publication number Publication date
JP2012517193A (ja) 2012-07-26
WO2010091105A2 (en) 2010-08-12
US20100194200A1 (en) 2010-08-05
CN102301596A (zh) 2011-12-28
JP5890181B2 (ja) 2016-03-22
BRPI1008813A2 (pt) 2018-02-06
EP2394364B1 (en) 2020-03-25
US8063674B2 (en) 2011-11-22
ES2801977T3 (es) 2021-01-15
EP2394364A2 (en) 2011-12-14
DK2394364T3 (da) 2020-05-18
CN107491156B (zh) 2022-02-08
WO2010091105A3 (en) 2010-09-30
KR101301285B1 (ko) 2013-08-28
CN102301596B (zh) 2017-07-28
TW201105035A (en) 2011-02-01
HUE050824T2 (hu) 2021-01-28
CN107491156A (zh) 2017-12-19
EP3474450A1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
KR101301285B1 (ko) 다중 공급―전압 파워―업/다운 검출기들
US7893718B2 (en) High-speed multiplexer and semiconductor device including the same
US7804334B2 (en) High signal level compliant input/output circuits
US8593203B2 (en) High signal level compliant input/output circuits
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
US7772887B2 (en) High signal level compliant input/output circuits
US9059715B2 (en) Voltage level shift with interim-voltage-controlled contention interrupt
KR101348232B1 (ko) 하이 신호 레벨 순응 입력/출력 회로들을 갖는 레벨 시프터 및 레벨 시프터를 동작시키기 위한 방법
US10367505B2 (en) Low power general purpose input/output level shifting driver
US8138814B2 (en) High signal level compliant input/output circuits
EP1304842A1 (en) Serial differential data link with automatic power down
KR20130130478A (ko) 입력 버퍼
US10594265B2 (en) Semiconductor device and semiconductor integrated circuit using the same
Wang et al. A 90-nm CMOS 800 MHz 2× VDD output buffer with leakage detection and output current self-adjustment
KR20000000993A (ko) 데이타 입력버퍼
JP2002280893A (ja) 半導体装置
CN117280615A (zh) 用于减少唤醒时间和功率泄漏的电源门控开关树结构
US20150091619A1 (en) Semiconductor apparatus
KR20020055157A (ko) 패드 구동 용량을 자동으로 조절하는 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 7