CN107257236B - 用于电压电平转换的装置、系统和方法 - Google Patents

用于电压电平转换的装置、系统和方法 Download PDF

Info

Publication number
CN107257236B
CN107257236B CN201710513291.8A CN201710513291A CN107257236B CN 107257236 B CN107257236 B CN 107257236B CN 201710513291 A CN201710513291 A CN 201710513291A CN 107257236 B CN107257236 B CN 107257236B
Authority
CN
China
Prior art keywords
voltage
node
signal
transistor
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710513291.8A
Other languages
English (en)
Other versions
CN107257236A (zh
Inventor
C·H·刘
L·A·约翰逊
M·F·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201710513291.8A priority Critical patent/CN107257236B/zh
Publication of CN107257236A publication Critical patent/CN107257236A/zh
Application granted granted Critical
Publication of CN107257236B publication Critical patent/CN107257236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明描述了用于电压电平转换的装置、系统和方法。各种实施例包括具有接收参考电压的参考节点、提供信号的第一节点、以及电路的装置、系统和方法。这种电路可以包括第二节点，以接收大于所述参考电压的不同电压，并且使得所述第一节点处的所述信号在大于所述参考电压的第一电压与大于所述参考电压的第二电压之间进行转换。描述了包括附加装置、系统和方法的其它实施例。

Description

用于电压电平转换的装置、系统和方法
本申请为分案申请，其原申请是于2014年9月22日(国际申请日为2012年3月22日)向中国专利局提交的专利申请，申请号为201280071659.5，发明名称为“用于电压电平转换的装置、系统和方法”。
技术领域
本公开内容的实施例涉及集成电路。一些实施例涉及电压控制器。
背景技术
诸如计算机、移动电话、电视机、存储器设备、以及许多其它电子产品之类的产品中通常包括集成电路。一些集成电路可以以多种电压进行操作。在某些情况下，这种电压的控制不当可能影响集成电路中的操作，或者可能导致操作故障。
附图说明
图1示出根据本文中所描述的一些实施例的集成电路形式的装置的框图。
图2A示出根据本文中所描述的一些实施例的电压电平移位器形式的装置的框图。
图2B是图2A的电压电平移位器的一些节点处的示例性时序图。
图3A示出根据本文中所描述的一些实施例的包括电路的电压电平移位器形式的装置的框图。
图3B是图3A的电压电平移位器的一些节点处的示例性时序图。
图4示出根据本文中所描述的一些实施例的电压电平移位器的示意图。
图5是图4的电压电平移位器的一些节点处的示例性时序图。
图6示出处于电压电平移位器的输出节点处的信号从较低电压转换到较高电压的操作模式下的图4的电压电平移位器。
图7示出处于电压电平移位器的输出节点处的信号从较高电压转换到较低电压的另一种操作模式下的图4的电压电平移位器。
图8示出根据本文中所描述的一些实施例的电子系统。
具体实施方式
图1示出具有将信息(例如，以信号的形式)从功能单元115传送到节点120和121的驱动器110的集成电路(IC)100的框图。节点120和121可以形成IC 100的输入/输出(I/O)节点的一部分。IC 100可以包括处理器、存储器设备(例如，通用串行总线(USB)兼容的存储器设备)、片上系统(SOC)、或其它电子设备或系统。
为简单起见，图1示出驱动器110中的仅一个驱动器的细节。驱动器110可以包括相似的或相同的电路部件。图1示出包括两个驱动器110和两个相关联的信号DOUT0和DOUT1的集成电路100作为示例。驱动器的数量可以变化。如图1中所示，驱动器110中的每一个驱动器可以包括偏置电压单元111、112、113和114，以在相应的节点199、198、197和196处提供电压，从而分别控制(例如，接通或关断)晶体管131、132、133和134。
晶体管131、132、133和134可以形成输出级，以采用完全摆幅的形式(例如，轨到轨电压)转换节点120处的信号DOUT0，取决于晶体管131、132、133和134的状态(例如，接通或关断)，所述摆幅例如是在零伏(例如，节点190处的地电势)与电压VCC(例如，IC 100的电源电压)之间的摆幅。例如，可以操作偏置电压单元111、112、113和114来接通晶体管131、132、133并关断晶体管134，以将节点120处的信号DOUT0从零伏(0V)转换为电压VCC(例如，3.3V或其它一些正电压)。在另一个示例中，可以操作偏置电压单元111、112、113和114来关断晶体管131并接通晶体管132、133、134，以将信号DOUT0从电压VCC转换为0V。
节点197和198可以提供电压，以使晶体管132和133可以在驱动器110进行操作时保持接通状态。例如，节点197可以提供1.8V的电压(例如，固定的电压)。节点198可以提供1.5V的电压(例如，固定的电压)。
节点196可以在不同的时间提供不同的电压，以接通或关断晶体管134。例如，偏置电压单元114可以用作下拉式前级驱动器，以使节点196可以提供1.8V的电压来接通晶体管134，并且提供另一个0V的电压来关断晶体管134。
偏置电压单元111可以操作用于使节点199处的信号在不同电压(例如，非零电压与正电压)之间转换，以接通和关断晶体管131。节点199处的不同的电压可以不采用完全摆幅的形式(例如，非轨到轨电压)。例如，偏置电压单元111可以用作上拉式前级驱动器，以使节点199处的信号可以在较低电压(例如，1.8V)与较高电压(例如，3.3V)之间转换，以接通和关断晶体管131。
晶体管131、132、133和134可以具有小于IC 100的电压VCC的操作电压容差。例如，晶体管131、132、133和134可以具有小于IC 100的电压VCC(例如，3.3V)的操作栅极到漏极电压(例如，Vgd＝1.8V)、栅极到源极电压(例如，Vgs＝1.8V)、以及漏极到源极电压(例如，Vds＝1.8V)。将节点199在不同电压(例如，1.8V与3.3V)之间转换以接通晶体管131，如上所述，并且以堆叠的方式布置晶体管131、132、133和134(如图1中所示)可以使晶体管131、132、133和134安全地进行操作(例如，在电气过载(EOS)安全条件下进行操作)。
集成电路100的至少一部分(例如，驱动器110)可以被配置为根据USB规范进行操作(例如，以信号的形式传送信息)。美国俄勒冈州波特兰的通用串行总线实施者论坛(USB-IF)管理并公布用于USB的规范。USB-IF已经公布了一些USB规范修订。在本文中所描述的说明书中，USB规范指的是USB 1.0、USB 2.0和USB 3.0以及它们的规范修订。
在图1中，IC 100可以包括使驱动器110能够根据USB经典(全速以及低速)规范提供DOUT1和DOUT0信号的电路(例如，USB控制器)。例如，IC 100的电压VCC可以具有3.3V的电压，以使信号DOUT1和DOUT0中的每一个信号可以根据USB经典3.3V信令而在0V与3.3V之间(例如，从0V到3.3V或从3.3V到0V)进行转换。因此，尽管晶体管131、132、133和134可以被设计为在小于电压VCC(例如，3.3V)的指定的操作电压V1(例如，1.8V)下进行操作，但是以上所述的具有偏置条件的晶体管131、132、133和134的布置可以使晶体管能够根据USB规范(例如，USB2.0规范)进行操作。
偏置电压单元111、112、113和114中的一个或多个偏置电压单元可以包括与以下参考图2A到图7所描述的电压电平移位器的电路部件和操作相似或相同的电路部件和操作。例如，偏置单元111可以包括与图2A和图4的电压电平移位器的电路部件和操作相似或相同的电路部件和操作。
图2A示出电压电平移位器200的框图，所述电压电平移位器200包括分别接收信号INV1和INV2的节点(例如，电源节点)201和202、接收信号INCTL的节点203、以及提供信号(例如，输出信号)OUT的节点(例如，输出节点)299。电压电平移位器200可以响应于信号INCTL而在不同的电压之间转换信号OUT，例如在对应于信号INV1和INV2的信号电平的电压之间转换信号OUT。电压电平移位器200可以被包括在图1的偏置电压单元111中，以使图2A中的输出节点299可以与图1的节点199相对应。
图2B是示出图2A的信号INV1、INV2、INCTL和OUT的波形的示例性时序图。如图2B中所示，信号INV1和INV2可以包括分别对应于电压V1和V2的信号电平。在诸如时间间隔251和252的不同的时间间隔期间，信号INV1和INV2可以保持处于它们各自的电压V1和V2下。
电压V1和V2可以包括使用电压电平移位器200的器件或系统的电源电压(例如，VCC)。电压V1和V2中的每一个电压可以具有大于零的值(例如，大于地电势)。例如，电压V1和V2可以分别具有大约1.8V和3.3V的值。
如图2B中所示，信号INCTL可以在不同的信号电平之间转换，例如在时间间隔251期间与零伏相对应的信号电平与时间间隔252期间与电压Vx相对应的另一个信号电平之间转换。电压Vz和电压V1可以具有相同的值(例如，1.8V)。
信号OUT可以在不同的信号电平之间转换，例如在时间间隔251期间与电压V2相对应的信号电平与时间间隔252期间与电压V1相对应的另一个信号电平之间转换。
因此，如以上参考图2A和图2B所描述的，电压电平移位器200可以在输出节点299处以信号OUT的形式提供电压(例如，V1和V2)。节点299处的电压可以具有大于零的值(例如，V1＝1.8V并且V2＝3.3V)。节点299处的电压可以不采用完全摆幅的形式(例如，非轨到轨电压)。电压电平移位器200可以包括与以下参考图3A到图8所描述的电压电平移位器的电路部件和操作相似或相同的电路部件和操作。
图3A示出根据本文中所描述的一些实施例的电压电平移位器300的框图。电压电平移位器300可以包括电路331、332和333、分别接收信号INV1和INV2的电源节点301和302、以及接收信号INCTL的节点303。电压电平移位器300可以包括接收参考电压(例如，地电势)的参考节点309。如图3A中所示，参考节点309可以包括地电势节点。电压电平移位器300可以包括提供信号(例如，输出信号)OUT的节点(例如，输出节点)399。信号INV1、INV2、INCTL和OUT可以与以上参考图2A和图2B所描述的电压电平移位器200的那些信号相对应。电压电平移位器300可以被包括在图1的偏置电压单元111中，以使图3A中的输出节点399可以与图1的节点199相对应。
图3A中的电路331可以操作用于分别对信号INCTL、节点(例如，输入节点)322和321处的信号BIASA和BIASB做出响应。电路331可以在节点312(例如，第一节点)处提供信号PreOUT*。基于由节点322(例如，第二节点)处的信号BIASA和节点321处的信号BIASB所提供的电压，电路311可以使信号PreOUT*在大于节点309处的参考电压(例如，0V)的电压(例如，1.8V和3.3V)之间进行转换。由信号PreOUT*所提供的电压可以与由信号INV1和INV2所提供的电压相对应。
电路332可以操作用于对信号INCTL做出响应，以向电路331提供信号BIASA和BIASB。信号BIASA和BIASB中的每一个信号可以在不同的时间间隔提供不同的电压。所述不同的电压可以基于由信号INV1所提供的电压。
电路333可以操作用于对信号PreOUT*做出响应，以在与由信号INV1和INV2所提供的电压相对应的电压(例如，1.8V和3.3V)之间转换节点399处的电压OUT。
图3A示出彼此分隔开的电路311、332和333作为示例。电路311、332和333可以被布置到单个电路、两个电路、或其它数量的电路中。
图3B是示出图3A的信号INV1、INV2、INCTL、OUT、PreOUT*、BIASA和BIASB的波形的示例性时序图。图3B中的信号INV1、INV2、INCTL、OUT的波形可以具有与图2B中的信号波形相似或相同的电压。
如图3B中所示，信号PreOUT*可以分别在时间间隔351和352期间在电压V1(由信号INV1提供)与V2(由信号INV2提供)之间转换。
信号BIASA可以具有与诸如Vx和V1(由信号INV1提供)的不同的电压相对应的不同的信号电平。例如，信号BIASA在时间间隔351可以具有与电压Vx相对应的信号电平，并且在时间间隔352可以具有与电压V1相对应的另一个信号电平。电压Vx可以具有比电压V1的值小的值，以使Vx＝V1-Vtn，其中Vtn表示电压电平移位器300的晶体管(图3A中未示出)的阈值电压。例如，如果V1＝1.8V并且Vtn＝0.5V，则Vx＝1.3V。
信号BIASB可以具有与诸如Vy和V1的不同的电压相对应的不同的信号电平。例如，信号BIASB在时间间隔351可以具有与电压V1相对应的信号电平，并且在时间间隔352可以具有与电压Vy相对应的另一个信号电平。电压Vy可以具有比电压V1的值小的值，以使Vy＝V1-Vtn。例如，如果V1＝1.8V并且Vtn＝0.5V，则Vy＝1.3V。
信号OUT可以不具有完全摆幅。例如，如图3B中所示，信号OUT在时间间隔551可以具有与电压V2相对应的信号电平，并且在时间间隔552可以具有与电压V1相对应的另一个信号电平。
电压电平移位器300可以被包括在根据USB规范进行操作，例如根据USB 2.0规范进行低速和全速操作的电路(例如，作为收发器电路中的发射器的一部分)中。
电压电平移位器300可以包括与以下参考图4到图8所描述的电压电平移位器的电路部件和操作相似或相同的电路部件和操作。
图4示出包括晶体管P1、P2、P3、P4、P5、P6、P7、P8和P9、晶体管N1、N2、N3、N4、N5、N6、N7、N8和N9、反相器I1和I2、以及器件T1和T2的电压电平移位器400的示意图。电压电平移位器400可以与图3A的电压电平移位器300相对应，例如形成图3A的电路331、332和333。
在图4中，晶体管P1到P9可以包括p沟道场效应晶体管，例如p沟道金属氧化物半导体(PMOS)晶体管。晶体管N1到N9可以包括n沟道场效应晶体管，例如n沟道金属氧化物半导体(NMOS)晶体管。反相器I1和I2可以包括互补金属氧化物半导体(CMOS)反相器。器件T1和T2可以被配置为用作电容性器件。例如，器件T1和T2可以包括电容器。如图4中所示，器件T1和T2可以包括被配置为(例如，使漏极和源极耦合在一起)用作电容器的晶体管(例如，PMOS)。
电压电平移位器400可以包括分别接收信号INV1和INV2的电源节点401和402、接收信号INCTL的节点403、以及提供信号(例如，输出信号)OUT的节点(例如，输出节点)499。这些信号可以与图2A中的电压电平移位器200的那些信号相对应。电压电平移位器400可以包括接收参考电压(例如，地电势)的参考节点409。如图4中所示，参考节点409可以包括地电势节点。
电压电平移位器400可以包括分别提供信号PreOUT和PreOUT*的节点411和412。节点411和412的其中之一可以与图3A的节点312相对应。例如，节点412可以被称为第一节点并且可以与图3A的节点312相对应。在图4中，根据信号INCTL，电压电平移位器400可以在与由信号INV1和INV2提供的电压(例如，1.8V和3.3V)相对应的电压之间转换信号PreOUT和PreOUT*中的每一个信号。电压电平移位器400可以使用节点412处的信号PreOUT*以在不同的电压(例如，1.8V和3.3V)之间转换节点499处的信号OUT。
电压电平移位器400可以包括分别耦合到晶体管P3和P4的栅极的节点421和422。节点421和422可以包括分别由信号BIASA和BIASB代表的电压。节点422可以被称为第二节点并且可以与图3A的节点322相对应。
图5是示出图4的信号中的一些信号的波形的示例性时序图。图5中的信号INV1、INV2、INCTL、OUT的波形可以具有与图2B的信号波形相似或相同的电压。
如图5中所示，信号PreOUT和PreOUT*中的每一个信号可以在电压V1与V2之间进行转换。例如，在时间间隔551期间，信号PreOUT可以具有与电压V2相对应的信号电平，而信号PreOUT*可以具有与电压V1相对应的信号电平。在时间间隔552期间，信号PreOUT可以具有与电压V1相对应的信号电平，而信号PreOUT*可以具有与电压V2相对应的信号电平。
信号BIASA和BIASB可以具有与图3B的信号相似或相同的信号电平。例如，信号BIASA在时间间隔551和552可以分别具有与电压Vx和V1相对应的信号电平。电压Vx可以具有比电压V1的值小的值，以使Vx＝V1-Vtn，其中Vtn表示电压电平移位器400的NMOS晶体管(例如，图4中的晶体管N6)的阈值电压。信号BIASB在时间间隔551和552可以分别具有与电压V1和Vy相对应的信号电平。电压Vy可以具有比电压V1的值小的值，以使Vy＝V1-Vtn。电压Vy的值可以等于电压Vx的值。
在图4中，电压电平移位器400的晶体管P1、P2、P3、P4、P5、P6、P7、P8和P9、晶体管N1、N2、N3、N4、N5、N6、N7、N8和N9可以具有小于由信号INV2提供的电压(例如，V2)的操作电压容差。例如，晶体管131、132、133和134可以具有诸如小于由信号INV2提供的电压(例如，小于V2＝3.3V)的栅极到漏极电压(例如，Vgd＝1.8V)、栅极到源极电压(例如，Vgs＝1.8V)、和漏极到源极电压(例如，Vds＝1.8V)之类的操作参数。在不同的电压(例如，1.8V和3.3V的正电压)之间转换信号PreOUT和PreOUT*以接通相应的晶体管P2和P1(如上所述)，并且以堆叠的形式布置晶体管P1、P2、P3和P4、以及N1、N2、N3和N4(如图4中所示)可以使晶体管P1、P2、P3和P4、以及N1、N2、N3和N4能够在电源节点402处的电压(例如，3.3V)大于电压电平移位器400的晶体管的操作参数(例如，Vgd、Vgs和Vds)时安全地进行操作(例如，在电气过载安全条件下进行操作)。
一些传统的电压电平移位器可以利用特定电源电压(例如，3.3V)进行操作，并且可以使用具有与所述特定电源电压的值相同的操作电压容差的晶体管(例如，3.3V容差的厚栅极晶体管)。然而，如果这种晶体管不是优选的或者这种晶体管的工艺是不可用的，则可以使用诸如电压电平移位器400(图4)之类的电压电平移位器。因此，如果产生具有与一些传统的电压电平移位器的特定电源电压的值相同的操作电压容差的晶体管(例如，3.3V容差的厚栅极晶体管)的工艺不是优选的或者是不可用的，则电压电平移位器400可以允许去掉这个工艺。这可以改进(例如，加速)工艺技术缩放，例如利用工艺来产生包括在可以使用3.3V的电源电压的电压电平移位器400中的1.8V容差晶体管。
与一些传统的电压电平移位器相比，图4的电压电平移位器400还可以具有改进的性能。例如，一些传统的电压电平移位器可以包括与晶体管P3和P4相似的级联的晶体管，并且出于EOS保护的原因，可以使用固定的偏置电压(例如，1.5V)来偏置这种级联的晶体管的栅极。传统的电压电平移位器可以产生可能与图4的信号PreOUT和PreOUT*相似的前级输出信号。然而，在利用固定的偏置电压来偏置这种级联的晶体管的栅极的传统的电压电平移位器中，可能不允许前级输出信号稳定在稳态。这可能降低采用传统的电压移位器的传统发射器的性能。在这种传统的发射器中可能发生驱动器阻抗和时序失配。这种传统的发射器也可能难以满足USB经典规范，例如低速和全速操作的上升/下降时间、差分上升/下降时间失配、以及输出信号交叉(crossover)电压。
在图4中，利用适当的晶体管分选(sizing)，电压电平移位器400可以在信号INV1和INV2的一些电压电平处在数百万赫兹范围(例如，200MHz)内的频率下进行操作。例如，利用分别具有V1＝1.8V和V2＝3.3V的电压的信号INV1和INV2，电压电平移位器400的节点499可以在大约200MHz的频率下切换信号OUT而不引入显著的信号失真。因此，电压电平移位器400可能适合于在支持多种频率的数据传输的输出缓冲器中使用。例如，电压电平移位器400可以包括在不仅可以支持USB经典操作、还可以支持诸如高速3.3V通用输入/输出(GPIO)之类的一些其它操作的电路(例如，收发器电路中的发射器的一部分)中。
图6示出处于信号OUT从电压V1转换到电压V2的操作模式中的电压电平移位器400的一些节点处的示例性电压。在图5的时间间隔551期间，可以至少部分地出现与图6相关联的操作模式。
在图6中，1.8V用作由信号INV1提供的电压V1(图5)的示例值，并且3.3V用作由信号INV2提供的电压V2(图5)的示例值。可以使用其它值。用虚线示出图6中的晶体管N1、N5、N9、P2、P6和P7、以及器件T2，以指示这些电路部件可能是非激活的(例如，关断的)。
在与图6相关联的操作模式中，信号OUT可以从1.8V转换到3.3V。电压电平移位器400的具体操作如下。
当信号INCTL从1.8V转换到0V时，晶体管N1可以被关断。可以接通晶体管N2，使得节点432处的电压从大约1.8V(～1.8V)减去Vtn到达0V，并且节点442处的电压从3.3V到达0V。
可以操作器件T1以使其电容耦合效应可以使节点422(其耦合到晶体管P4的栅极)处的电压下降(例如，从电压V1)到电压Vx(图5)。如上所述，Vx＝V1-Vtn。在该示例中，V1＝1.8V。因此，如果Vtn＝0.5V，则Vx＝1.8V-0.5V＝1.3V。
如果节点422处的电压下降(例如，由于器件T1放电)到低于电压Vx的值(例如，低于1.3V)的值，则晶体管N6可以被接通并且将节点422处的电压拉(例如电气耦合)到电源节点401。这使得节点422处的电压等于1.8V-Vtn＝Vx(Vtn是晶体管N6的阈值电压)。因此，当信号INCTL从1.8V转换到0V时，器件T1和晶体管N6操作来利用电压Vx(在该示例中，其小于电压V1＝1.8V)偏置晶体管P4的栅极。
节点412处的电压可以到达Vx+Vtp，其中Vx是节点422处的电压并且Vtp表示电压电平移位器400的PMOS晶体管(例如，晶体管P4)的阈值电压。由于Vx＝V1-Vtn，如上所述，Vx+Vtp＝(V1-Vtn)+Vtp。Vtn和Vtp可以具有彼此近似相等的值。因此，(V1-Vtn)+Vtp约等于V1。因此，在该示例中，节点412处的电压可以具有大约1.8V的值。这可以使得晶体管P1被完全接通并且将节点411拉到电源节点402。因此，节点411可以具有3.3V的电压(其为电源节点402处的电压)，使得晶体管P2被关断并且晶体管N8被接通。
当节点403处的电压为0V时，可以接通晶体管P8。因此，当接通晶体管N8时，其通过晶体管P8将节点412拉到电源节点401。晶体管N8可以允许节点412处的电压较少地依赖阈值电压。
与图6相关联的操作模式一开始(例如，在接通晶体管P1之前)，可以关断晶体管P7以隔离(电气解耦)电源节点401与晶体管N7，从而防止晶体管N7与P1之间发生竞争。
由于节点403处的电压为0V，因而可以关断晶体管N5。晶体管P5可以被接通并且将节点421(其耦合到晶体管P3的栅极)拉到电源节点401。因此，节点421可以具有1.8V的电压(其为电源节点401处的电压)。作为结果，可以利用1.8V的电压在晶体管P3的栅极处对其进行偏置，并且使得节点441处的电压在安全电气过载条件下从0V到达3.3V。
如图6中所示，晶体管N3可以被接通并且使得节点431处的电压从0V到达约1.8V-Vtn。晶体管N3和N4的栅极可以耦合到电源节点401，以使晶体管N3和N4在时间间隔551(图5)期间被接通，以向晶体管N1和N2提供安全电气过载条件。
晶体管P9和N9可以形成对节点412处的信号PreOUT*做出响应的电路，以在1.8V与3.3V之间转换信号OUT。在该示例中，由于节点412处的电压约为1.8V，因而可以关断晶体管N9。晶体管P9可以被接通并且将输出节点499拉到电源节点402。因此，输出节点499可以具有3.3V的电压。如果电压电平移位器400被包括在图1的偏置电压单元111中并且图6的节点499与图1的节点199相对应，则3.3V的电压(图6)可以关断图1的晶体管131。这可以使得信号DOUT0(图1)转换到与节点190处的电压(例如，0V)相对应的电平，如以上参考图1所描述的。
图7示出处于信号OUT从电压V2(例如，3.3V)转换到电压V1(例如，1.8V)的操作模式中的电压电平移位器400的一些节点处的示例性电压。在图5的时间间隔552期间，可以至少部分地出现与图7相关联的操作模式。
用虚线示出图7中的晶体管N2、N6、P1、P5、P8和P9、以及器件T1，以指示在时间间隔552(图5)期间这些电路部件可能是非激活的(例如，关断的)。
在与图7相关联的操作模式中，信号OUT可以从3.3V转换到1.8V。电压电平移位器400的具体操作如下。
当信号INCTL从0V转换到1.8V时，晶体管N2可以被关断。可以接通晶体管N1，使得节点431处的电压从约1.8V(～1.8V)减去Vtn到达0V，并且节点441处的电压从3.3V到达0V。
可以操作器件T2以使其电容耦合效应可以使节点421(其耦合到晶体管P3的栅极)处的电压下降(例如，从电压V1)到电压Vy。在该示例中，如果Vtn＝0.5V，则Vy＝1.8V-0.5＝1.3V。
如果节点421处的电压下降(例如，由于器件T2放电)到低于电压Vy的值(例如，低于1.3V)的值，则晶体管N5可以被接通并且将节点421拉到电源节点401。这使得节点421处的电压等于1.8V-Vtn＝Vy(Vtn是晶体管N5的阈值电压)。因此，当信号INCTL从0V转换到1.8V时，器件T2和晶体管N5操作来利用电压Vy(在该示例中，其小于电压V1＝1.8V)偏置晶体管P4的栅极。
节点411处的电压可以到达Vy+Vtp，其中Vy是节点421处的电压。Vy+Vtp＝(V1-Vtn)+Vtp＝V1。因此，在该示例中，节点411处的电压可以具有大约1.8V的值。这可以使得晶体管P2被完全接通并且将节点412拉到电源节点402。因此，节点412可以具有3.3V的电压(其为电源节点402处的电压)，使得晶体管P1被关断并且晶体管N7被接通。
当节点403处的电压为1.8V时，可以接通晶体管P7。因此，当接通晶体管N7时，其通过晶体管P7将节点411拉到电源节点401。晶体管N7可以允许节点411处的电压较少地依赖阈值电压。
与图7相关联的操作模式一开始(例如，在接通晶体管P2之前)，可以关断晶体管P8以隔离电源节点401与晶体管N8，从而防止晶体管N8与P2之间发生竞争。
由于节点403处的电压为1.8V，因而可以关断晶体管N6。晶体管P6可以被接通并且将节点422(其耦合到晶体管P4的栅极)拉到电源节点401。因此，节点422可以具有1.8V的电压(其为电源节点401处的电压)。作为结果，可以利用1.8V的电压在晶体管P4的栅极处对其进行偏置，并且使得节点442处的电压在安全电气过载条件下从0V到达3.3V。
如图7中所示，晶体管N4可以被接通并且使得节点432处的电压从0V到达约1.8V-Vtn。晶体管N3和N4的栅极可以耦合到电源节点401，以使晶体管N3和N4在时间间隔552(图5)期间被接通，以向晶体管N1和N2提供安全电气过载条件。
在该示例中，由于节点412处的电压约为3.3V，因而可以关断晶体管P9。晶体管N9可以被接通并且将输出节点499拉到电源节点401。因此，输出节点499可以具有1.8V的电压。如果电压电平移位器400被包括在图1的偏置电压单元111中并且图6的节点499与图1的节点199相对应，则1.8V的电压(图6)可以接通图1的晶体管131。这可以使得信号DOUT0(图1)转换到与电压VCC(例如，3.3V)相对应的电平，如以上参考图1所描述的。
如以上参考图4到图7所描述的，电压电平移位器400的至少一部分(例如，晶体管P1、P2、P3、P4、P7、P8、N1、N2、N3、N4、N7和N8)可以形成在不同的大于零的电压(V1和V2)之间转换信号PreOUT和PreOUT*的电路(例如，收发器电路)的一部分(例如，发射器)。
电压电平移位器400的至少一部分(例如，器件T1和晶体管N6和P6)可以形成用于在不同的时间间隔(例如，图5中的时间间隔551和552)向晶体管P4的栅极施加不同的电压的电路(例如，收发器电路)的一部分(例如，发射器)。例如，器件T1和晶体管N6可以使晶体管P4的栅极在时间间隔551期间保持处于电压Vx(其小于电压V1)。晶体管P6可以在时间间隔552期间将晶体管P4的栅极拉到电源节点401，以使晶体管P4的栅极可以具有与电源节点401处的电压相等的电压(例如，V1)。
电压电平移位器400的至少一部分(例如，器件T2和晶体管N5和P7)可以形成用于在不同的时间间隔(例如，图4中的时间间隔551和552)向晶体管P3的栅极施加不同的电压的电路的另一部分。例如，晶体管P5可以在时间间隔551期间将晶体管P3的栅极拉到电源节点401，以使晶体管P3的栅极可以具有与电源节点401处的电压相等的电压(例如，V1)。在另一个示例中，器件T2和晶体管N5可以使晶体管P3的栅极在时间间隔552期间保持处于电压Vy(其小于电压V1)。
图4中的器件T1可以被配置为影响节点412与晶体管P4的栅极(节点422处)之间的电容耦合。例如，器件T1可以被配置为使得节点422与参考节点(例如，参考节点409)之间的电容耦合的值可以大于晶体管P4的栅极与源极之间的电容耦合(例如，Cgs)的值。如果器件T1包括被配置为用作电容器(例如，如图4中所示)的晶体管，则这种晶体管可以具有这样的尺寸，即使得晶体管的栅极与源极之间的电容耦合(例如，Cgs)和晶体管的栅极与漏极之间的电容耦合(例如，Cgd)的组合的值可以大于晶体管P4的栅极与源极之间的电容耦合的值。
图4中的器件T2可以被配置为影响节点411与晶体管P3的栅极(节点421处)之间的电容耦合。例如，器件T2可以被配置为使得节点421与参考节点(例如，参考节点409)之间的电容耦合的值可以大于晶体管P3的栅极与源极之间的电容耦合(例如，Cgs)的值。如果器件T2包括被耦合以用作电容器(例如，如图4中所示)的晶体管，则晶体管可以具有这样的尺寸，即使得晶体管的栅极与源极之间的电容耦合(例如，Cgs)和晶体管的栅极与漏极之间的电容耦合(例如，Cgd)的组合的值可以大于晶体管P3的栅极与源极之间的电容耦合的值。
如上所述，与器件T1和T2相关联的较大的电容耦合可以使电压电平移位器400能够适当地进行操作。例如，如果在图4中的电压电平移位器400中省略了器件T1和T2，那么在诸如电源节点401或402处的电压、或二者偏离正常操作值的情况之类的一些情况下，节点412(或节点411)处的电压可能超过电源节点401处的由信号INV1提供的电压(例如，V1)。在这种情况下，晶体管P1或P2可能难以被接通或可能未能被接通。如上所述，器件T1和T2的电容耦合效应(例如，大于晶体管P3或P4的Cgs)可以防止节点411和412超过由信号INV1提供的电源节点401处的电压(例如，V1)。作为结果，可以适当地接通或关断晶体管P1和P2并且允许电压电平移位器400适当地进行操作。
电压电平移位器400与一些传统的电压电平移位器相比可以具有改进的(例如，减小的)功耗。例如，如上面所提到的，一些传统的电压电平移位器可以包括级联的晶体管(例如，与图4的晶体管P3和P4相似的晶体管)，并且可以利用小于传统电压电平移位器中的电源电压的固定的偏置电压(例如，1.5V)来偏置这种级联的晶体管的栅极。可以例如由电源发生器或本地偏置电路来提供固定的偏置电压。出于EOS安全的原因，这种电源发生器或本地偏置电路可能消耗大量的空载功率以使级联晶体管保持接通。
在电压电平移位器400中，如以上参考图6和图7所描述的，在不使用附加的电源发生器或偏置电路的情况下，可以利用可变电压(例如，可变电压V1和Vx或可变电压V1和Vy)来偏置晶体管P3和P4中的每一个晶体管的栅极。因此，电压电平移位器400中的功耗可以小于一些传统的电压电平移位器中的功耗。在诸如空闲模式之类的一些模式中，可以显著地减小电压电平移位器400中的空载功率。在许多情况下，可以将空载功率减小到零或接近零。因此，在一些情况下，与一些传统电压电平移位器相比，电压电平移位器400可能优选地被包括在其中可能优选为低功率(例如，低空载功率)的器件或系统(例如，移动电话、平板电脑及其它)中。
与一些传统的电压电平移位器相比，电压电平移位器400还可以具有减小的EOS风险和改进的性能。例如，如以上参考图6和图7所描述的，当晶体管P3和P4的漏极为0V时可以利用大约1.8V(～1.8V)的电压来偏置其栅极，并且当晶体管P3和P4的源极为3.3V时可以将其栅极拉到1.8V。这可以减小或消除电压电平移位器400的EOS风险。
一些传统的电压电平移位器可以包括可能与图4的信号PreOUT和PreOUT*相似的前级输出信号。由这种前级输出信号提供的电压可能取决于传统电压电平移位器的晶体管的阈值电压。因此，如果传统电压电平移位器被包括在传统驱动器的偏置单元(例如，与图1的驱动器110的偏置单元111相似的偏置单元)中，则传统驱动器的上拉部分与下拉部分之间的阻抗中可能出现失配。传统驱动器的上拉部分可以包括与图1的晶体管131和132相似的晶体管。传统驱动器的下拉部分可以包括与图1的晶体管133和134相似的晶体管。在传统驱动器中，节点(例如，与图1中的节点196和199相似的节点)处的信号的时序(例如，上升时间和下降时间)中还可能发生失配。这可能引起使用传统电压电平移位器的传统驱动器的输出节点(例如，与图1中的节点120或121相似的节点)处的输出信号交叉电压中的变化以及时序失配(上升/下降时间)。
如果电压电平移位器400被包括在驱动器中，则电压电平移位器400可以改进(例如，减小)这种驱动器的输出信号交叉电压(例如，图1的驱动器110的DOUT0信号)中的变化。例如，在图1中，驱动器110的偏置电路114可以包括基础的四晶体管(例如，1.8V晶体管)电平移位器。偏置电路114中的这种晶体管可以以相对较高的速度转换(例如，接通或关断)节点196处的信号。如以上参考图6和图7所描述的，由信号PreOUT和PreOUT*提供的电压可以较少地依赖电压电平移位器400的晶体管的阈值电压。因此，如果电压电平移位器400(图4)被包括在图1的偏置电路111中(例如，作为上拉前级驱动器)，则电压电平移位器400可以减小偏置电路111与114(图1)之间的阻抗中的失配，并且可以减小节点196和199处的信号的时序(例如，上升时间和下降时间)中的失配。这进而可以改进(例如，减小)节点120处的DOUT0信号的输出信号交叉电压中的变化以及节点121处的DOUT1信号的输出信号交叉电压中的变化。因此，如果电压电平移位器400被包括在偏置电路111中，并且驱动器110被配置为根据USB规范进行操作，则可以减少为满足USB规范(例如，针对根据USB 2.0规范的低速和全速操作的上升时间、下降时间、上升/下降时间失配、以及输出信号交叉电压)而进行的设计工作。
图8示出系统800的框图。系统800可以包括接口801、处理电路830、存储器840、显示器850、无线通信电路860、以及天线861和862。接口801可以包括具有发射器810和接收器811的收发器电路802，以传输节点(例如，输入/输出节点)820和821处的信息(例如，以信号的形式)。
接收器811可以被配置为根据USB规范进行操作。例如，接收器811可以操作用于根据USB规范，例如根据USB 2.0规范的低速和全速操作接收来自节点820和821(例如，由其它器件或系统发送到系统800)的信号。例如，接收器811可以以差分输入信号的形式接收来自节点820和821的信号。
发射器810可以包括图1的驱动器110，以使图8中的节点820和821可以分别与图1的节点120和121相对应。发射器810可以包括诸如以上参考图2A到图7所描述的电压电平移位器200、300或400之类的电压电平移位器及其相关联的操作。发射器810可以被配置为根据USB规范进行操作，例如根据USB 2.0规范进行操作以在低速和全速操作下传输信号。例如，发射器810可以以差分输出信号的形式向节点820和821提供信号。
收发器电路802可以被包括在接口801的USB端口中，以使节点820和821可以耦合到USB端口的D+和D-线。图8示出包括一个收发器电路(例如，收发器电路802)的系统800作为示例。然而，系统800可以包括多个收发器电路，其中多个收发器电路中的两个或更多收发器电路可以包括与收发器电路802的部件相似或相同的部件，并且可以被配置为用作系统800中的多个USB端口。
接口801还可以包括接口控制器803，以控制接口801的操作和/或控制接口801与系统800内的其它部件之间或接口801与其它设备或系统之间的通信(例如，信号的传输)。接口801可以被配置为根据USB规范进行操作，以使接口控制器803可以包括USB控制器，以使发射器810能够利用根据USB规范(例如，USB 2.0规范)的电压来提供节点820和821处的电压。
处理电路830可以包括单个处理器或多个处理器。处理器或多个处理器可以包括通用处理器类型、专用集成电路(ASIC)类型、或其它类型的处理器。处理电路830可以被配置为与接口801和无线通信电路860进行通信以与其它设备或系统交换信息(例如，数据及其它信息)。
存储器840可以包括易失性存储器、非易失性存储器、或二者的组合。存储器840可以包含指令(例如，固件程序、软件程序、或二者的组合)，当处理电路830执行所述指令时，所述指令使系统800执行操作。这种操作可以包括以上参考图1到图8所描述的操作。
显示器850可以包括液晶显示器(LCD)或其它类型的显示器。显示器850可以包括触摸感应屏幕(通常被称为“触摸屏”)。
无线通信电路860可以被配置为与一种类型的网络或与多种类型的网络进行通信。例如，无线通信电路860可以被配置为与IEEE 802.11网络、蜂窝网络、或IEEE 802.11网络和蜂窝网络二者中的一个或多个设备或系统进行通信(例如，经由天线861和862)。
天线861和862可以包括一个或多个定向的或全向的天线。例如，天线861和862可以包括偶极天线、单极天线、贴片天线、环形天线、微带天线或适合于射频(RF)信号的传送的其它类型的天线。在系统800的一些实施例中，替代两个天线或更多天线，可以使用具有多个孔(aperture)的单个天线。在这种实施例中，可以认为每个孔是单独的天线。
尽管系统800被示出为具有若干单独的功能元件，但是可以组合一个或多个功能元件，并且可以由诸如包括数字信号处理器(DSP)、和/或其它硬件元件的处理元件之类的软件配置的元件的组合来实现一个或多个功能元件。系统800的一部分或整个系统800可以被称为模块。
可以以硬件、固件和软件中的一个或它们的组合的方式来实现与装置(例如，IC100、电压电平移位器200、300和400)、系统(例如，系统800)、和方法(例如，与IC 100、电压电平移位器200、300和400、以及系统800相关联的操作)相关联的实施例。这些实施例也可以被实现为存储在计算机可读存储设备上的指令，其可以被至少一个处理器读取并执行以进行本文中所描述的操作。计算机可读存储设备可以包括用于以机器(例如，计算机)可读的形式存储信息的任何非暂时性机制。例如，计算机可读存储设备可以包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存存储器设备、以及其它存储设备和介质。在一些实施例中，一个或多个处理器可以被配置有存储在计算机可读存储设备上的指令，以实现本文中所描述的各种操作。
装置(例如，IC 100、电压电平移位器200、300和400)、系统(例如，系统800)、和方法(例如，与IC 100、电压电平移位器200、300和400、以及系统800相关联的操作)的说明旨在提供各种实施例的结构的整体理解，并且不是要提供可能使用本文中所描述的结构的装置的所有元件和特征的完整的说明。
可以以包括软件仿真的多种方式来实现以上参考图1到图8所描述的部件中的任何部件。因此，本文中可以将以上所描述的装置(例如，IC 100、电压电平移位器200、300和400)、系统(例如，系统800)都描述为“多个模块”(或“模块”)。如装置(例如，IC 100、电压电平移位器200、300和400)、系统(例如，系统800)的架构所期望的、以及根据各种实施例的特定实施方式的需要，这种模块可以包括硬件电路、单个和/或多个处理器电路、存储器电路、软件程序模块和对象和/或固件、以及它们的组合。例如，这种模块可以被包括在如下的系统操作仿真软件包中：例如软件电信号仿真软件包、用电量和范围仿真软件包、电容-电感仿真软件包、功率/热耗散仿真软件包、信号发射-接收仿真软件包、和/或用于操作或仿真各种潜在实施例的操作的软件和硬件的组合。
以上所描述的IC 100、电压电平移位器200、300和400、系统(例如，系统800)可以被包括在诸如高速计算机、通信和信号处理电路、单个或多个处理器模块、单个或多个嵌入的处理器、多核处理器、消息信息开关、以及包括多层、多芯片模块、和存储器设备的专用模块之类的装置(例如，电子电路)中。这种装置还可以作为子部件被包括在各种其它装置(例如，电子系统)内，诸如电视机、移动电话、个人电脑(例如，膝上型电脑、桌面型电脑、手持式电脑、平板电脑等)、工作站、收音机、视频播放器、音频播放器(例如，MP3(运动图像专家组，音频层5)播放器)、车辆、医疗设备(例如，心脏监护器、血压监护器等)、机顶盒等之类。
以上参考图1到图8所描述的实施例包括具有接收参考电压的参考节点、提供信号的第一节点、和电路的装置、系统和方法。这种电路可以包括第二节点，以接收大于参考电压的不同电压并且使得第一节点处的信号在大于参考电压的第一电压与大于参考电压的第二电压之间进行转换。描述了包括附加装置和方法的其它实施例。
以上说明书和附图示出了一些实施例，以使本领域技术人员能够实践本发明的实施例。其它实施例可以包括结构上的、逻辑上的、电气的、工艺的、以及其它改变。示例仅代表可能的变化。一些实施例的部分和特征可以被包括在内，或者被替换为其它的部分和特征。本领域技术人员在阅读以上说明书之后，许多其它的实施例将是显而易见的。因此，本发明的各种实施例的范围由所附权利要求以及为这些权利要求赋予权利的等同物的整个范围来确定。
提供了摘要以遵循要求摘要的37C.F.R.§1.72(b)，其将使读者能够快速地确定技术公开内容的性质和主旨。在理解摘要并不是用于解释或限制权利要求的范围或意义的情况下提交所述摘要。

Claims (8)

1.一种用于转换信号的装置，所述装置包括：
第一电源节点和第二电源节点，所述第一电源节点用于接收第一信号，所述第二电源节点用于接收第二信号；
第一节点，其用于接收第三信号；
输出节点，其用于提供第四信号；
参考节点，其用于接收参考电压；
第二节点和第三节点，所述第二节点用于提供第五信号，所述第三节点用于提供第六信号；
其中，所述装置使用所述第三节点处的所述第六信号使所述输出节点处的所述第四信号在不同电压之间进行转换，
其中，所述装置还包括耦合到第一晶体管的栅极的第四节点和耦合到第二晶体管的栅极的第五节点，其中，所述第四节点包括由第七信号代表的电压，并且所述第五节点包括由第八信号代表的电压，
其中，所述第七信号和所述第八信号取决于所述第三信号，并且
其中，所述装置使得所述第六信号基于由所述第四节点处的所述第七信号和所述第五节点处的所述第八信号所提供的电压而在大于所述参考节点处的所述参考电压的第一电压与大于所述参考电压的第二电压之间进行转换。
2.根据权利要求1所述的装置，其中，所述参考节点包括地电势节点。
3.根据权利要求1所述的装置，其中，所述装置被包括在被配置为根据通用串行总线(USB)规范进行操作的电路中。
4.一种电子系统，包括：
发射器，其包括输出级、以及根据权利要求1到3中任一项所述的用于转换信号的装置，所述装置耦合到所述输出级，所述输出级用于基于所述第六信号提供所述第四信号；
模块，其用于使所述发射器能够提供具有根据通用串行总线(USB)规范的电压的所述第四信号；以及
显示器，其耦合到所述模块。
5.根据权利要求4所述的电子系统，其中，所述发射器包括具有小于所述发射器的电源电压的电压容差的晶体管。
6.根据权利要求5所述的电子系统，其中，所述晶体管的所述电压容差等于所述第一电压，并且所述第二电压等于所述电源电压。
7.根据权利要求6所述的电子系统，其中，所述第一电压包括1.8伏特的值，所述第二电压包括3.3伏特的值。
8.根据权利要求7所述的电子系统，还包括接收器，所述接收器被配置为根据通用串行总线(USB)2.0规范进行操作。
CN201710513291.8A 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法 Active CN107257236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710513291.8A CN107257236B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201280071659.5A CN104204985B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法
CN201710513291.8A CN107257236B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法
PCT/US2012/030163 WO2013141865A1 (en) 2012-03-22 2012-03-22 Apparatus, system, and method for voltage level switching

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280071659.5A Division CN104204985B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法

Publications (2)

Publication Number Publication Date
CN107257236A CN107257236A (zh) 2017-10-17
CN107257236B true CN107257236B (zh) 2021-02-09

Family

ID=49223126

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710513291.8A Active CN107257236B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法
CN201280071659.5A Active CN104204985B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280071659.5A Active CN104204985B (zh) 2012-03-22 2012-03-22 用于电压电平转换的装置、系统和方法

Country Status (5)

Country Link
US (1) US9318953B2 (zh)
EP (1) EP2828721A4 (zh)
CN (2) CN107257236B (zh)
RU (1) RU2595648C2 (zh)
WO (1) WO2013141865A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660842B2 (en) 2013-06-27 2017-05-23 Intel Corporation Low power equalizer and its training
US9495002B2 (en) 2014-05-05 2016-11-15 Intel Corporation Apparatuses, methods, and systems for providing a dynamic bias voltage to one or more transistors of a transceiver
ES2697074T3 (es) * 2014-08-01 2019-01-22 Koninklijke Philips Nv Circuito para accionar una carga
EP3107106B1 (en) 2015-06-19 2018-10-31 Nxp B.V. Voltage driver circuit for flash memory devices
US10615685B2 (en) 2016-03-21 2020-04-07 Intel Corporation Deriving power output from an energy harvester
US10164524B1 (en) * 2016-05-31 2018-12-25 Cadence Design Systems, Inc. Methods and devices for charge pump level translation in high-speed memory drivers
CN106027029B (zh) * 2016-06-12 2018-11-09 豪威科技(上海)有限公司 Gpio接口电路
CN111697830B (zh) * 2020-07-08 2021-11-12 湖南国科微电子股份有限公司 一种低压转高压的电压转换电路及电压转换集成芯片
US11632110B2 (en) * 2020-08-10 2023-04-18 Mediatek Inc. High speed circuit with driver circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357495A1 (de) * 2003-12-09 2005-07-14 Infineon Technologies Ag Pegelumsetzer mit zwei Umsetzerstufen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103455A3 (en) 1982-09-10 1984-07-11 Fujitsu Limited Power supply circuit
JP2973063B2 (ja) * 1992-10-27 1999-11-08 セイコーインスツルメンツ株式会社 スイッチ回路
KR100261558B1 (ko) * 1997-07-15 2000-07-15 김영환 씨모스 디지탈 레벨 시프트 회로
DE60039027D1 (de) 2000-03-29 2008-07-10 St Microelectronics Srl Spannungsauswahlschaltung für nichtflüchtigen Speicher
KR100429895B1 (ko) * 2001-11-21 2004-05-03 한국전자통신연구원 복수개의 출력을 가지는 레벨 시프터
US7013406B2 (en) * 2002-10-14 2006-03-14 Intel Corporation Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US7102410B2 (en) * 2004-06-10 2006-09-05 Freescale Semiconductor, Inc. High voltage level converter using low voltage devices
DE102005010904B4 (de) * 2005-03-09 2010-06-02 Infineon Technologies Ag Spannungsregelschaltung und Verfahren zum Versorgen eines elektrischen Bauelements mit einer Versorgungsspannung
JP5170248B2 (ja) * 2008-09-22 2013-03-27 富士通株式会社 電源制御回路、電源装置、電源システムおよび電源制御装置の制御方法
KR20110041309A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 네거티브 레벨 쉬프터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357495A1 (de) * 2003-12-09 2005-07-14 Infineon Technologies Ag Pegelumsetzer mit zwei Umsetzerstufen

Also Published As

Publication number Publication date
US20140232710A1 (en) 2014-08-21
US9318953B2 (en) 2016-04-19
RU2014139412A (ru) 2016-04-20
EP2828721A4 (en) 2016-01-13
CN104204985A (zh) 2014-12-10
CN107257236A (zh) 2017-10-17
RU2595648C2 (ru) 2016-08-27
WO2013141865A1 (en) 2013-09-26
CN104204985B (zh) 2017-08-01
EP2828721A1 (en) 2015-01-28

Similar Documents

Publication Publication Date Title
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
US7893718B2 (en) High-speed multiplexer and semiconductor device including the same
CN107491156B (zh) 多重电源电压加电/断电检测器
US8324955B2 (en) Level shifter design
US9059715B2 (en) Voltage level shift with interim-voltage-controlled contention interrupt
US9252775B2 (en) High-voltage level-shifter
US7154309B1 (en) Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode
CN107005237B (zh) 用于缓冲器电路的方法、系统、设备和装置
US11404094B2 (en) Transmitter circuitry with N-type pull-up transistor and low output voltage swing
US10367505B2 (en) Low power general purpose input/output level shifting driver
WO2018009299A1 (en) On-die system electrostatic discharge protection
US20100060338A1 (en) Level shifter with reduced leakage
US9621163B2 (en) Current steering level shifter
US8937503B2 (en) Switch control circuit, semiconductor device, and radio communication device
WO2013157915A1 (en) Voltage level shift with charge pump assist
US20110102048A1 (en) Bias voltage generation to protect input/output (io) circuits during a failsafe operation and a tolerant operation
US8085065B2 (en) Dual loop level shifter
CN106788493B (zh) 一种低速发射器电路
US9065441B2 (en) Voltage scale-down circuit
WO2021117416A1 (ja) レベルシフタ回路
KR20050053254A (ko) 입력 버퍼 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant